JP6773122B2 - 積層型lcフィルタ - Google Patents

積層型lcフィルタ Download PDF

Info

Publication number
JP6773122B2
JP6773122B2 JP2018543816A JP2018543816A JP6773122B2 JP 6773122 B2 JP6773122 B2 JP 6773122B2 JP 2018543816 A JP2018543816 A JP 2018543816A JP 2018543816 A JP2018543816 A JP 2018543816A JP 6773122 B2 JP6773122 B2 JP 6773122B2
Authority
JP
Japan
Prior art keywords
inductor
resonator
magnetic coupling
conductor pattern
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018543816A
Other languages
English (en)
Other versions
JPWO2018066339A1 (ja
Inventor
明人 大石
明人 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018066339A1 publication Critical patent/JPWO2018066339A1/ja
Application granted granted Critical
Publication of JP6773122B2 publication Critical patent/JP6773122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/09Filters comprising mutual inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0138Electrical filters or coupling circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/075Ladder networks, e.g. electric wave filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/17Structural details of sub-circuits of frequency selective networks
    • H03H7/1708Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/17Structural details of sub-circuits of frequency selective networks
    • H03H7/1741Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775Parallel LC in shunt or branch path
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/0026Multilayer LC-filter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、積層体の内部に複数のLC共振器を備えた積層型LCフィルタに関し、さらに詳しくは、大型化することなく、隣接するLC共振器のインダクタ間の磁気結合の強さが調整された積層型LCフィルタに関する。
複数の誘電体層が積層された積層体の内部に、インダクタとキャパシタとからなるLC共振器が形成された積層型LCフィルタが、種々の電子機器に使用されている。
そのような積層型LCフィルタが、特許文献1(特開2012-23752号公報)に開示されている。
図6に、特許文献1に開示された積層型LCフィルタ(積層帯域通過フィルタ)1100を示す。
積層型LCフィルタ1100は、5層のセラミック層101a〜101eが積層された積層体101を備える。
セラミック層(接地電極形成層)101aの上側主面には、グランド導体パターン(接地電極)102が形成されている。グランド導体パターン102は、積層体101の側面に形成されたグランド端子(接地端子;図示せず)と接続するための接続導体パターン102a、102bを備えている。
セラミック層(キャパシタ導体パターン形成層)101bの上側主面には、4つのキャパシタ導体パターン103a〜103dが形成されている。また、セラミック層101bには、4つのビア導体(ビア電極)104a〜104dが形成されている。
セラミック層(入出力電極形成層)101cの上側主面には、積層体101の対向する端面に形成された入出力端子(入出力電極;図示せず)に接続するための接続導体パターン105a、105bが形成されている。また、セラミック層101bには、前出の4つのビア導体104a〜104dに加え、さらに6つのビア導体104e〜104jが形成されている。
セラミック層(線路状導体パターン形成層)101dの上側主面には、4つの線路状導体パターン(線路電極)106a〜106dが形成されている。また、セラミック層101dには、ビア導体104a〜104hが形成されている。
セラミック層(外層)101eは、保護層であり、導体パターン、ビア導体は形成されていない。
積層体101の内部には、第1〜第4の4つのLC共振器が形成されている。各LC共振器は、ループインダクタとキャパシタとが並列に接続された構成からなる。
第1のLC共振器は、ビア導体104eと、線路状導体パターン106aと、ビア導体104aとが接続されたループインダクタを備えている。また、キャパシタ導体パターン103aとグランド導体パターン102とで、キャパシタが構成されている。そして、上述したように、ループインダクタとキャパシタとが並列に接続されている。
同様に、第2のLC共振器は、並列に接続された、ビア導体104fと線路状導体パターン106bとビア導体104bとが接続されたループインダクタと、キャパシタ導体パターン103bとグランド導体パターン102とで構成されたキャパシタとを備えている。第3のLC共振器は、並列に接続された、ビア導体104gと線路状導体パターン106cとビア導体104cとが接続されたループインダクタと、キャパシタ導体パターン103cとグランド導体パターン102とで構成されたキャパシタとを備えている。第4のLC共振器は、並列に接続された、ビア導体104hと線路状導体パターン106dとビア導体104dとが接続されたループインダクタと、キャパシタ導体パターン103dとグランド導体パターン102とで構成されたキャパシタとを備えている。
なお、第1のLC共振器のキャパシタ導体パターン103aは、ビア導体104iおよび接続導体パターン105aを経由して、一方の入出力端子(図示せず)に接続されている。同様に、第4のLC共振器のキャパシタ導体パターン103dは、ビア導体104jおよび接続導体パターン105bを経由して、他方の入出力端子(図示せず)に接続されている。
積層型LCフィルタ1100においては、第1のLC共振器のループインダクタと第2のLC共振器のループインダクタとが磁気結合し、第2のLC共振器のループインダクタと第3のLC共振器のループインダクタとが磁気結合し、第3のLC共振器のループインダクタと第4のLC共振器のループインダクタとが磁気結合している。なお、磁気結合しているのは、隣接しているLC共振器のループインダクタ同士には限られず、離れたLC共振器のループインダクタ同士も磁気結合している。たとえば、第1のLC共振器のループインダクタは、第2のLC共振器のループインダクタだけではなく、第3のLC共振器のループインダクタや、第4のLC共振器のループインダクタとも磁気結合している。ただし、距離が離れるほど磁気結合の強さは小さくなる。
特開2012-23752号公報
積層型LCフィルタ1100は、製品の設計段階において、隣接するLC共振器のループインダクタ間の磁気結合の強さを調整することにより、所望の周波数特性を発現させることができる。そして、隣接するLC共振器のループインダクタ間の磁気結合の強さの調整は、2つのループインダクタの間の距離を調整することによりおこなうことができる。たとえば、2つのループインダクタ間の磁気結合の強さを大きくしたい場合は、2つのループインダクタ間の距離を小さくすれば良い。逆に、2つのループインダクタ間の磁気結合の強さを小さくしたい場合は、2つのループインダクタ間の距離を大きくすれば良い。
しかしながら、2つのループインダクタの間の距離を調整して、2つのループインダクタ間の磁気結合の強さを調整する方法には、積層体101が大型化してしまうという問題があった。特に、2つのループインダクタ間の磁気結合の強さを小さくしたい場合は、2つのループインダクタ間の距離を大きくしなければならず、積層体101が大型化してしまうという問題があった。また、この方法は、LC共振器のループインダクタの形成位置をシフト(調整)できるように、積層体101の大きさに余裕をもたせておく必要があり、積層体101が大型化してしまうという問題があった。
本発明は上述した従来の課題を解決するためになされたものであり、その手段として本発明の積層型LCフィルタは、複数の誘電体層が積層された直方体状の積層体と、誘電体層の層間に形成された複数の線路状導体パターンと、誘電体層の層間に形成された複数のキャパシタ導体パターンと、誘電体層の層間に形成された少なくとも1つのグランド導体パターンと、誘電体層を貫通して形成された複数のビア導体と、を備え、積層体の内部に、インダクタとキャパシタとが並列に接続された複数のLC共振器が形成され、隣接するLC共振器のインダクタ同士が磁気結合し、LC共振器のインダクタが、線路状導体パターンと、その線路状導体パターンの両端に接続された1対のビア導体とで構成されたループインダクタを備え、そのループインダクタの一方のビア導体はキャパシタ導体パターンに接続され、そのループインダクタの他方のビア導体はグランド導体パターンに接続され、LC共振器のキャパシタが、キャパシタ導体パターンとグランド導体パターンとの間の容量により構成され、複数のLC共振器のうち、少なくとも1つのLC共振器に、磁気結合調整用インダクタが設けられ、磁気結合調整用インダクタが設けられたLC共振器は、ループインダクタの途中点に、磁気結合調整用インダクタの一端が接続され、かつ、磁気結合調整用インダクタの他端が、グランド導体パターンに接続され、磁気結合調整用インダクタが設けられたLC共振器のループインダクタおよび磁気結合調整用インダクタが、隣接する他のLC共振器のループインダクタと磁気結合し、磁気結合調整用インダクタが、線路状導体パターンとビア導体とが接続されたものからなり、磁気結合調整用インダクタが設けられたLC共振器は、ループインダクタのグランド導体パターンに接続された側のビア導体の途中点に、磁気結合調整用インダクタの線路状導体パターンが接続され、かつ、磁気結合調整用インダクタのビア導体が、グランド導体パターンに接続されたものにした。
磁気結合調整用インダクタが、線路状導体パターンとビア導体とが接続されたものからなり、磁気結合調整用インダクタが設けられたLC共振器は、ループインダクタのグランド導体パターンに接続された側のビア導体の途中点に、磁気結合調整用インダクタの線路状導体パターンが接続され、かつ、磁気結合調整用インダクタのビア導体が、グランド導体パターンに接続されたものとすることが好ましい。この場合には、磁気結合調整用インダクタが設けられたLC共振器のループインダクタの巻回方向と、磁気結合調整用インダクタの巻回方向とを、逆方向にすることが可能になるため、磁気結合調整用インダクタが設けられたLC共振器のインダクタ(ループインダクタおよび磁気結合調整用インダクタ)と、隣接する他のLC共振器のインダクタ(ループインダクタ)との磁気結合の強さの調整がしやすくなる。
磁気結合調整用インダクタが設けられたLC共振器のループインダクタの巻回方向と、隣接する他のLC共振器のループインダクタの巻回方向とが同一であり、磁気結合調整用インダクタが設けられたLC共振器の磁気結合調整用インダクタのビア導体が、隣接する他のLC共振器のループインダクタのキャパシタ導体パターンに接続された側のビア導体の近傍に設けられたものとすることができる。この場合には、磁気結合調整用インダクタが設けられたLC共振器のループインダクタの巻回方向と、隣接する他のLC共振器のループインダクタの巻回方向とが同一であるため、磁気結合調整用インダクタが設けられたLC共振器のループインダクタと、隣接する他のLC共振器のループインダクタとの磁気結合の強さは大きい。しかしながら、磁気結合調整用インダクタが設けられたLC共振器の磁気結合調整用インダクタに流れる電流の方向と、隣接する他のLC共振器のループインダクタに流れる電流の方向が逆になるため、磁気結合調整用インダクタを設けたことによって、総合的に見た、磁気結合調整用インダクタが設けられたLC共振器のインダクタ(ループインダクタおよび磁気結合調整用インダクタ)と、隣接する他のLC共振器のインダクタ(ループインダクタ)との磁気結合は、強さを弱める(小さくする)ように調整される。
あるいは、磁気結合調整用インダクタが設けられたLC共振器のループインダクタの巻回方向と、隣接する他のLC共振器のループインダクタの巻回方向とが逆であり、磁気結合調整用インダクタが設けられたLC共振器の磁気結合調整用インダクタのビア導体が、隣接する他のLC共振器のループインダクタのグランド導体パターンに接続された側のビア導体の近傍に設けられたものとすることができる。この場合には、磁気結合調整用インダクタが設けられたLC共振器のループインダクタの巻回方向と、隣接する他のLC共振器のループインダクタの巻回方向とが逆であるため、磁気結合調整用インダクタが設けられたLC共振器のループインダクタと、隣接する他のLC共振器のループインダクタとの磁気結合の強さは小さい。しかしながら、磁気結合調整用インダクタが設けられたLC共振器の磁気結合調整用インダクタに流れる電流の方向と、隣接する他のLC共振器のループインダクタに流れる電流の方向とが同じになるため、磁気結合調整用インダクタを設けたことによって、総合的に見た、磁気結合調整用インダクタが設けられたLC共振器のインダクタ(ループインダクタおよび磁気結合調整用インダクタ)と、隣接する他のLC共振器のインダクタ(ループインダクタ)との磁気結合は、強さを強める(大きくする)ように調整される。
本発明の積層型LCフィルタは、複数のLC共振器のうち、少なくとも1つのLC共振器に、磁気結合調整用インダクタを設けているため、積層体の大きさを大きくすることなく、その磁気結合調整用インダクタによって、総合的に見た、磁気結合調整用インダクタが設けられたLC共振器のインダクタ(ループインダクタおよび磁気結合調整用インダクタ)と、隣接する他のLC共振器のインダクタ(ループインダクタ)との磁気結合の強さを調整することができる。したがって、本発明の積層型LCフィルタは、積層体の大きさを大きくすることなく、所望の周波数特性を得ることができる。
第1実施形態にかかる積層型LCフィルタ100を示す斜視図である。 積層型LCフィルタ100を示す分解斜視図である。 積層型LCフィルタ100の等価回路図である。 積層型LCフィルタ100の周波数特性と、比較例にかかる積層型LCフィルタの周波数特性を示すグラフである。 第2実施形態にかかる積層型LCフィルタ200を示す分解斜視図である。 特許文献1に開示された積層型LCフィルタ1100を示す分解斜視図である。
以下、図面とともに、本発明を実施するための形態について説明する。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
[第1実施形態]
図1〜図3に、第1実施形態にかかる積層型LCフィルタ100を示す。ただし、図1は斜視図、図2は分解斜視図、図3は等価回路図である。
積層型LCフィルタ100は、積層体1を備える。
積層体1の対向する端面に、1対の入出力端子T1、T2が形成されている。入出力端子T1、T2は、それぞれ、一端が積層体1の下側主面に延出され、他端が積層体1の上側主面に延出されている。また、積層体1の下側主面に、グランド端子Gが形成されている。
積層体1は、図2に示すように、たとえばセラミックからなる15層の誘電体層1a〜1oが下から順に積層されたものからなる。
以下において、まず、積層体1を構成する各誘電体層1a〜oについて説明する。
誘電体層1aの対向する端面に、入出力端子T1、T2が形成されている。なお、以下に説明する誘電体層1b〜1oにおいても、対向する端面に入出力端子T1、T2が形成されているが、特に必要がない場合には、その説明および図面への符号の付与を省略する場合がある。
誘電体層1aの下側主面に、グランド端子Gが形成されている
誘電体層1aの上下主面間を貫通して、5つのビア導体2a〜2eが形成されている。
誘電体層1aの上側主面に、グランド導体パターン3が形成されている。グランド導体パターン3は、ビア導体2a〜2eによって、グランド端子Gに接続されている。
誘電体層1bの上下主面間を貫通して、7本のビア導体2f〜2lが形成されている。なお、分解斜視図である図2においては、接続関係が分かるように、ビア導体2f〜2lを、それぞれ、実際よりも下方向に伸ばして描写している(以下に説明するビア導体において同じ)。ビア導体2f〜2lは、それぞれ、グランド導体パターン3に接続されている。
誘電体層1bの上側主面に、5つのキャパシタ導体パターン4a〜4eが形成されている。キャパシタ導体パターン4aは入出力端子T1に接続されている。また、キャパシタ導体パターン4eは入出力端子T2に接続されている。
誘電体層1cの上下主面間を貫通して、7本のビア導体2f〜2lが形成されている。なお、ビア導体2f〜2lは、上述したように誘電体層1bにも形成されているが、異なる誘電体層に形成された同じ符号のビア導体は、両者が接続されていることを意味する。また、誘電体層1cの上下主面間を貫通して、別の5本のビア導体2m〜2qが形成されている。ビア導体2mは、キャパシタ導体パターン4aに接続されている。ビア導体2nは、キャパシタ導体パターン4bに接続されている。ビア導体2oは、キャパシタ導体パターン4cに接続されている。ビア導体2pは、キャパシタ導体パターン4dに接続されている。ビア導体2qは、キャパシタ導体パターン4eに接続されている。
誘電体層1cの上側主面に、2つのキャパシタ導体パターン4f、4gが形成されている。キャパシタ導体パターン4fは、ビア導体2mに接続されている。また、キャパシタ導体パターン4gは、ビア導体2qに接続されている。
誘電体層1dの上下主面間を貫通して、12本のビア導体2f〜2qが形成されている。
誘電体層1dの上側主面に、2つのキャパシタ導体パターン4h、4iが形成されている。キャパシタ導体パターン4hとキャパシタ導体パターン4iとは、相互に接続されている。
4層の誘電体層1e〜1hに、それぞれ、上下主面間を貫通して、12本のビア導体2f〜2qが形成されている。
誘電体層1iの上下主面間を貫通して、12本のビア導体2f〜2qが形成されている。
誘電体層1iの上側主面に、2つの線路状導体パターン5a、5bが形成されている。線路状導体パターン5aは、一端がビア導体2hの途中点Xに接続され、他端がビア導体2fに接続されている。また、線路状導体パターン5bは、一端がビア導体2lの途中点Yに接続され、他端がビア導体2gに接続されている。
4層の誘電体層1j〜1mに、それぞれ、上下主面間を貫通して、10本のビア導体2h〜2qが形成されている。
誘電体層1nの上下主面間を貫通して、10本のビア導体2h〜2qが形成されている。
誘電体層1nの上側主面に、5つの線路状導体パターン5c〜5gが、相互に、それぞれ所定の間隔を開けて、平行に形成されている。線路状導体パターン5cは、一端がビア導体2hに接続され、他端がビア導体2mに接続されている。線路状導体パターン5dは、一端がビア導体2iに接続され、他端がビア導体2nに接続されている。線路状導体パターン5eは、一端がビア導体2jに接続され、他端がビア導体2oに接続されている。線路状導体パターン5fは、一端がビア導体2kに接続され、他端がビア導体2pに接続されている。線路状導体パターン5gは、一端がビア導体2lに接続され、他端がビア導体2qに接続されている。
誘電体層1oは保護層である。誘電体層1oの対向する端面に、入出力端子T1、T2が形成されている。
以上の構造からなる積層型LCフィルタ100は、従来から積層型LCフィルタにおいて広く使用されている材料および製造方法を使用して、製造することができる。
積層型LCフィルタ100は、図3に示す等価回路を備えている。
積層型LCフィルタ100は、入出力端子T1と入出力端子T2と備える。
積層型LCフィルタ100は、入出力端子T1と入出力端子T2との間に、第1〜第5の5つのLC共振器LC1〜LC5が順に配置されている。入出力端子T1は、第1のLC共振器LC1に接続されている。入出力端子T2は、第5のLC共振器LC5に接続されている。
第1のLC共振器LC1は、インダクタL1とキャパシタC1とが並列に接続されたものからなる。同様に、第2のLC共振器LC2はインダクタL2とキャパシタC2とが、第3のLC共振器LC3はインダクタL3とキャパシタC3とが、第4のLC共振器LC4はインダクタL4とキャパシタC4とが、第5のLC共振器LC5はインダクタL5とキャパシタC5とが、それぞれ並列に接続されたものからなる。
第1のLC共振器LC1には、インダクタL1と部分的に並列に接続された、磁気結合調整用インダクタLX1が設けられている。すなわち、インダクタL1の途中点と、グランドとの間に、磁気結合調整用インダクタLX1が接続されている。
また、第5のLC共振器LC5には、インダクタL5と部分的に並列に接続された、磁気結合調整用インダクタLX5が設けられている。すなわち、インダクタL5の途中点と、グランドとの間に、磁気結合調整用インダクタLX5が接続されている。
そして、第1のLC共振器LC1のインダクタL1および磁気結合調整用インダクタLX1と、第2のLC共振器LC2のインダクタL2とが、磁気結合している。また、第2のLC共振器LC2のインダクタL2と、第3のLC共振器LC3のインダクタL3とが、磁気結合している。また、第3のLC共振器LC3のインダクタL3と、第4のLC共振器LC4のインダクタL4とが、磁気結合している。また、第4のLC共振器LC4のインダクタL4と、第5のLC共振器LC5のインダクタL5および磁気結合調整用インダクタLX5とが、磁気結合している。
また、第1のLC共振器LC1と第2のLC共振器LC2とが、キャパシタC12によって、容量結合している。また、第4のLC共振器LC4と第5のLC共振器LC5とが、キャパシタC45によって、容量結合している。また、第1のLC共振器LC1と第5のLC共振器LC5とが、キャパシタC15によって、容量結合している。
以上の等価回路からなる積層型LCフィルタ100は、入出力端子T1と入出力端子T2との間に形成された5つのLC共振器によって、所望の周波数特性を備えた5段のバンドパスフィルタを構成している。
次に、積層型LCフィルタ100の等価回路と構造との関係について説明する。
まず、第1のLC共振器LC1のインダクタL1は、ビア導体2mと、線路状導体パターン5cと、ビア導体2hとが接続されたループインダクタによって構成されている。なお、ビア導体2mはキャパシタ導体パターン4aに接続され、ビア導体2hはグランド導体パターン3に接続されている。また、第1のLC共振器LC1のキャパシタC1は、キャパシタ導体パターン4aとグランド導体パターン3との間の容量により構成されている。なお、キャパシタ導体パターン4aは、上述したとおり、入出力端子T1に接続されている。
また、第1のLC共振器LC1の磁気結合調整用インダクタLX1は、直列に接続された線路状導体パターン5aとビア導体2fとによって構成されている。なお、磁気結合調整用インダクタLX1の線路状導体パターン5aはビア導体2hの途中点Xに接続され、ビア導体2fはグランド導体パターン3に接続されている。
第1のLC共振器LC1の磁気結合調整用インダクタLX1のビア導体2fは、後述する第2のLC共振器LC2のインダクタL2のビア導体2nの近傍に設けられている。この結果、磁気結合調整用インダクタLX1の線路状導体パターン5aと、第2のLC共振器LC2のインダクタL2の線路状導体パターン5dとは、相互に平行に配置されている。ただし、線路状導体パターン5aと線路状導体パターン5dとは、厳密に平行に配置される必要はなく、多少傾いた状態で配置されても良い。そして、線路状導体パターン5aと線路状導体パターン5dとのなす角度を調整することにより、両者の磁気結合の強さを調整することもできる。
第2のLC共振器LC2のインダクタL2は、ビア導体2nと、線路状導体パターン5dと、ビア導体2iとが接続されたループインダクタによって構成されている。なお、ビア導体2nはキャパシタ導体パターン4bに接続され、ビア導体2iはグランド導体パターン3に接続されている。また、第2のLC共振器LC2のキャパシタC2は、キャパシタ導体パターン4bとグランド導体パターン3との間の容量により構成されている。
第3のLC共振器LC3のインダクタL3は、ビア導体2oと、線路状導体パターン5eと、ビア導体2jとが接続されたループインダクタによって構成されている。なお、ビア導体2oはキャパシタ導体パターン4cに接続され、ビア導体2jはグランド導体パターン3に接続されている。また、第3のLC共振器LC3のキャパシタC3は、キャパシタ導体パターン4cとグランド導体パターン3との間の容量により構成されている。
第4のLC共振器LC4のインダクタL4は、ビア導体2pと、線路状導体パターン5fと、ビア導体2kとが接続されたループインダクタによって構成されている。なお、ビア導体2pはキャパシタ導体パターン4dに接続され、ビア導体2kはグランド導体パターン3に接続されている。また、第4のLC共振器LC4のキャパシタC4は、キャパシタ導体パターン4dとグランド導体パターン3との間の容量により構成されている。
第5のLC共振器LC5のインダクタL5は、ビア導体2qと、線路状導体パターン5gと、ビア導体2lとが接続されたループインダクタによって構成されている。なお、ビア導体2qはキャパシタ導体パターン4eに接続され、ビア導体2lはグランド導体パターン3に接続されている。また、第5のLC共振器LC5のキャパシタC5は、キャパシタ導体パターン4eとグランド導体パターン3との間の容量により構成されている。なお、キャパシタ導体パターン4eは、上述したとおり、入出力端子T2に接続されている。
また、第5のLC共振器LC5の磁気結合調整用インダクタLX5は、直列に接続された線路状導体パターン5bとビア導体2gとによって構成されている。なお、磁気結合調整用インダクタLX5の線路状導体パターン5bはビア導体2lの途中点Yに接続され、ビア導体2gはグランド導体パターン3に接続されている。
第5のLC共振器LC5の磁気結合調整用インダクタLX5のビア導体2gは、第4のLC共振器LC4のインダクタL4のビア導体2pの近傍に設けられている。この結果、磁気結合調整用インダクタLX5の線路状導体パターン5bと、第4のLC共振器LC4のインダクタL4の線路状導体パターン5fとは、相互に平行に配置されている。ただし、線路状導体パターン5bと線路状導体パターン5fとは、厳密に平行に配置される必要はなく、多少傾いた状態で配置されても良い。そして、線路状導体パターン5bと線路状導体パターン5fとのなす角度を調整することにより、両者の磁気結合の強さを調整することもできる。
また、キャパシタC12は、キャパシタ導体パターン4fとキャパシタ導体パターン4bとの間に形成される容量により構成されている。上述したとおり、キャパシタ導体パターン4fは、ビア導体2mに接続されている。また、キャパシタ導体パターン4bは、第2のLC共振器LC2のキャパシタC2のキャパシタ導体パターンでもある。
キャパシタC15は、キャパシタ導体パターン4fとキャパシタ導体パターン4hとの間に形成される容量、および、キャパシタ導体パターン4iとキャパシタ導体パターン4gとの間に形成される容量により構成されている。上述したとおり、キャパシタ導体パターン4fはビア導体2mに接続され、キャパシタ導体パターン4hとキャパシタ導体パターン4iとは相互に接続され、キャパシタ導体パターン4gはビア導体2qに接続されている。
キャパシタC45は、キャパシタ導体パターン4gとキャパシタ導体パターン4dとの間に形成される容量により構成されている。上述したとおり、キャパシタ導体パターン4gは、ビア導体2qに接続されている。また、キャパシタ導体パターン4dは、第4のLC共振器LC4のキャパシタC4のキャパシタ導体パターンでもある。
以上の関係により、積層型LCフィルタ100は、積層体1の内部に、図3に示す等価回路が構成されている。
積層型LCフィルタ100は、第1〜第5のLC共振器LC1〜LC5のインダクタL1〜L5を構成するループインダクタの巻回方向が全て同じである。すなわち、積層体1を、入出力端子T1が形成された端面側から入出力端子T2が形成された端面側に向かって透視した場合、インダクタL1を構成するビア導体2mと線路状導体パターン5cとビア導体2hとが接続されたループインダクタと、インダクタL2を構成するビア導体2nと線路状導体パターン5dとビア導体2iとが接続されたループインダクタと、インダクタL3を構成するビア導体2oと線路状導体パターン5eとビア導体2jとが接続されたループインダクタと、インダクタL4を構成するビア導体2pと線路状導体パターン5fとビア導体2kとが接続されたループインダクタと、インダクタL5を構成するビア導体2qと線路状導体パターン5gとビア導体2lとが接続されたループインダクタとは、全て同一の方向に巻回している。
積層型LCフィルタ100は、ループインダクタの巻回方向が全て同じであるため、第1〜第5のLC共振器LC1〜LC5のインダクタL1〜L5は、それぞれ、隣接するもの同士の間で、大きな強さで磁気結合している。
たとえば、第1のLC共振器LC1のインダクタL1のループインダクタと、第2のLC共振器LC2のインダクタL2のループインダクタとは、巻回方向が同一であり、大きな強さで磁気結合している。しかしながら、第1のLC共振器LC1は、磁気結合調整用インダクタLX1を備えており、磁気結合調整用インダクタLX1は、上記の大きな強さの磁気結合を、一定量、弱める(小さくする)ように機能する。すなわち、磁気結合調整用インダクタLX1には、第2のLC共振器LC2のインダクタL2に流れる電流と逆方向に電流が流れるため、磁気結合調整用インダクタLX1は、総合的に見た、第1のLC共振器LC1のインダクタ(インダクタL1および磁気結合調整用インダクタLX1)と、第2のLC共振器LC2のインダクタ(インダクタL2)との磁気結合の強さを、弱める(小さくする)ように機能する。
同様に、第4のLC共振器LC4のインダクタL4のループインダクタと、第5のLC共振器LC5のインダクタL5のループインダクタとは、巻回方向が同一であり、大きな強さで磁気結合している。しかしながら、第5のLC共振器LC5は、磁気結合調整用インダクタLX5を備えており、磁気結合調整用インダクタLX5は、上記の大きな強さの磁気結合を、一定量、弱める(小さくする)ように機能する。すなわち、磁気結合調整用インダクタLX5には、第4のLC共振器LC4のインダクタL4に流れる電流と逆方向に電流が流れるため、磁気結合調整用インダクタLX5は、総合的に見た、第4のLC共振器LC4のインダクタ(インダクタL4)と、第5のLC共振器LC5のインダクタ(インダクタL5および磁気結合調整用インダクタLX5)との磁気結合の強さを、弱める(小さくする)ように機能する。
積層型LCフィルタ100は、インダクタL1とインダクタL2との間の距離や、インダクタL4とインダクタL5との間の距離を調整するのではなく、磁気結合調整用インダクタLX1、LX5を設けることにより、隣接するLC共振器のインダクタ間の磁気結合の強さを調整している。したがって、積層型LCフィルタ100によれば、大型化することなく、隣接するLC共振器のインダクタ間の磁気結合を調整し、所望の周波数特性を得ることができる。
図4に、積層型LCフィルタ100の周波数特性を示す。また、比較のために、積層型LCフィルタ100から、磁気結合調整用インダクタLX1(線路状導体パターン5a、ビア導体2f)および磁気結合調整用インダクタLX5(線路状導体パターン5b、ビア導体2g)を除去した、比較例にかかる積層型LCフィルタの周波数特性を示す。
図4から分かるように、積層型LCフィルタ100は、通過帯域の外側の低周波側および高周波側の両方において、比較例の積層型LCフィルタよりも減衰量が大きくなっており、優れた周波数特性を備えている。
[第2実施形態]
図5に、第2実施形態にかかる積層型LCフィルタ200を示す。ただし、図5は、積層型LCフィルタ200の分解斜視図である。
積層型LCフィルタ200は、第1実施形態にかかる積層型LCフィルタ100の構成の一部に変更を加えた。具体的には、積層型LCフィルタ100では、第1〜第5のLC共振器LC1〜LC5のインダクタL1〜L5のループインダクタの巻回方向が全て同じであった。これに対し、積層型LCフィルタ200では、第2〜第3のLC共振器LC2〜LC3のインダクタL2〜L3のループインダクタの巻回方向を、積層型LCフィルタ100と逆にした。
より具体的には、積層型LCフィルタ100では、インダクタL2を構成するビア導体2nをキャパシタ導体パターン4bに接続し、ビア導体2iをグランド導体パターン3に接続していたが、積層型LCフィルタ200では、これに変更を加え、ビア導体2nと同じ位置に形成されたビア導体12nをグランド導体パターン3に接続し、ビア導体2iと同じ位置に形成されたビア導体12iをキャパシタ導体パターン4bに接続した。同様に、積層型LCフィルタ100では、インダクタL3を構成するビア導体2oをキャパシタ導体パターン4cに接続し、ビア導体2jをグランド導体パターン3に接続していたが、積層型LCフィルタ200では、これに変更を加え、ビア導体2oと同じ位置に形成されたビア導体12oをグランド導体パターン3に接続し、ビア導体2jと同じ位置に形成されたビア導体12jをキャパシタ導体パターン4cに接続した。同様に、積層型LCフィルタ100では、インダクタL4を構成するビア導体2pをキャパシタ導体パターン4dに接続し、ビア導体2kをグランド導体パターン3に接続していたが、積層型LCフィルタ200では、これに変更を加え、ビア導体2pと同じ位置に形成されたビア導体12pをグランド導体パターン3に接続し、ビア導体2kと同じ位置に形成されたビア導体12kをキャパシタ導体パターン4dに接続した。
なお、積層型LCフィルタ200では、上記接続関係を変更したことにともない、キャパシタ導体パターン4b、4c、4dの形状を、それぞれ、若干、変更した。ただし、理解を容易にするために、それぞれを示す符号の変更はおこなわなかった。
積層型LCフィルタ200では、第1のLC共振器LC1のインダクタL1のループインダクタと、第2のLC共振器LC2のインダクタL2のループインダクタとは、巻回方向が逆であり、小さな強さで磁気結合している。しかしながら、積層型LCフィルタ200は、第1のLC共振器LC1が磁気結合調整用インダクタLX1を備えており、磁気結合調整用インダクタLX1には、第2のLC共振器LC2のインダクタL2に流れる電流と同じ方向に電流が流れる。したがって、磁気結合調整用インダクタLX1は、総合的に見た、第1のLC共振器LC1のインダクタ(インダクタL1および磁気結合調整用インダクタLX1)と、第2のLC共振器LC2のインダクタ(インダクタL2)との磁気結合の強さを、強める(大きくする)ように機能する。
同様に、積層型LCフィルタ200では、第4のLC共振器LC4のインダクタL4のループインダクタと、第5のLC共振器LC5のインダクタL5のループインダクタとは、巻回方向が逆であり、小さな強さで磁気結合している。しかしながら、積層型LCフィルタ200は、第5のLC共振器LC5が磁気結合調整用インダクタLX5を備えており、磁気結合調整用インダクタLX5には、第4のLC共振器LC4のインダクタL4に流れる電流と同じ方向に電流が流れる。したがって、磁気結合調整用インダクタLX5は、総合的に見た、第4のLC共振器LC4のインダクタ(インダクタL4)と、第5のLC共振器LC5のインダクタ(インダクタL5および磁気結合調整用インダクタLX5)との磁気結合の強さを、強める(大きくする)ように機能する。
第2実施形態にかかる積層型LCフィルタ200も、第1実施形態にかかる積層型LCフィルタ100と同様に、積層体1を大型化することなく、隣接するLC共振器のインダクタ間の磁気結合を調整して、所望の周波数特性を得ることができる。
以上、第1実施形態にかかる積層型LCフィルタ100と、第2実施形態にかかる積層型LCフィルタ200とについて説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更を加えることができる。
たとえば、積層型LCフィルタ100、200では、5つのLC共振器を備えた5段のバンドパスフィルタを構成したが、フィルタの種類や段数は任意であり、上述した内容には限定されない。
また、積層型LCフィルタ100、200では、いずれも、第1のLC共振器LC1に磁気結合調整用インダクタLX1を設け、第5のLC共振器LC5に磁気結合調整用インダクタLX5を設けた。しかしながら、設けられる磁気結合調整用インダクタの個数や、設けられる対象のLC共振器は任意であり、上述した内容には限定されない。たとえば、隣接する2つのLC共振器の両方に、磁気結合調整用インダクタを設けても良い。あるいは、積層体1の内部に1つの磁気結合調整用インダクタを設けたり、3つ以上の磁気結合調整用インダクタを設けたりしても良い。
また、積層型LCフィルタ100、200では、第1のLC共振器LC1のループインダクタのビア導体2hとグランド導体パターン3との間に磁気結合調整用インダクタLX1を接続したが、磁気結合調整用インダクタLX1を接続するのはこの部分には限定されず、たとえば、第1のLC共振器LC1のループインダクタのビア導体2mとグランド導体パターン3との間、あるいは、第1のLC共振器LC1の線路状導体パターン5cとグランド導体パターン3との間に、磁気結合調整用インダクタLX1を接続しても良い。同様に、積層型LCフィルタ100、200では、第5のLC共振器LC5のループインダクタのビア導体2lとグランド導体パターン3との間に磁気結合調整用インダクタLX5を接続したが、磁気結合調整用インダクタLX5を接続するのはこの部分には限定されず、たとえば、第5のLC共振器LC5のループインダクタのビア導体2qとグランド導体パターン3との間、あるいは、第5のLC共振器LC5の線路状導体パターン5gとグランド導体パターン3との間に、磁気結合調整用インダクタLX5を接続しても良い。
また、積層型LCフィルタ100、200では、積層体1を15層のセラミックからなる誘電体層1a〜1oで構成したが、誘電体層の材質や層数は任意であり、上述した内容には限定されない。たとえば、誘電体層1a〜1oを、樹脂によって形成しても良い。
1・・・積層体
1a〜1o・・・誘電体層
2a〜2q、12i〜12k、12n〜12p・・・ビア導体
3・・・グランド導体パターン
4a〜4i・・・キャパシタ導体パターン
5a〜5g・・・線路状導体パターン
T1、T2・・・入出力端子
G・・・グランド端子
LC1〜LC5・・・LC共振器
L1〜L5・・・インダクタ(ループインダクタ)
C1〜C5、C12、C15、C45・・・キャパシタ
LX1、LX5・・・磁気結合調整用インダクタ

Claims (3)

  1. 複数の誘電体層が積層された直方体状の積層体と、
    前記誘電体層の層間に形成された複数の線路状導体パターンと、
    前記誘電体層の層間に形成された複数のキャパシタ導体パターンと、
    前記誘電体層の層間に形成された少なくとも1つのグランド導体パターンと、
    前記誘電体層を貫通して形成された複数のビア導体と、を備え、
    前記積層体の内部に、インダクタとキャパシタとが並列に接続された複数のLC共振器が形成され、隣接する前記LC共振器の前記インダクタ同士が磁気結合し、
    前記LC共振器の前記インダクタが、前記線路状導体パターンと、当該線路状導体パターンの両端に接続された1対の前記ビア導体とで構成されたループインダクタを備え、当該ループインダクタの一方の前記ビア導体は前記キャパシタ導体パターンに接続され、当該ループインダクタの他方の前記ビア導体は前記グランド導体パターンに接続され、
    前記LC共振器の前記キャパシタが、前記キャパシタ導体パターンと前記グランド導体パターンとの間の容量により構成された積層型LCフィルタであって、
    複数の前記LC共振器のうち、少なくとも1つの前記LC共振器に、磁気結合調整用インダクタが設けられ、
    前記磁気結合調整用インダクタが設けられた前記LC共振器は、前記ループインダクタの途中点に、前記磁気結合調整用インダクタの一端が接続され、かつ、前記磁気結合調整用インダクタの他端が、前記グランド導体パターンに接続され、
    前記磁気結合調整用インダクタが設けられた前記LC共振器の前記ループインダクタおよび前記磁気結合調整用インダクタが、隣接する他の前記LC共振器の前記ループインダクタと磁気結合し
    前記磁気結合調整用インダクタが、前記線路状導体パターンと前記ビア導体とが接続されたものからなり、
    前記磁気結合調整用インダクタが設けられた前記LC共振器は、前記ループインダクタの前記グランド導体パターンに接続された側の前記ビア導体の途中点に、前記磁気結合調整用インダクタの前記線路状導体パターンが接続され、かつ、前記磁気結合調整用インダクタの前記ビア導体が、前記グランド導体パターンに接続された積層型LCフィルタ。
  2. 前記磁気結合調整用インダクタが設けられた前記LC共振器の前記ループインダクタの巻回方向と、隣接する他の前記LC共振器の前記ループインダクタの巻回方向とが同一であり、
    前記磁気結合調整用インダクタが設けられた前記LC共振器の前記磁気結合調整用インダクタの前記ビア導体が、隣接する他の前記LC共振器の前記ループインダクタの前記キャパシタ導体パターンに接続された側の前記ビア導体の近傍に設けられた、請求項1に記載された積層型LCフィルタ。
  3. 前記磁気結合調整用インダクタが設けられた前記LC共振器の前記ループインダクタの巻回方向と、隣接する他の前記LC共振器の前記ループインダクタの巻回方向とが逆であり、
    前記磁気結合調整用インダクタが設けられた前記LC共振器の前記磁気結合調整用インダクタの前記ビア導体が、隣接する他の前記LC共振器の前記ループインダクタの前記グランド導体パターンに接続された側の前記ビア導体の近傍に設けられた、請求項1に記載された積層型LCフィルタ。
JP2018543816A 2016-10-05 2017-09-14 積層型lcフィルタ Active JP6773122B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016197571 2016-10-05
JP2016197571 2016-10-05
PCT/JP2017/033356 WO2018066339A1 (ja) 2016-10-05 2017-09-14 積層型lcフィルタ

Publications (2)

Publication Number Publication Date
JPWO2018066339A1 JPWO2018066339A1 (ja) 2019-07-25
JP6773122B2 true JP6773122B2 (ja) 2020-10-21

Family

ID=61831742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018543816A Active JP6773122B2 (ja) 2016-10-05 2017-09-14 積層型lcフィルタ

Country Status (5)

Country Link
US (1) US10771035B2 (ja)
JP (1) JP6773122B2 (ja)
CN (1) CN109845100B (ja)
TW (1) TWI643454B (ja)
WO (1) WO2018066339A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323908A (ja) * 1999-05-07 2000-11-24 Murata Mfg Co Ltd 積層型lcフィルタ
JP3567885B2 (ja) * 2000-11-29 2004-09-22 株式会社村田製作所 積層型lcフィルタ
CN102647165B (zh) 2006-04-14 2015-04-01 株式会社村田制作所 分层带通滤波器
US7671706B2 (en) 2006-04-14 2010-03-02 Murata Manufacturing Co., Ltd High frequency multilayer bandpass filter
JP5787760B2 (ja) * 2009-09-18 2015-09-30 株式会社村田製作所 フィルタ
JP5387542B2 (ja) 2010-11-09 2014-01-15 株式会社村田製作所 積層型lcフィルタ
JP5598548B2 (ja) * 2010-11-16 2014-10-01 株式会社村田製作所 積層帯域通過フィルタ
WO2013069419A1 (ja) * 2011-11-09 2013-05-16 株式会社村田製作所 積層型lcフィルタ
JP5821914B2 (ja) 2013-08-28 2015-11-24 株式会社村田製作所 高周波部品
US9123950B2 (en) * 2013-09-26 2015-09-01 Lg Chem, Ltd. Battery module and battery cell
KR20150138977A (ko) * 2014-05-30 2015-12-11 한국전자통신연구원 발광 소자 및 그의 제조방법
JP6504182B2 (ja) * 2014-12-10 2019-04-24 株式会社村田製作所 電子部品
WO2016152211A1 (ja) * 2015-03-23 2016-09-29 株式会社村田製作所 帯域通過フィルタおよび積層型の帯域通過フィルタ

Also Published As

Publication number Publication date
JPWO2018066339A1 (ja) 2019-07-25
US20190229698A1 (en) 2019-07-25
CN109845100A (zh) 2019-06-04
TW201826701A (zh) 2018-07-16
TWI643454B (zh) 2018-12-01
US10771035B2 (en) 2020-09-08
WO2018066339A1 (ja) 2018-04-12
CN109845100B (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
JP4821910B2 (ja) 積層帯域通過フィルタ
JP4356803B2 (ja) 積層帯域通過フィルタ
JP5821914B2 (ja) 高周波部品
CN108390658B (zh) 层叠型电子部件以及层叠型lc滤波器
JP4569571B2 (ja) Lc複合部品
JP5874718B2 (ja) 周波数可変共振回路および周波数可変フィルタ
EP2830071B1 (en) High frequency component and filter component
JP6677305B2 (ja) 積層型lcフィルタ
JPWO2007119356A1 (ja) 積層帯域通過フィルタ
US9998086B2 (en) LC parallel resonator and multilayer band pass filter
WO2018100918A1 (ja) 積層型lcフィルタ
JP5672266B2 (ja) 電子部品
JP6908897B2 (ja) 積層型lcフィルタ
JP5585605B2 (ja) フィルタ素子
JP6773122B2 (ja) 積層型lcフィルタ
WO2017086195A1 (ja) 積層型lcフィルタ
TWI667880B (zh) 積層型電子零件及積層型lc濾波器
CN114586115B (zh) 层叠型lc滤波器
WO2022113674A1 (ja) ローパスフィルタ、積層型ローパスフィルタおよびフィルタ特性調整方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6773122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150