JP2006332979A - ハイパスフィルタ - Google Patents

Abstract

【課題】 通過帯域内のカットオフ周波数近傍に並列共振回路からなるトラップ回路を形成し、当該カットオフ周波数近傍の減衰特性を大幅に減少させるハイパスフィルタを提供する。
【解決手段】 一方及び他方の平行部分４（１）、４（２）、５（１）、５（２）と前記各平行部分の各他端部を連結する接続部分４（３）、５（３）とを備えた平板状のコ字型の第１及び第２のストリップラインを、多層基板の異なる誘電体層に、接続部分４（３）、５（３）を互いに逆方向に配置し、対応する平行部分４（１）、５（２）及び平行部分４（２）、５（１）とを対向配置し、第１のストリップラインの平行部分４（１）の一端に信号入力端を、第２ストリップラインの平行部分５（１）の一端に信号出力端をそれぞれ形成し、平行部分４（２）の他端及び平行部分５（２）の他端を多層基板に設けたスルーホールを通して接地導体に導電接続する。
【選択図】 図２

Description

本発明は、ハイパスフィルタに係り、特に、平板状のコ字型導体からなる第１及び第２のストリップラインと多層基板に設けたスルーホール内に設けた接続導体とを用いることにより、高域カットオフ周波数近傍の信号減衰度を大幅に低減させるようにしたハイパスフィルタに関する。

従来、１．０乃至２．０ＧＨｚ近傍のＵＨＦ帯域に高域カットオフ周波数を設定しているハイパスフィルタとしては、複数個の集中定数回路素子をＴ字形に組み合わせ接続した構成のハイパスフィルタや、直列素子として複数個の集中定数回路素子を用い、分路素子として相互結合された一対のストリップラインを組み合わせ接続した構成のハイパスフィルタが知られている。

ここで、図４は、複数個の集中定数回路素子をＴ字形に組み合わせ接続した構成のハイパスフィルタの一例を示す回路図である。

図４に示されるように、このハイパスフィルタは、直列素子として第１及び第２コンデンサ５１、５２を有し、分路素子として第１及び第２コンデンサ５１、５２の接続点と接地間に直列接続されたインダクタ５３と第３コンデンサ５４を有するもので、第１乃至第３コンデンサ５１、５２、５４の各キャパシタンス値やインダクタ５３のインダクタンス値をそれぞれ選択することにより、その高域通過特性を所望のものにすることができる。

また、図５は、直列素子として複数個の集中定数回路素子を用い、分路素子として相互結合された一対のストリップラインを組み合わせ接続した構成のハイパスフィルタの構成の一例を示す回路図である。

図５に示されるように、このハイパスフィルタは、直列素子として第１乃至第３コンデンサ６１、６２、６３を有し、分路素子として第１及び第２コンデンサ６１、６２の接続点と接地間に接続された第１ストリップライン６４と第２及び第３コンデンサ６２、６３の接続点と接地間に接続された第２ストリップライン６５とを有し、第１及び第２ストリップライン６４、６５が相互結合されているもので、第１乃至第３コンデンサ６１、６２、６３の各キャパシタンス値や第１及び第２ストリップライン６４、６５の各インダクタンス値それに第１及び第２ストリップライン６４、６５の相互結合係数をそれぞれ選択することにより、その高域通過特性を所望のものにすることができる。

ここで、図６は、図５に図示されたハイパスフィルタが呈するフィルタ特性の一例を示す特性図であり、１．８ＧＨｚの周波数付近に高域カットオフ特性を有するものである。

図６に図示の特性図において、横軸はＧＨｚで表した周波数であり、縦軸はｄＢで表した減衰度である。この特性図に示されるように、ハイパスフィルタは、減衰帯域では１．５ＧＨｚより若干高い周波数部分にトラップによる減衰のピークを有する特性を呈し、通過帯域では１．９ＧＨｚより高い周波数部分の減衰が殆どない特性を呈する。

ところで、図５及び図６に図示された各ハイパスフィルタは、それぞれ複数個の集中定数回路素子を用いた構成のものであり、それぞれの集中定数回路素子のリアクタンス値を任意に調整できることから、ハイパスフィルタの通過特性や遮断特性の調整を行うことが比較的安易にできるという利点を有する反面、ハイパスフィルタに用いる部品点数が増加したり、ハイパスフィルタ自体を小型化したり、このハイパスフィルタを他の回路とともに同一基板内に集積化したりすることが難しいという難点がある。

このような難点を回避するために、バンドパスフィルタではあるが、集中定数回路素子を用いずに、多層回路基板に互いに結合した２つのストリップラインを設けることによって、フィルタ回路の小型化を達成するようにした多層回路基板が特開２００４−０３１６０１号公報によって提案されている。

図７は、特開２００４−０３１６０１号に開示された多層回路基板の構成を示すもので、一部の内部構成を透視状態で表した斜視図である。

図７に示されるように、この多層回路基板は、上下方向に積層された第１乃至第３の誘電体層７１、７２、７３と、第２及び第３誘電体層７２、７３間に平行状態に離間配置された第１及び第２インダクタ電極７４、７５と、第１及び第２誘電体層７１、７２間に第１及び第２インダクタ電極７４、７５との対向位置に離間配置された第１及び第２容量電極７６、７７と、第２誘電体層７１に設けた第１のスルーホールを通して第１インダクタ電極７４と第１容量電極７６間に接続された第１貫通導体７８と、第２誘電体層７１に設けた第２のスルーホールを通して第２インダクタ電極７５と第２容量電極７７間に接続された第２貫通導体７９と、第１乃至第３の誘電体層７１、７２、７３に設けた第３のスルーホールを通して第１インダクタ電極７４を最外層の接地導体に接続する第１接地用貫通導体８０と、第１乃至第３の誘電体層７１、７２、７３に設けた第４のスルーホールを通して第２インダクタ電極７５を最外層の接地導体に接続する第２接地用貫通導体８１と、第１インダクタ電極７４から直角方向に分岐した第１入出力用線路８２と、第２インダクタ電極７５から直角方向に分岐した第２入出力用線路８３とを備えている。

かかる構成を有する多層回路基板によれば、第１及び第２インダクタ電極７４、７５と第１及び第２容量電極７６、７７とは異なる層に形成され、第１インダクタ電極７４と第１容量電極７６間が第１貫通導体７８により、第２インダクタ電極７５と第２容量電極７７間が第２貫通導体７８により接続されているので、必要とするリアクタンス値を安定な状態で得ることができ、しかも、第１乃至第３の誘電体層７１、７２、７３の積層ずれによるフィルタ特性への影響を抑制することができるものである。
特開２００４−０３１６０１号公報

ところで、特開２００４−０３１６０１号に開示された多層回路基板により構成されたフィルタは、多層回路基板に形成された分布定数回路だけで構成され、集中定数回路素子が用いられていないので、フィルタ自体を小型化することができるものであるが、フィルタのカットオフ周波数近傍の減衰−通過特性の傾きを急峻にすることが難しく、用途によってはこの種のフィルタを使用できないことがある。

本発明は、このような技術的背景に鑑みてなされたもので、その目的は、ハイパスフィルタの通過帯域内のカットオフ周波数近傍に並列共振回路からなるトラップ回路を形成させ、当該カットオフ周波数近傍の減衰特性を大幅に減少させるハイパスフィルタを提供することにある。

前記目的を達成するために、本発明によるハイパスフィルタは、それぞれ一方及び他方の平行部分と一方及び他方の平行部分の各他端部を連結する接続部分とを備えた平板状のコ字型の第１及び第２のストリップラインを、多層基板の異なる誘電体層に、第１及び第２のストリップラインの接続部分が互いに逆方向になるように配置され、かつ、第１及び第２のストリップラインの対応する一方及び他方の平行部分を対向配置させ、第１のストリップラインの一方の平行部分の一端に信号入力端を形成し、第２ストリップラインの一方の平行部分の一端に信号出力端を形成するとともに、第１のストリップラインの他方の平行部分の他端及び第２ストリップラインの他方の平行部分の他端を多層基板に設けたスルーホールを通して接地導体に導電接続している手段を具備する。

以上のように、本発明によるハイパスフィルタによれば、多層基板に設けたスルーホールを通して接地導体に導電接続されている部分に形成されるインダクタンス成分と、対向配置された第１及び第２のストリップラインの他方の平行部分間に形成されるキャパシタンス成分とにより並列共振回路が形成され、その共振回路がハイパスフィルタの通過帯域内のカットオフ周波数近傍においてトラップ回路を形成するように構成しているので、このトラップ回路によりハイパスフィルタの通過帯域内のカットオフ周波数近傍の減衰特性を大幅に減少させることができるという効果がある。

以下、本発明の実施の形態を図面を参照して説明する。

図１は、本発明によるハイパスフィルタの一つの実施の形態に係わるもので、全体構成の一部の内部構成を透視状態で表した斜視図であって、その高域カットオフ周波数を１．８ＧＨｚ近傍の周波数に選択している例を示すものである。

図１に示されるように、この実施の形態によるハイパスフィルタは、上下方向に積層された第１乃至第３の誘電体層１、２、３と、第１及び第２誘電体層１、２間に配置され、第１及び第２平行部分４（１）、４（２）と第１及び第２平行部分４（１）、４（２）の他端間を連結する接続部分４（３）とを有する平板状のコ字型の第１ストリップライン４と、第２及び第３誘電体層２、３間に配置され、第１及び第２平行部分５（１）、５（２）と第１及び第２平行部分５（１）、５（２）の他端間を連結する接続部分５（３）とを有する平板状のコ字型の第２ストリップライン５と、第１誘電体層１の上面に形成された第１接地導体６と、第３誘電体層３の下面に形成された第２接地導体７とを備えている。

また、この実施の形態によるハイパスフィルタは、第１誘電体層１に設けた第１のスルーホール８を通して第１ストリップライン４の第２平行部分４（２）の一端と第１接地導体６との間に接続された第１接続導体９と、第３誘電体層３に設けた第２のスルーホール１０を通して第２ストリップライン５の第２平行部分５（２）の一端と第２接地導体７との間に接続された第２接続導体１１と、第１ストリップライン４の第１平行部分４（１）の一端に接続された信号入力端１２と、第２ストリップライン５の第１平行部分５（１）の一端に接続された信号出力端１３と、第１乃至第３誘電体層１、２、３の４隅部分にそれぞれ設けた第３乃至第６のスルーホール１４、１５、１６、１７を通して第１接続導体９と第２接続導体１０間に接続された第３乃至第６接続導体１８、１９、２０、２１とを備えている。

この場合、第１乃至第３誘電体層１、２、３内に配置された平板状のコ字型の第１ストリップライン４と平板状のコ字型の第２ストリップライン５の配置形態は、第１ストリップライン４の第１平行部分４（１）と第２ストリップライン５の第２平行部分５（２）とが対向配置され、第１ストリップライン４の第２平行部分４（２）と第２ストリップライン５の第１平行部分５（１）とが対向配置されており、第１ストリップライン４の接続部分４（３）と第２ストリップライン５の接続部分５（３）とは、コ字型の第１ストリップライン４とコ字型の第２ストリップライン５における互いに逆方向に配置されている。

さらに、第１接地導体６と第２接地導体７の４隅部分には、第１誘電体層１、第２誘電体層、第３誘電体層３を貫通するように設けた第３のスルーホール１４、第４のスルーホール１５、第５のスルーホール１６、第６のスルーホール１７がそれぞれ形成され、第３のスルーホール１４内には第１接地導体６と第２接地導体７を導電接続する第３接続導体１８が、第４のスルーホール１５内には第１接地導体６と第２接地導体７を導電接続する第４接続導体１９が、第５のスルーホール１６内には第１接地導体６と第２接地導体７を導電接続する第５接続導体２０が、第６のスルーホール１７内には第１接地導体６と第２接地導体７を導電接続する第６接続導体２１がそれぞれ形成され、これらの構成により第１接地導体６と第２接地導体７とが同じ接地電位になるように設定されている。

また、図２は、図１に図示されたハイパスフィルタの構成を等価回路によって表した回路構成図であり、図３は、図１に図示されたハイパスフィルタが呈するフィルタ特性の一例を示す特性図であって、既に述べた図６に図示された特性図に対応するものである。なお、図２においては、図１に示された構成要素と同じ構成要素については同じ符号を付けている。また、図３において、横軸はＧＨｚで表した周波数であり、縦軸はｄＢで表した減衰度である。

図２に示されるように、このハイパスフィルタは、第１ストリップライン４の第１平行部分４（１）と第２ストリップライン５の第２平行部分５（２）とが相互結合され、第１平行部分４（１）の一端が信号入力端１２に接続され、第２平行部分５（２）の一端が第２接続導体１１を通して接地接続される。また、第１ストリップライン４の第２平行部分４（２）と第２ストリップライン５の第１平行部分５（１）とが相互結合され、第２平行部分４（２）の一端が第１接続導体９を通して接地接続され、第１平行部分５（１）の一端が信号出力端１３に接続される。この他に、第１平行部分４（１）と第２平行部分４（２）の各他端が接続部分４（３）によって互いに接続され、第２平行部分５（２）と第１平行部分５（１）とが接続部分５（３）によって互いに接続されている。

前記構成によるこのハイパスフィルタは、次のように動作する。

第１ストリップライン４の第１平行部分４（１）の一端側の信号入力端１２にＵＨＦ信号が供給されると、そのＵＨＦ信号は、相互結合された第１ストリップライン４の第１平行部分４（１）と第２ストリップライン５の第２平行部分５（２）とを介して第１平行部分４（１）から第２平行部分５（２）に逆極性で伝送結合される。そして、ＵＨＦ信号は、第１ストリップライン４の第１平行部分４（１）の他端側から接続部分４（３）を通して第１ストリップライン４の第２平行部分４（２）の他端側に伝送され、同時に、第２ストリップライン５の第２平行部分５（２）の他端側から第２ストリップライン５の第１平行部分５（１）の他端側に伝送され、これらのＵＨＦ信号が相互結合された第１ストリップライン４の第２平行部分４（２）と第２ストリップライン５の第１平行部分５（１）の第２平行部分４（２）に供給される。この後、第２平行部分４（２）に伝送されたＵＨＦ信号は、第２平行部分４（２）から第２平行部分５（２）に逆極性で伝送結合されるＵＨＦ信号に加算され、加算されたＵＨＦ信号が第１平行部分５（１）の一端側の信号出力端１３から次続回路に出力される。

このとき、第１ストリップライン４の第２平行部分４（２）と第１接地導体６間に形成される分布キャパシタ成分と第２平行部分４（２）の一端側と接地点間に接続されているスルーホール８内の第１接続導体９により形成されるインダクタ成分との並列回路が高域カットオフ周波数近傍の第１周波数、例えば、図３に図示されている周波数ｆ１で共振する第１トラップ回路を構成し、また、第２ストリップライン５の第２平行部分５（２）と第２接地導体７間に形成される分布キャパシタ成分と第２平行部分５（２）の一端側と接地点間に接続されているスルーホール１０内の第２接続導体１１により形成されるインダクタ成分との並列回路が高域カットオフ周波数近傍の第２周波数、例えば、図３に図示されている周波数ｆ２で共振する第２トラップ回路を構成するようにしたので、図３に図示の特性図及び図６に図示の特性図の比較から明らかなように、第１及び第２トラップ回路によりハイパスフィルタの通過帯域内の高域カットオフ周波数近傍の減衰特性が大幅に減少し、高域カットオフ周波数近傍の立上り特性を改善することができるものである。

本発明によるハイパスフィルタの一つの実施の形態に係わるもので、全体構成の一部の内部構成を透視状態で表した斜視図であっである。 図１に図示されたハイパスフィルタの構成を等価回路によって表した回路構成図である。 図１に図示されたハイパスフィルタが呈するフィルタ特性の一例を示す特性図である。 複数個の集中定数回路素子をＴ字形に組み合わせ接続した構成のハイパスフィルタの一例を示す回路図である。 直列素子として複数個の集中定数回路素子を用い、分路素子として相互結合された一対のストリップラインを組み合わせ接続した構成のハイパスフィルタの構成の一例を示す回路図である。 図５に図示されたハイパスフィルタが呈するフィルタ特性の一例を示す特性図である。 特開２００４−０３１６０１号に開示された多層回路基板の構成を示すもので、一部の内部構成を透視状態で表した斜視図である。

符号の説明

１ 第１誘電体層
２ 第２誘電体層
３ 第３誘電体層
４ 平板状のコ字型の第１ストリップライン
４（１） 第１平行部分
４（２） 第２平行部分
４（３） 接続部分
５ 平板状のコ字型の第２ストリップライン
５（１） 第１平行部分
５（２） 第２平行部分
５（３） 接続部分
６ 第１接地導体
７ 第２接地導体
８ 第１のスルーホール
９ 第１接続導体
１０ 第２のスルーホール
１１ 第２接続導体
１２ 信号入力端
１３ 信号出力端
１４ 第３のスルーホール
１５ 第４のスルーホール
１６ 第５のスルーホール
１７ 第６のスルーホール
１８ 第３接続導体
１９ 第４接続導体
２０ 第５接続導体
２１ 第６接続導体

Claims (2)

1. それぞれ一方及び他方の平行部分と前記一方及び他方の平行部分の各他端部を連結する接続部分とを備えた平板状のコ字型の第１及び第２のストリップラインを、多層基板の異なる誘電体層に、前記第１及び第２のストリップラインの接続部分が互いに逆方向になるように配置され、かつ、前記第１及び第２のストリップラインの対応する前記一方及び他方の平行部分を対向配置させ、前記第１のストリップラインの一方の平行部分の一端に信号入力端を形成し、前記第２ストリップラインの一方の平行部分の一端に信号出力端を形成するとともに、前記第１のストリップラインの他方の平行部分の他端及び前記第２ストリップラインの他方の平行部分の他端を前記多層基板に設けたスルーホールを通して接地導体に導電接続していることを特徴とするハイパスフィルタ。
2. 前記接地導体は、前記多層基板の一方の表面に形成配置された接地導体であることを特徴とする請求項１に記載のハイパスフィルタ。

Images