JP4047640B2 - 多層回路基板 - Google Patents
多層回路基板 Download PDFInfo
- Publication number
- JP4047640B2 JP4047640B2 JP2002185118A JP2002185118A JP4047640B2 JP 4047640 B2 JP4047640 B2 JP 4047640B2 JP 2002185118 A JP2002185118 A JP 2002185118A JP 2002185118 A JP2002185118 A JP 2002185118A JP 4047640 B2 JP4047640 B2 JP 4047640B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- electrode
- circuit
- internal wiring
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Filters And Equalizers (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＵＨＦ帯からマイクロ波帯といった高周波帯域において使用され、機能回路を内蔵し、無線通信機器の小型化に寄与する無線モジュールの配線基板として用いられる多層回路基板に関し、特に内層配線により構成された機能回路の周波数特性のバラツキを低減した多層回路基板に関する。
【０００２】
【従来の技術】
従来、ＵＨＦ帯からマイクロ波帯といった高周波帯域において使用される無線通信機器の無線回路部において用いられるバンドパスフィルタのような機能回路は、高誘電率かつ低損失であり、内部配線に銀または銅等の低抵抗導体を同時一括焼成可能であるような低温焼成多層材料を用いたチップ部品を用い、プリント配線基板の表面に形成された実装用電極に半田付けによる表面実装を行なって、部品の外付けによって回路を構成することにより実現されていた。そして、通信機器に対する小型化の要求に伴って、無線回路部の小型化についてもまた要求が高まっており、比誘電率が数十といった材料を用いることにより、チップ部品の寸法の低減が図られてきた。
【０００３】
しかし近年、小型化の要求はますます高まっており、部品の外付けという方法では、配線基板の表面およびその上部空間において少なからぬ領域を外付け部品が占有することが避けられないために、さらなる小型化への要求に対応することが困難になってきている。
【０００４】
この小型化の要求への対応として、機能回路の一部もしくは全部を回路基板に形成された配線によって実現することが提案されている。前述のＵＨＦ帯からマイクロ波帯という高周波領域では、波長が短いために導体配線による回路素子の実現において現実的な設計が可能であるので、これにより外付けされていた部品の容積のみならず、これまで外付け部品の実装領域として使用していた配線基板の表面の有効活用が図れることになる。
【０００５】
【発明が解決しようとする課題】
しかしながら、高周波帯域で動作する機能回路を回路基板に形成された配線によって構成する場合には、配線の長さや配線の幅・配線間の間隔・基板を構成する誘電体層の厚みや誘電率等の物理的パラメータのバラツキによって、機能回路の周波数特性が所望の特性から外れてしまうことがあるという問題点があった。特に、配線間の電磁気的な結合を利用するようなバンドパスフィルタ等の機能回路を構成しようとする場合には、回路基板の製造プロセスにおいて生ずる多層基板構造の積層ズレによる配線の相互位置関係のバラツキに起因する特性の変動が大きな問題となる。
【０００６】
このような特性の変動を抑制する対策として、機能回路の一部分のみを回路基板の配線によって構成し、他の部分は外付け部品を用いるという構成が提案されている。この構成を用いると、回路基板の製造後に外付け部品を表面実装することになるために、実装する外付け部品の素子値を適宜調整することによって回路特性の後調整が可能となる。
【０００７】
しかしながら、外付け部品を回路基板に表面実装するということは、前述の通り、配線基板の上部空間および表面において外付け部品の容積分の空間および実装領域の面積が占有されることであるために、小型化については不利であるという問題点が残ることとなる。
【０００８】
これに対し、機能回路の全部を回路基板の配線によって構成する場合には、配線の一部を回路基板の表面に露出させるような構造も可能であり、このような構造をとれば、表面に露出した配線をトリミングすることによって、回路基板の製造後における機能回路の特性の調整が可能となる。
【０００９】
しかしながら、回路基板の表面に配線を露出させることは、基板表面における当該部分を他の機能のために供することができなくなるため、やはり小型化を阻害する要因となりうるという問題点があった。
【００１０】
かかる背景の下、小型化と内蔵機能回路の特性歩留り向上とを両立し得るような回路基板として、基板表面に露出することなく基板内部に完全に内蔵された配線によって回路特性の安定した機能回路を構成することの実現が望まれている。
【００１１】
本発明は以上のような従来の技術における問題点に鑑みてなされたものであり、その目的は、製造プロセスにおける積層バラツキによる回路特性の変動の小さい、配線の全部が回路基板の内部に完全に内蔵されて構成された機能回路を含む多層回路基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の多層回路基板は、複数の誘電体層を積層して成る誘電体基板の前記誘電体層間に、集中定数素子として機能する、インダクタ電極と前記誘電体層を介して接地導体層に対向した容量電極とから成る少なくとも２組の内部配線回路を有しており、各組の前記内部配線回路における前記インダクタ電極および前記容量電極は、異なる前記誘電体層間に配置されているとともに前記誘電体層を貫通する貫通導体により接続され、前記インダクタ電極が配置された誘電体層と、前記容量電極が配置された誘電体層と、前記接地導体層が配置された誘電体層と、が順に積層され、前記内部配線回路は、前記インダクタ電極によるインダクタと前記容量電極による容量との並列共振器を構成しており、前記２組の内部配線の前記インダクタ電極同士は並置形成されて相互誘導結合で接続されており、前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されているとともに、前記接続用配線が、前記インダクタ電極の途中に接続されていることを特徴とするものである。
【００１３】
また本発明の多層回路基板は、複数の誘電体層を積層して成る誘電体基板の前記誘電体層間に、インダクタ電極と前記誘電体層を介して接地導体層に対向した容量電極とから成る少なくとも２組の内部配線回路を有しており、各組の前記内部配線回路における前記インダクタ電極および前記容量電極は、異なる前記誘電体層間に配置されているとともに前記誘電体層を貫通する貫通導体により接続され、前記インダクタ電極が配置された誘電体層と、前記容量電極が配置された誘電体層と、前記接地導体層が配置された誘電体層と、が順に積層され、前記内部配線回路は、前記インダクタ電極によるインダクタと前記容量電極による容量との並列共振器を構成しており、前記２組の内部配線の前記インダクタ電極同士は並置形成されて相互誘導結合で接続されており、前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されているとともに、前記接続用配線が、前記インダクタ電極の途中に接続されており、前記内部配線回路は高周波信号を扱う高周波回路を構成し、前記インダクタ電極は長さが前記高周波信号の管内波長の８分の１より短いことを特徴とするものである。
【００１４】
また本発明の多層回路基板は、複数の誘電体層を積層して成る誘電体基板の前記誘電体層間に、インダクタ電極と前記誘電体層を介して接地導体層に対向した容量電極とから成る少なくとも２組の内部配線回路を有しており、各組の前記内部配線回路における前記インダクタ電極および前記容量電極は、異なる前記誘電体層間に配置されているとともに前記誘電体層を貫通する貫通導体により接続され、前記インダクタ電極が配置された誘電体層と、前記容量電極が配置された誘電体層と、前記接地導体層が配置された誘電体層と、が順に積層され、前記内部配線回路は、前記インダクタ電極によるインダクタと前記容量電極による容量との並列共振器を構成しており、前記２組の内部配線の前記インダクタ電極同士は並置形成されて相互誘導結合で接続されており、前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されているとともに、前記接続用配線が、前記インダクタ電極の途中に接続されており、前記内部配線回路は高周波信号を扱う高周波回路を構成し、前記容量電極は長さが前記高周波信号の管内波長の８分の１より短いことを特徴とするものである。
【００１６】
また本発明の多層回路基板は、上記各構成において、前記貫通導体のインダクタンスは、前記貫通導体が接続される前記インダクタ電極のインダクタンスの１％以下である、前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されていることを特徴とするものである。
【００１７】
【発明の実施の形態】
本発明の多層回路基板によれば、複数の誘電体層を積層して成る多層構造の誘電体基板の誘電体層間に、インダクタとして機能するインダクタ電極と、誘電体層を介して接地導体層に対向した、容量として機能する容量電極からなる少なくとも１組の内部配線回路を有しており、各組の内部配線回路におけるインダクタ電極および容量電極が、異なる誘電体層間に配置されているとともに少なくとも１つの誘電体層を貫通する貫通導体により接続されていることから、内部配線回路において、異なる誘電体層間に配置されて互いに独立した素子として機能するインダクタ電極および容量電極が貫通導体によって結線される状態となっており、多層回路基板の製造プロセスにおいて誘電体層の積層ズレが生じた場合においても、貫通導体によるインダクタ電極および容量電極間の導通が確保されていれば、これらにより構成される内部配線回路については集中定数回路としての機能が損なわれることがないために、積層ズレに対する内部配線回路の特性変動を小さいものに抑制することができる。
【００１８】
また本発明の多層回路基板によれば、内部配線回路が高周波信号を扱う高周波回路を構成し、インダクタ電極が、長さが高周波信号の管内波長の８分の１より短いときには、内部配線回路を構成する容量電極と、特に電気長が短いことによってより集中定数的な振舞いを示すこととなるインダクタ電極とが貫通導体によって結線される状態となり、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を極めて小さいものに抑制することができる。
【００１９】
また本発明の多層回路基板によれば、内部配線回路が高周波信号を扱う高周波回路を構成し、容量電極が、長さが高周波信号の管内波長の８分の１より短いときには、内部配線回路を構成するインダクタ電極と、特に電気長が短いことによってより集中定数的な振舞いを示すこととなる容量電極とが貫通導体によって結線される状態となり、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を極めて小さいものに抑制することができる。
【００２０】
また本発明の多層回路基板によれば、前記内部配線回路がインダクタ電極によるインダクタと容量電極による容量との並列共振器を構成しているときには、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を抑制することができ、特に、内部配線回路により構成された並列共振器の共振周波数を安定させて動作させることができる。
【００２１】
また本発明の多層回路基板によれば、内部配線回路を外部電気回路に接続するための接続用配線がインダクタ電極と同じ誘電体層間に形成されているときには、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがなく、積層ズレに対する内部配線回路の特性変動を抑制することができるとともに、外部電気回路との結合特性に対する積層ズレの影響も極めて小さいものに抑制することができる。
【００２２】
以下、図面に基づいて本発明の多層回路基板を詳細に説明する。
【００２３】
図１は本発明の多層回路基板の実施の形態の一例を示す、内部配線回路を透視した状態の斜視図である。また、図２は図１の斜視図を誘電体層の各層ごとに分解した分解斜視図である。
【００２４】
これらの図において、11・12・13は、それぞれ誘電体層であり、これらが上下方向に積層されて誘電体基板が形成されている。本発明の多層回路基板における誘電体層11・12・13は、例えばガラスセラミックスやアルミナセラミックス・ムライトセラミックス等の電気絶縁材料から成る。これら誘電体層11・12・13は、例えばアルミナ18〜24重量％と石英８〜17重量％、コージェライト13〜25重量％、残部がホウ珪酸ガラスであるガラスセラミックスで形成される場合であれば、72〜76重量％の酸化珪素、15〜17重量％の酸化ホウ素、２〜４重量％のアルミナ、1.5重量％以下の酸化マグネシウム、1.1〜1.4重量％の酸化ジルコニウム、合量が２〜３重量％の酸化リチウム・酸化カリウム・酸化ナトリウムから成るホウ珪酸ガラス粉末に18〜24重量％のアルミナ粉末、８〜17重量％の石英粉末、13〜25重量％のコージェライト粉末および適当な有機バインダ・溶剤・可塑剤・分散剤等を添加混合してスラリー状となすとともに、このスラリーを従来周知のドクターブレード法やカレンダーロール法を採用してシート状となすことによってグリーンシート（生シート）を得て、しかる後、所定のグリーンシートに適当な打ち抜き加工を施すとともに複数枚を上下に積層してグリーンシート積層体となし、最後にグリーンシート積層体を約900℃の温度で焼成することによって製作される。
【００２５】
なお、図中の誘電体層11・12・13は、本発明の要部である内部配線回路を内含するだけの部分を抽出したものを示している。誘電体基板全体としては、図示されている構造に加えて、他の用途の配線をも含むものであるが、図では省略している。また、図示の構造は３層の誘電体層11・12・13による積層構造であるが、誘電体基板全体としては、図示されている積層部分に加えて、他の用途に供される誘電体層がこの上下に積層されている場合もありうるが、図では省略している。
【００２６】
21および22は、誘電体層12・13間に形成されたインダクタ電極である。31および32は誘電体層11・12間に形成された容量電極であり、誘電体層11の上面に形成される接地導体層（図示せず）に誘電体層11を介して対向することにより、シャントに接続される容量として機能する。これらインダクタ電極21と容量電極31とで１組の内部配線回路が形成され、インダクタ電極22と容量電極32とでもう１組の内部配線回路が形成されている。そして、インダクタ電極21と容量電極31とは誘電体層12を貫通する貫通導体41により、インダクタ電極22と容量電極32とは同じく誘電体層12を貫通する貫通導体42により、各々互いに接続されている。
【００２７】
これらインダクタ電極21・22および容量電極31・32、ならびに容量電極31・32が誘電体層11を介して対向する接地導体層や貫通導体41・42は、例えば、銅や銀・銀−パラジウム合金等の金属材料から成る。これらが銅から成る場合には、銅の粉末に適当な有機バインダ・溶剤等を添加混合して得た金属ペーストを各誘電体層11・12・13となるグリーンシートの上下面や貫通孔に予めスクリーン印刷法等の厚膜手法を採用して所定のパターンに印刷塗布しておくことによって、誘電体基板の上下面や内部に所定パターンに形成・配設される。
【００２８】
インダクタ電極21・22は、高周波信号の管内波長の４分の１より短い線路長を有し、貫通導体41・42との接続端と反対側の端部が接地用貫通導体61・62によって、誘電体層11の上面および誘電体層13の下面に形成される接地導体層と接続されることにより短絡終端されることになることから、インダクタとしての機能を発現する。
【００２９】
また、容量電極31・32は、高周波信号の管内波長の４分の１より短い線路長を有し、貫通導体41・42との接続端と反対側の端部が開放終端されることにより、容量としての機能を発現する。
【００３０】
なお、容量電極31・32が誘電体層11を介して対向する接地導体層（図示せず）および誘電体層13の下面に形成される接地導体層（図示せず）によって、インダクタ電極21・22や容量電極31・32が形成されている領域を、誘電体層11・12・13を間に介在させつつ狭持する構造により、容量電極31・32が誘電体層11を介して対向する接地導体層および誘電体層13の下面に形成される接地導体層は、各電極として機能する配線導体に対する接地導体層および回路配線全体に対する接地シールドとして機能する。
【００３１】
また、貫通導体41は、誘電体層12を貫通しつつインダクタ電極21と容量電極31とを、また貫通導体42は、誘電体層12を貫通しつつインダクタ電極22と容量電極32とを各々接続しているが、誘電体層12は入出力用線路51・52およびインダクタ電極21・22をストリップ線路導体とみなしたときの誘電体基板の上半部であり、伝送線路設計の観点から基板厚みは高周波信号の波長に対して非常に小さい値であり、貫通導体41・42の長さも高周波信号の波長に対して非常に小さい値となる。
【００３２】
51および52は、インダクタ電極21および22と同じ誘電体層12・13間に形成されてそれらインダクタ電極21および22の途中に接続された入出力用線路であり、その他方の端部は外部電気回路（図示せず）と接続されている。これら入出力用線路51および52は、各組の内部配線回路を外部電気回路に接続するための接続用配線である。
【００３３】
これら入出力用線路51・52は、例えばインダクタ電極21・22の線路長手方向における中点付近に各々直接接続されることにより、インダクタに対するタップ接続を実現する。また、誘電体層12・13間においてインダクタ電極21・22に並置される入出力結合線路による誘導結合構造をとってもよい。さらには、誘電体層12・13間においてインダクタ電極21・22と貫通導体41・42との各々の接続部付近に接続される結合用インダクタ電極を介して接続される構成としてもよい。
【００３４】
このような構成の本発明の多層回路基板によれば、誘電体層13上に形成されるインダクタ電極21・22は、誘電体層12上に形成される容量電極31・32とは互いに異なる誘電体層間にそれぞれ独立して形成されており、これら独立したインダクタ電極21と容量電極31と、またインダクタ電極22と容量電極32とが貫通導体41・42を介して各々接続されて各組の内部配線回路を構成しているので、インダクタ電極21・22と容量電極31・32との相互位置関係によらず、集中定数素子として機能するインダクタ素子および容量素子の素子値を安定して実現することができる。また、内部配線回路の各組間の結合は、同一の誘電体層12・13間に並置形成されているインダクタ電極21・22間の相互誘導結合が支配的であることから、インダクタ電極21・22間の相互位置関係に依存しており、容量電極31・32との相互位置関係には依存していないので、誘電体層11〜13の積層ズレによる内部配線回路の特性変動への影響を抑制することができる。
【００３５】
特に、インダクタ電極21・22や容量電極31・32の電気長が、これら内部配線回路が高周波信号を扱う高周波回路を構成しており、その使用周波数の高周波信号の管内波長に対してその８分の１より短い長さである場合は、内部配線回路におけるインダクタ素子および容量素子の集中定数素子的な振舞いが強まるので、誘電体層11〜13の積層ズレに対する内部配線回路の特性変動への影響を特に効果的に抑制することができる。このような高周波回路としては、例えば数百ＭＨｚ〜数ＧＨｚ程度の高周波信号を扱う共振器あるいはバンドパスフィルタのような機能回路等がある。
【００３６】
なお、インダクタ電極21・22や容量電極31・32の電気長が高周波信号の管内波長の８分の１を超えると、分布定数的な作用が強まり、インダクタ素子あるいは容量素子の周波数依存性が強まるために、設計値に対する周波数バラツキの影響をより受けやすくなるので、各々の線路長は高周波信号の管内波長の８分の１以下とすることが望ましい。これらの電気長が管内波長の４分の１以上となる場合には、インピーダンスが逆転してしまうために、インダクタ素子および容量素子として機能しなくなる。
【００３７】
また、貫通導体41・42の電気長は短いほど、貫通導体41・42の有する自己インダクタンスが小さくなるので、インダクタ電極21・22間の結合に対して、並置される貫通導体41・42間の相互インダクタンスが及ぼす影響を抑制することができる。
【００３８】
特に、貫通導体41・42の自己インダクタンスをインダクタ電極21・22の自己インダクタンスの１％以下に抑えた場合には、インダクタ電極21・22と容量電極31・32とによって構成される高周波回路としての各組の内部配線回路の周波数特性への影響を著しく低減することができる。
【００３９】
すなわち、これら貫通導体41・42のインダクタンスをそれが接続されるインダクタ電極21・22のインダクタンスの１％以下に抑えることによって、その貫通導体41・42のインダクタンスが内部配線回路の周波数特性を決定するインダクタ電極21・22のインダクタンスに対して無視できる程小さいために、貫通導体41・42が内部配線回路全体の特性に及ぼす影響を十分に抑制することができ、かつ各組の内部配線回路においてインダクタ電極と容量電極とを接続する貫通導体が近接して複数個並設されるために生ずる結合の影響も十分に抑制することができるものとなる。
【００４０】
図１および図２に示した例では、インダクタ電極21・22および容量電極31・32が並列回路がシャント接続された構造をとって並列共振器を構成している。このような構造をとることにより、誘電体層11〜13の積層ズレに対して共振周波数の変動が抑制された並列共振器を、内部配線回路によって実現して多層回路基板に機能回路として内蔵することができる。
【００４１】
さらに、この例では、インダクタ電極21・22と入出力線路51・52とが同じ誘電体層12・13間に形成されているので、誘電体層を介した結合構造によらずに、外部回路との接続を実現できることになり、誘電体層11〜13の積層ズレが内部配線回路と外部電気回路との結合特性に対して及ぼす影響を抑制することができる。
【００４２】
なお、図示した例では内部配線回路は２組であるが、本発明の多層回路基板における内部配線回路はこの組数に限定されるものではなく、より多数の組の内部配線回路が構成されていてもよい。そのような多数組の内部配線回路を有する多層回路基板としては、例えば多段（３段以上）のバンドパスフィルタ等がある。
【００４３】
【実施例】
次に、本発明の多層回路基板について具体例を説明する。
【００４４】
比誘電率が9.6のガラスセラミックスを誘電体材料として用い、図１に示した３層の誘電体層から成る多層回路基板を作製した。各誘電体層の厚みは、最上層を0.05ｍｍ、中層および最下層を0.2ｍｍとした。
【００４５】
また、最下層の誘電体層の上面に、幅が0.13ｍｍで長さが2.2ｍｍの銅配線を0.18ｍｍの間隔で並置することによりインダクタ電極とし、その一端を貫通導体であるビアホール導体により誘電体基板の上下面に形成した接地導体層と接続することにより接地した。
【００４６】
また、インダクタ電極の接地されていない側の端部は、中層の誘電体層を貫通するビアホール導体を介して、中層の誘電体層の上面に形成された幅が1.0ｍｍで長さが1.8ｍｍの銅配線である容量電極の端部と互いに接続した。この容量電極は、最上層の誘電体層の上面に形成されている接地導体層に最上層の誘電体層を介して対向することにより、容量を形成している。
【００４７】
また、最下層の誘電体層の上面において、インダクタ電極の中間点に、インダクタ電極の長手方向に垂直な配線を接続し、入出力線路とした。
【００４８】
以上のような内部配線回路により、複同調回路に類似した周波数選択回路を構成した。
【００４９】
かかる内部配線回路を有する本発明の多層回路基板の試料を複数個作製し、各試料における内部配線回路の伝達特性を計測評価したところ、図３および図４に示す結果を得た。
【００５０】
図３は各試料の内部配線回路の入出力端子間における伝達特性を試料毎にプロットした線図であり、図４は図３の通過帯域近傍の拡大図である。これらの図において、横軸は各試料の中心周波数の平均値で規格化した規格化周波数を、縦軸はＳパラメータＳ21（単位：ｄＢ）を表わし、特性曲線は各試料の伝達特性を示している。
【００５１】
これらの図からも明らかなように、これら各試料によれば、中心周波数のバラツキが非常に小さい周波数選択回路を実現できたことが分かる。
【００５２】
これにより、本発明によれば、機能回路を内部配線回路により内蔵してさらなる小型化への対応が可能で、しかも内部配線回路の特性バラツキの小さい多層回路基板を得ることができることが確認できた。
【００５３】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。
【００５４】
【発明の効果】
以上のように、本発明の多層回路基板によれば、複数の誘電体層を積層して成る多層構造の誘電体基板の誘電体層間に、インダクタとして機能するインダクタ電極と、誘電体層を介して接地導体層に対向した、容量として機能する容量電極からなる少なくとも１組の内部配線回路を有しており、各組の内部配線回路におけるインダクタ電極および容量電極が、異なる誘電体層間に配置されているとともに少なくとも１つの誘電体層を貫通する貫通導体により接続されていることから、内部配線回路において、異なる誘電体層間に配置されて互いに独立した素子として機能するインダクタ電極および容量電極が貫通導体によって結線される状態となっており、多層回路基板の製造プロセスにおいて誘電体層の積層ズレが生じた場合においても、貫通導体によるインダクタ電極および容量電極間の導通が確保されていれば、これらにより構成される内部配線回路については集中定数回路としての機能が損なわれることがないために、積層ズレに対する内部配線回路の特性変動を小さいものに抑制することができる。
【００５５】
また本発明の多層回路基板によれば、内部配線回路が高周波信号を扱う高周波回路を構成し、インダクタ電極が、長さが高周波信号の管内波長の８分の１より短いときには、内部配線回路を構成する容量電極と、特に電気長が短いことによってより集中定数的な振舞いを示すこととなるインダクタ電極とが貫通導体によって結線される状態となり、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を極めて小さいものに抑制することができる。
【００５６】
また本発明の多層回路基板によれば、内部配線回路が高周波信号を扱う高周波回路を構成し、容量電極が、長さが高周波信号の管内波長の８分の１より短いときには、内部配線回路を構成するインダクタ電極と、特に電気長が短いことによってより集中定数的な振舞いを示すこととなる容量電極とが貫通導体によって結線される状態となり、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を極めて小さいものに抑制することができる。
【００５７】
また本発明の多層回路基板によれば、前記内部配線回路がインダクタ電極によるインダクタと容量電極による容量との並列共振器を構成しているときには、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を抑制することができ、特に、内部配線回路により構成された並列共振器の共振周波数を安定させて動作させることができる。
【００５８】
また本発明の多層回路基板によれば、内部配線回路を外部電気回路に接続するための接続用配線がインダクタ電極と同じ誘電体層間に形成されているときには、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがなく、積層ズレに対する内部配線回路の特性変動を抑制することができるとともに、外部電気回路との結合特性に対する積層ズレの影響も極めて小さいものに抑制することができる。
【００５９】
以上により、本発明によれば、内層配線により構成された機能回路である内部配線回路の製造プロセスにおける積層バラツキによる周波数特性バラツキ等の回路特性の変動が小さい、配線の全部が回路基板の内部に完全に内蔵されて構成された機能回路を含む多層回路基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層回路基板の実施の形態の一例を示す、内部配線回路を透視した状態の斜視図である。
【図２】図１の斜視図を誘電体層の各層ごとに分解した分解斜視図である。
【図３】本発明の多層回路基板の実施例における内部配線回路の伝達特性を示す線図である。
【図４】図３の通過帯域近傍の伝達特性を示す線図である。
【符号の説明】
11、12、13・・・・・誘電体層
21、22・・・・・・・インダクタ電極
31、32・・・・・・・容量電極
41、42・・・・・・・貫通導体
51、52・・・・・・・入出力線路（接続用配線）
61、62・・・・・・・接地用貫通導体
【発明の属する技術分野】
本発明はＵＨＦ帯からマイクロ波帯といった高周波帯域において使用され、機能回路を内蔵し、無線通信機器の小型化に寄与する無線モジュールの配線基板として用いられる多層回路基板に関し、特に内層配線により構成された機能回路の周波数特性のバラツキを低減した多層回路基板に関する。
【０００２】
【従来の技術】
従来、ＵＨＦ帯からマイクロ波帯といった高周波帯域において使用される無線通信機器の無線回路部において用いられるバンドパスフィルタのような機能回路は、高誘電率かつ低損失であり、内部配線に銀または銅等の低抵抗導体を同時一括焼成可能であるような低温焼成多層材料を用いたチップ部品を用い、プリント配線基板の表面に形成された実装用電極に半田付けによる表面実装を行なって、部品の外付けによって回路を構成することにより実現されていた。そして、通信機器に対する小型化の要求に伴って、無線回路部の小型化についてもまた要求が高まっており、比誘電率が数十といった材料を用いることにより、チップ部品の寸法の低減が図られてきた。
【０００３】
しかし近年、小型化の要求はますます高まっており、部品の外付けという方法では、配線基板の表面およびその上部空間において少なからぬ領域を外付け部品が占有することが避けられないために、さらなる小型化への要求に対応することが困難になってきている。
【０００４】
この小型化の要求への対応として、機能回路の一部もしくは全部を回路基板に形成された配線によって実現することが提案されている。前述のＵＨＦ帯からマイクロ波帯という高周波領域では、波長が短いために導体配線による回路素子の実現において現実的な設計が可能であるので、これにより外付けされていた部品の容積のみならず、これまで外付け部品の実装領域として使用していた配線基板の表面の有効活用が図れることになる。
【０００５】
【発明が解決しようとする課題】
しかしながら、高周波帯域で動作する機能回路を回路基板に形成された配線によって構成する場合には、配線の長さや配線の幅・配線間の間隔・基板を構成する誘電体層の厚みや誘電率等の物理的パラメータのバラツキによって、機能回路の周波数特性が所望の特性から外れてしまうことがあるという問題点があった。特に、配線間の電磁気的な結合を利用するようなバンドパスフィルタ等の機能回路を構成しようとする場合には、回路基板の製造プロセスにおいて生ずる多層基板構造の積層ズレによる配線の相互位置関係のバラツキに起因する特性の変動が大きな問題となる。
【０００６】
このような特性の変動を抑制する対策として、機能回路の一部分のみを回路基板の配線によって構成し、他の部分は外付け部品を用いるという構成が提案されている。この構成を用いると、回路基板の製造後に外付け部品を表面実装することになるために、実装する外付け部品の素子値を適宜調整することによって回路特性の後調整が可能となる。
【０００７】
しかしながら、外付け部品を回路基板に表面実装するということは、前述の通り、配線基板の上部空間および表面において外付け部品の容積分の空間および実装領域の面積が占有されることであるために、小型化については不利であるという問題点が残ることとなる。
【０００８】
これに対し、機能回路の全部を回路基板の配線によって構成する場合には、配線の一部を回路基板の表面に露出させるような構造も可能であり、このような構造をとれば、表面に露出した配線をトリミングすることによって、回路基板の製造後における機能回路の特性の調整が可能となる。
【０００９】
しかしながら、回路基板の表面に配線を露出させることは、基板表面における当該部分を他の機能のために供することができなくなるため、やはり小型化を阻害する要因となりうるという問題点があった。
【００１０】
かかる背景の下、小型化と内蔵機能回路の特性歩留り向上とを両立し得るような回路基板として、基板表面に露出することなく基板内部に完全に内蔵された配線によって回路特性の安定した機能回路を構成することの実現が望まれている。
【００１１】
本発明は以上のような従来の技術における問題点に鑑みてなされたものであり、その目的は、製造プロセスにおける積層バラツキによる回路特性の変動の小さい、配線の全部が回路基板の内部に完全に内蔵されて構成された機能回路を含む多層回路基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の多層回路基板は、複数の誘電体層を積層して成る誘電体基板の前記誘電体層間に、集中定数素子として機能する、インダクタ電極と前記誘電体層を介して接地導体層に対向した容量電極とから成る少なくとも２組の内部配線回路を有しており、各組の前記内部配線回路における前記インダクタ電極および前記容量電極は、異なる前記誘電体層間に配置されているとともに前記誘電体層を貫通する貫通導体により接続され、前記インダクタ電極が配置された誘電体層と、前記容量電極が配置された誘電体層と、前記接地導体層が配置された誘電体層と、が順に積層され、前記内部配線回路は、前記インダクタ電極によるインダクタと前記容量電極による容量との並列共振器を構成しており、前記２組の内部配線の前記インダクタ電極同士は並置形成されて相互誘導結合で接続されており、前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されているとともに、前記接続用配線が、前記インダクタ電極の途中に接続されていることを特徴とするものである。
【００１３】
また本発明の多層回路基板は、複数の誘電体層を積層して成る誘電体基板の前記誘電体層間に、インダクタ電極と前記誘電体層を介して接地導体層に対向した容量電極とから成る少なくとも２組の内部配線回路を有しており、各組の前記内部配線回路における前記インダクタ電極および前記容量電極は、異なる前記誘電体層間に配置されているとともに前記誘電体層を貫通する貫通導体により接続され、前記インダクタ電極が配置された誘電体層と、前記容量電極が配置された誘電体層と、前記接地導体層が配置された誘電体層と、が順に積層され、前記内部配線回路は、前記インダクタ電極によるインダクタと前記容量電極による容量との並列共振器を構成しており、前記２組の内部配線の前記インダクタ電極同士は並置形成されて相互誘導結合で接続されており、前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されているとともに、前記接続用配線が、前記インダクタ電極の途中に接続されており、前記内部配線回路は高周波信号を扱う高周波回路を構成し、前記インダクタ電極は長さが前記高周波信号の管内波長の８分の１より短いことを特徴とするものである。
【００１４】
また本発明の多層回路基板は、複数の誘電体層を積層して成る誘電体基板の前記誘電体層間に、インダクタ電極と前記誘電体層を介して接地導体層に対向した容量電極とから成る少なくとも２組の内部配線回路を有しており、各組の前記内部配線回路における前記インダクタ電極および前記容量電極は、異なる前記誘電体層間に配置されているとともに前記誘電体層を貫通する貫通導体により接続され、前記インダクタ電極が配置された誘電体層と、前記容量電極が配置された誘電体層と、前記接地導体層が配置された誘電体層と、が順に積層され、前記内部配線回路は、前記インダクタ電極によるインダクタと前記容量電極による容量との並列共振器を構成しており、前記２組の内部配線の前記インダクタ電極同士は並置形成されて相互誘導結合で接続されており、前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されているとともに、前記接続用配線が、前記インダクタ電極の途中に接続されており、前記内部配線回路は高周波信号を扱う高周波回路を構成し、前記容量電極は長さが前記高周波信号の管内波長の８分の１より短いことを特徴とするものである。
【００１６】
また本発明の多層回路基板は、上記各構成において、前記貫通導体のインダクタンスは、前記貫通導体が接続される前記インダクタ電極のインダクタンスの１％以下である、前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されていることを特徴とするものである。
【００１７】
【発明の実施の形態】
本発明の多層回路基板によれば、複数の誘電体層を積層して成る多層構造の誘電体基板の誘電体層間に、インダクタとして機能するインダクタ電極と、誘電体層を介して接地導体層に対向した、容量として機能する容量電極からなる少なくとも１組の内部配線回路を有しており、各組の内部配線回路におけるインダクタ電極および容量電極が、異なる誘電体層間に配置されているとともに少なくとも１つの誘電体層を貫通する貫通導体により接続されていることから、内部配線回路において、異なる誘電体層間に配置されて互いに独立した素子として機能するインダクタ電極および容量電極が貫通導体によって結線される状態となっており、多層回路基板の製造プロセスにおいて誘電体層の積層ズレが生じた場合においても、貫通導体によるインダクタ電極および容量電極間の導通が確保されていれば、これらにより構成される内部配線回路については集中定数回路としての機能が損なわれることがないために、積層ズレに対する内部配線回路の特性変動を小さいものに抑制することができる。
【００１８】
また本発明の多層回路基板によれば、内部配線回路が高周波信号を扱う高周波回路を構成し、インダクタ電極が、長さが高周波信号の管内波長の８分の１より短いときには、内部配線回路を構成する容量電極と、特に電気長が短いことによってより集中定数的な振舞いを示すこととなるインダクタ電極とが貫通導体によって結線される状態となり、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を極めて小さいものに抑制することができる。
【００１９】
また本発明の多層回路基板によれば、内部配線回路が高周波信号を扱う高周波回路を構成し、容量電極が、長さが高周波信号の管内波長の８分の１より短いときには、内部配線回路を構成するインダクタ電極と、特に電気長が短いことによってより集中定数的な振舞いを示すこととなる容量電極とが貫通導体によって結線される状態となり、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を極めて小さいものに抑制することができる。
【００２０】
また本発明の多層回路基板によれば、前記内部配線回路がインダクタ電極によるインダクタと容量電極による容量との並列共振器を構成しているときには、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を抑制することができ、特に、内部配線回路により構成された並列共振器の共振周波数を安定させて動作させることができる。
【００２１】
また本発明の多層回路基板によれば、内部配線回路を外部電気回路に接続するための接続用配線がインダクタ電極と同じ誘電体層間に形成されているときには、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがなく、積層ズレに対する内部配線回路の特性変動を抑制することができるとともに、外部電気回路との結合特性に対する積層ズレの影響も極めて小さいものに抑制することができる。
【００２２】
以下、図面に基づいて本発明の多層回路基板を詳細に説明する。
【００２３】
図１は本発明の多層回路基板の実施の形態の一例を示す、内部配線回路を透視した状態の斜視図である。また、図２は図１の斜視図を誘電体層の各層ごとに分解した分解斜視図である。
【００２４】
これらの図において、11・12・13は、それぞれ誘電体層であり、これらが上下方向に積層されて誘電体基板が形成されている。本発明の多層回路基板における誘電体層11・12・13は、例えばガラスセラミックスやアルミナセラミックス・ムライトセラミックス等の電気絶縁材料から成る。これら誘電体層11・12・13は、例えばアルミナ18〜24重量％と石英８〜17重量％、コージェライト13〜25重量％、残部がホウ珪酸ガラスであるガラスセラミックスで形成される場合であれば、72〜76重量％の酸化珪素、15〜17重量％の酸化ホウ素、２〜４重量％のアルミナ、1.5重量％以下の酸化マグネシウム、1.1〜1.4重量％の酸化ジルコニウム、合量が２〜３重量％の酸化リチウム・酸化カリウム・酸化ナトリウムから成るホウ珪酸ガラス粉末に18〜24重量％のアルミナ粉末、８〜17重量％の石英粉末、13〜25重量％のコージェライト粉末および適当な有機バインダ・溶剤・可塑剤・分散剤等を添加混合してスラリー状となすとともに、このスラリーを従来周知のドクターブレード法やカレンダーロール法を採用してシート状となすことによってグリーンシート（生シート）を得て、しかる後、所定のグリーンシートに適当な打ち抜き加工を施すとともに複数枚を上下に積層してグリーンシート積層体となし、最後にグリーンシート積層体を約900℃の温度で焼成することによって製作される。
【００２５】
なお、図中の誘電体層11・12・13は、本発明の要部である内部配線回路を内含するだけの部分を抽出したものを示している。誘電体基板全体としては、図示されている構造に加えて、他の用途の配線をも含むものであるが、図では省略している。また、図示の構造は３層の誘電体層11・12・13による積層構造であるが、誘電体基板全体としては、図示されている積層部分に加えて、他の用途に供される誘電体層がこの上下に積層されている場合もありうるが、図では省略している。
【００２６】
21および22は、誘電体層12・13間に形成されたインダクタ電極である。31および32は誘電体層11・12間に形成された容量電極であり、誘電体層11の上面に形成される接地導体層（図示せず）に誘電体層11を介して対向することにより、シャントに接続される容量として機能する。これらインダクタ電極21と容量電極31とで１組の内部配線回路が形成され、インダクタ電極22と容量電極32とでもう１組の内部配線回路が形成されている。そして、インダクタ電極21と容量電極31とは誘電体層12を貫通する貫通導体41により、インダクタ電極22と容量電極32とは同じく誘電体層12を貫通する貫通導体42により、各々互いに接続されている。
【００２７】
これらインダクタ電極21・22および容量電極31・32、ならびに容量電極31・32が誘電体層11を介して対向する接地導体層や貫通導体41・42は、例えば、銅や銀・銀−パラジウム合金等の金属材料から成る。これらが銅から成る場合には、銅の粉末に適当な有機バインダ・溶剤等を添加混合して得た金属ペーストを各誘電体層11・12・13となるグリーンシートの上下面や貫通孔に予めスクリーン印刷法等の厚膜手法を採用して所定のパターンに印刷塗布しておくことによって、誘電体基板の上下面や内部に所定パターンに形成・配設される。
【００２８】
インダクタ電極21・22は、高周波信号の管内波長の４分の１より短い線路長を有し、貫通導体41・42との接続端と反対側の端部が接地用貫通導体61・62によって、誘電体層11の上面および誘電体層13の下面に形成される接地導体層と接続されることにより短絡終端されることになることから、インダクタとしての機能を発現する。
【００２９】
また、容量電極31・32は、高周波信号の管内波長の４分の１より短い線路長を有し、貫通導体41・42との接続端と反対側の端部が開放終端されることにより、容量としての機能を発現する。
【００３０】
なお、容量電極31・32が誘電体層11を介して対向する接地導体層（図示せず）および誘電体層13の下面に形成される接地導体層（図示せず）によって、インダクタ電極21・22や容量電極31・32が形成されている領域を、誘電体層11・12・13を間に介在させつつ狭持する構造により、容量電極31・32が誘電体層11を介して対向する接地導体層および誘電体層13の下面に形成される接地導体層は、各電極として機能する配線導体に対する接地導体層および回路配線全体に対する接地シールドとして機能する。
【００３１】
また、貫通導体41は、誘電体層12を貫通しつつインダクタ電極21と容量電極31とを、また貫通導体42は、誘電体層12を貫通しつつインダクタ電極22と容量電極32とを各々接続しているが、誘電体層12は入出力用線路51・52およびインダクタ電極21・22をストリップ線路導体とみなしたときの誘電体基板の上半部であり、伝送線路設計の観点から基板厚みは高周波信号の波長に対して非常に小さい値であり、貫通導体41・42の長さも高周波信号の波長に対して非常に小さい値となる。
【００３２】
51および52は、インダクタ電極21および22と同じ誘電体層12・13間に形成されてそれらインダクタ電極21および22の途中に接続された入出力用線路であり、その他方の端部は外部電気回路（図示せず）と接続されている。これら入出力用線路51および52は、各組の内部配線回路を外部電気回路に接続するための接続用配線である。
【００３３】
これら入出力用線路51・52は、例えばインダクタ電極21・22の線路長手方向における中点付近に各々直接接続されることにより、インダクタに対するタップ接続を実現する。また、誘電体層12・13間においてインダクタ電極21・22に並置される入出力結合線路による誘導結合構造をとってもよい。さらには、誘電体層12・13間においてインダクタ電極21・22と貫通導体41・42との各々の接続部付近に接続される結合用インダクタ電極を介して接続される構成としてもよい。
【００３４】
このような構成の本発明の多層回路基板によれば、誘電体層13上に形成されるインダクタ電極21・22は、誘電体層12上に形成される容量電極31・32とは互いに異なる誘電体層間にそれぞれ独立して形成されており、これら独立したインダクタ電極21と容量電極31と、またインダクタ電極22と容量電極32とが貫通導体41・42を介して各々接続されて各組の内部配線回路を構成しているので、インダクタ電極21・22と容量電極31・32との相互位置関係によらず、集中定数素子として機能するインダクタ素子および容量素子の素子値を安定して実現することができる。また、内部配線回路の各組間の結合は、同一の誘電体層12・13間に並置形成されているインダクタ電極21・22間の相互誘導結合が支配的であることから、インダクタ電極21・22間の相互位置関係に依存しており、容量電極31・32との相互位置関係には依存していないので、誘電体層11〜13の積層ズレによる内部配線回路の特性変動への影響を抑制することができる。
【００３５】
特に、インダクタ電極21・22や容量電極31・32の電気長が、これら内部配線回路が高周波信号を扱う高周波回路を構成しており、その使用周波数の高周波信号の管内波長に対してその８分の１より短い長さである場合は、内部配線回路におけるインダクタ素子および容量素子の集中定数素子的な振舞いが強まるので、誘電体層11〜13の積層ズレに対する内部配線回路の特性変動への影響を特に効果的に抑制することができる。このような高周波回路としては、例えば数百ＭＨｚ〜数ＧＨｚ程度の高周波信号を扱う共振器あるいはバンドパスフィルタのような機能回路等がある。
【００３６】
なお、インダクタ電極21・22や容量電極31・32の電気長が高周波信号の管内波長の８分の１を超えると、分布定数的な作用が強まり、インダクタ素子あるいは容量素子の周波数依存性が強まるために、設計値に対する周波数バラツキの影響をより受けやすくなるので、各々の線路長は高周波信号の管内波長の８分の１以下とすることが望ましい。これらの電気長が管内波長の４分の１以上となる場合には、インピーダンスが逆転してしまうために、インダクタ素子および容量素子として機能しなくなる。
【００３７】
また、貫通導体41・42の電気長は短いほど、貫通導体41・42の有する自己インダクタンスが小さくなるので、インダクタ電極21・22間の結合に対して、並置される貫通導体41・42間の相互インダクタンスが及ぼす影響を抑制することができる。
【００３８】
特に、貫通導体41・42の自己インダクタンスをインダクタ電極21・22の自己インダクタンスの１％以下に抑えた場合には、インダクタ電極21・22と容量電極31・32とによって構成される高周波回路としての各組の内部配線回路の周波数特性への影響を著しく低減することができる。
【００３９】
すなわち、これら貫通導体41・42のインダクタンスをそれが接続されるインダクタ電極21・22のインダクタンスの１％以下に抑えることによって、その貫通導体41・42のインダクタンスが内部配線回路の周波数特性を決定するインダクタ電極21・22のインダクタンスに対して無視できる程小さいために、貫通導体41・42が内部配線回路全体の特性に及ぼす影響を十分に抑制することができ、かつ各組の内部配線回路においてインダクタ電極と容量電極とを接続する貫通導体が近接して複数個並設されるために生ずる結合の影響も十分に抑制することができるものとなる。
【００４０】
図１および図２に示した例では、インダクタ電極21・22および容量電極31・32が並列回路がシャント接続された構造をとって並列共振器を構成している。このような構造をとることにより、誘電体層11〜13の積層ズレに対して共振周波数の変動が抑制された並列共振器を、内部配線回路によって実現して多層回路基板に機能回路として内蔵することができる。
【００４１】
さらに、この例では、インダクタ電極21・22と入出力線路51・52とが同じ誘電体層12・13間に形成されているので、誘電体層を介した結合構造によらずに、外部回路との接続を実現できることになり、誘電体層11〜13の積層ズレが内部配線回路と外部電気回路との結合特性に対して及ぼす影響を抑制することができる。
【００４２】
なお、図示した例では内部配線回路は２組であるが、本発明の多層回路基板における内部配線回路はこの組数に限定されるものではなく、より多数の組の内部配線回路が構成されていてもよい。そのような多数組の内部配線回路を有する多層回路基板としては、例えば多段（３段以上）のバンドパスフィルタ等がある。
【００４３】
【実施例】
次に、本発明の多層回路基板について具体例を説明する。
【００４４】
比誘電率が9.6のガラスセラミックスを誘電体材料として用い、図１に示した３層の誘電体層から成る多層回路基板を作製した。各誘電体層の厚みは、最上層を0.05ｍｍ、中層および最下層を0.2ｍｍとした。
【００４５】
また、最下層の誘電体層の上面に、幅が0.13ｍｍで長さが2.2ｍｍの銅配線を0.18ｍｍの間隔で並置することによりインダクタ電極とし、その一端を貫通導体であるビアホール導体により誘電体基板の上下面に形成した接地導体層と接続することにより接地した。
【００４６】
また、インダクタ電極の接地されていない側の端部は、中層の誘電体層を貫通するビアホール導体を介して、中層の誘電体層の上面に形成された幅が1.0ｍｍで長さが1.8ｍｍの銅配線である容量電極の端部と互いに接続した。この容量電極は、最上層の誘電体層の上面に形成されている接地導体層に最上層の誘電体層を介して対向することにより、容量を形成している。
【００４７】
また、最下層の誘電体層の上面において、インダクタ電極の中間点に、インダクタ電極の長手方向に垂直な配線を接続し、入出力線路とした。
【００４８】
以上のような内部配線回路により、複同調回路に類似した周波数選択回路を構成した。
【００４９】
かかる内部配線回路を有する本発明の多層回路基板の試料を複数個作製し、各試料における内部配線回路の伝達特性を計測評価したところ、図３および図４に示す結果を得た。
【００５０】
図３は各試料の内部配線回路の入出力端子間における伝達特性を試料毎にプロットした線図であり、図４は図３の通過帯域近傍の拡大図である。これらの図において、横軸は各試料の中心周波数の平均値で規格化した規格化周波数を、縦軸はＳパラメータＳ21（単位：ｄＢ）を表わし、特性曲線は各試料の伝達特性を示している。
【００５１】
これらの図からも明らかなように、これら各試料によれば、中心周波数のバラツキが非常に小さい周波数選択回路を実現できたことが分かる。
【００５２】
これにより、本発明によれば、機能回路を内部配線回路により内蔵してさらなる小型化への対応が可能で、しかも内部配線回路の特性バラツキの小さい多層回路基板を得ることができることが確認できた。
【００５３】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。
【００５４】
【発明の効果】
以上のように、本発明の多層回路基板によれば、複数の誘電体層を積層して成る多層構造の誘電体基板の誘電体層間に、インダクタとして機能するインダクタ電極と、誘電体層を介して接地導体層に対向した、容量として機能する容量電極からなる少なくとも１組の内部配線回路を有しており、各組の内部配線回路におけるインダクタ電極および容量電極が、異なる誘電体層間に配置されているとともに少なくとも１つの誘電体層を貫通する貫通導体により接続されていることから、内部配線回路において、異なる誘電体層間に配置されて互いに独立した素子として機能するインダクタ電極および容量電極が貫通導体によって結線される状態となっており、多層回路基板の製造プロセスにおいて誘電体層の積層ズレが生じた場合においても、貫通導体によるインダクタ電極および容量電極間の導通が確保されていれば、これらにより構成される内部配線回路については集中定数回路としての機能が損なわれることがないために、積層ズレに対する内部配線回路の特性変動を小さいものに抑制することができる。
【００５５】
また本発明の多層回路基板によれば、内部配線回路が高周波信号を扱う高周波回路を構成し、インダクタ電極が、長さが高周波信号の管内波長の８分の１より短いときには、内部配線回路を構成する容量電極と、特に電気長が短いことによってより集中定数的な振舞いを示すこととなるインダクタ電極とが貫通導体によって結線される状態となり、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を極めて小さいものに抑制することができる。
【００５６】
また本発明の多層回路基板によれば、内部配線回路が高周波信号を扱う高周波回路を構成し、容量電極が、長さが高周波信号の管内波長の８分の１より短いときには、内部配線回路を構成するインダクタ電極と、特に電気長が短いことによってより集中定数的な振舞いを示すこととなる容量電極とが貫通導体によって結線される状態となり、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を極めて小さいものに抑制することができる。
【００５７】
また本発明の多層回路基板によれば、前記内部配線回路がインダクタ電極によるインダクタと容量電極による容量との並列共振器を構成しているときには、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがないために、積層ズレに対する内部配線回路の特性変動を抑制することができ、特に、内部配線回路により構成された並列共振器の共振周波数を安定させて動作させることができる。
【００５８】
また本発明の多層回路基板によれば、内部配線回路を外部電気回路に接続するための接続用配線がインダクタ電極と同じ誘電体層間に形成されているときには、誘電体層の積層ズレが生じた場合においても内部配線回路の集中定数回路としての機能は損なわれることがなく、積層ズレに対する内部配線回路の特性変動を抑制することができるとともに、外部電気回路との結合特性に対する積層ズレの影響も極めて小さいものに抑制することができる。
【００５９】
以上により、本発明によれば、内層配線により構成された機能回路である内部配線回路の製造プロセスにおける積層バラツキによる周波数特性バラツキ等の回路特性の変動が小さい、配線の全部が回路基板の内部に完全に内蔵されて構成された機能回路を含む多層回路基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層回路基板の実施の形態の一例を示す、内部配線回路を透視した状態の斜視図である。
【図２】図１の斜視図を誘電体層の各層ごとに分解した分解斜視図である。
【図３】本発明の多層回路基板の実施例における内部配線回路の伝達特性を示す線図である。
【図４】図３の通過帯域近傍の伝達特性を示す線図である。
【符号の説明】
11、12、13・・・・・誘電体層
21、22・・・・・・・インダクタ電極
31、32・・・・・・・容量電極
41、42・・・・・・・貫通導体
51、52・・・・・・・入出力線路（接続用配線）
61、62・・・・・・・接地用貫通導体
Claims (4)
- 複数の誘電体層を積層して成る誘電体基板の前記誘電体層間に、集中定数素子として機能する、インダクタ電極と前記誘電体層を介して接地導体層に対向した容量電極とから成る少なくとも２組の内部配線回路を有しており、各組の前記内部配線回路における前記インダクタ電極および前記容量電極は、異なる前記誘電体層間に配置されているとともに前記誘電体層を貫通する貫通導体により接続され、
前記インダクタ電極が配置された誘電体層と、前記容量電極が配置された誘電体層と、前記接地導体層が配置された誘電体層と、が順に積層され、
前記内部配線回路は、前記インダクタ電極によるインダクタと前記容量電極による容量との並列共振器を構成しており、
前記２組の内部配線の前記インダクタ電極同士は並置形成されて相互誘導結合で接続されており、
前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されているとともに、前記接続用配線が、前記インダクタ電極の途中に接続されていることを特徴とする多層回路基板。 - 複数の誘電体層を積層して成る誘電体基板の前記誘電体層間に、インダクタ電極と前記誘電体層を介して接地導体層に対向した容量電極とから成る少なくとも２組の内部配線回路を有しており、各組の前記内部配線回路における前記インダクタ電極および前記容量電極は、異なる前記誘電体層間に配置されているとともに前記誘電体層を貫通する貫通導体により接続され、
前記インダクタ電極が配置された誘電体層と、前記容量電極が配置された誘電体層と、前記接地導体層が配置された誘電体層と、が順に積層され、
前記内部配線回路は、前記インダクタ電極によるインダクタと前記容量電極による容量との並列共振器を構成しており、
前記２組の内部配線の前記インダクタ電極同士は並置形成されて相互誘導結合で接続されており、
前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されているとともに、前記接続用配線が、前記インダクタ電極の途中に接続されており、
前記内部配線回路は高周波信号を扱う高周波回路を構成し、前記インダクタ電極は長さが前記高周波信号の管内波長の８分の１より短いことを特徴とする多層回路基板。 - 複数の誘電体層を積層して成る誘電体基板の前記誘電体層間に、インダクタ電極と前記誘電体層を介して接地導体層に対向した容量電極とから成る少なくとも２組の内部配線回路を有しており、各組の前記内部配線回路における前記インダクタ電極および前記容量電極は、異なる前記誘電体層間に配置されているとともに前記誘電体層を貫通する貫通導体により接続され、
前記インダクタ電極が配置された誘電体層と、前記容量電極が配置された誘電体層と、前記接地導体層が配置された誘電体層と、が順に積層され、
前記内部配線回路は、前記インダクタ電極によるインダクタと前記容量電極による容量との並列共振器を構成しており、
前記２組の内部配線の前記インダクタ電極同士は並置形成されて相互誘導結合で接続されており、
前記内部配線回路を外部電気回路に接続するための接続用配線が前記インダクタ電極と同じ前記誘電体層間に形成されているとともに、前記接続用配線が、前記インダクタ電極の途中に接続されており、
前記内部配線回路は高周波信号を扱う高周波回路を構成し、前記容量電極は長さが前記高周波信号の管内波長の８分の１より短いことを特徴とする多層回路基板。 - 前記貫通導体のインダクタンスは、前記貫通導体が接続される前記インダクタ電極のインダクタンスの１％以下である、請求項１乃至３のいずれかに記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185118A JP4047640B2 (ja) | 2002-06-25 | 2002-06-25 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185118A JP4047640B2 (ja) | 2002-06-25 | 2002-06-25 | 多層回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031601A JP2004031601A (ja) | 2004-01-29 |
| JP4047640B2 true JP4047640B2 (ja) | 2008-02-13 |
Family
ID=31180855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002185118A Expired - Fee Related JP4047640B2 (ja) | 2002-06-25 | 2002-06-25 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4047640B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4339819B2 (ja) * | 2005-05-25 | 2009-10-07 | アルプス電気株式会社 | ハイパスフィルタ |
| JP4896996B2 (ja) * | 2007-01-30 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | Ｒｆ増幅装置 |
| JP5061794B2 (ja) | 2007-08-24 | 2012-10-31 | パナソニック株式会社 | 共振器とそれを用いたフィルタおよび電子機器 |
| JP7005186B2 (ja) | 2017-06-28 | 2022-01-21 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
-
2002
- 2002-06-25 JP JP2002185118A patent/JP4047640B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004031601A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414567B2 (en) | Duplexer having laminated structure | |
| US8334735B2 (en) | Multilayer electronic component and multilayer electronic component manufacturing method | |
| WO1992014275A1 (en) | Dielectric filter | |
| JP2611063B2 (ja) | 高周波回路 | |
| JP3482090B2 (ja) | 積層型フィルタ | |
| JP4047640B2 (ja) | 多層回路基板 | |
| JP2851966B2 (ja) | 積層型誘電体フィルター | |
| JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
| JP2851981B2 (ja) | 積層型誘電体フィルター | |
| JP4535267B2 (ja) | 電子部品 | |
| JP3580707B2 (ja) | ローパスフィルタおよび回路基板 | |
| JPH06120704A (ja) | 積層型誘電体フィルタ | |
| JPH05152804A (ja) | 誘電体フイルター及びその周波数特性の調整方法 | |
| JPH05335804A (ja) | 積層型誘電体フィルタ | |
| JP2000341005A (ja) | ハイパスフィルタおよび回路基板 | |
| JPH08288706A (ja) | 積層型誘電体フィルタ | |
| JP2000223906A (ja) | ハイパスフィルタおよびそれを具備する回路基板 | |
| JP3495219B2 (ja) | フィルタ | |
| JP3454535B2 (ja) | 積層型誘電体フィルタ | |
| JP2710904B2 (ja) | 積層型誘電体フィルタ | |
| JP5489745B2 (ja) | フィルタ装置 | |
| JPH05299913A (ja) | 共振器及びフィルタ | |
| JP3381956B2 (ja) | 積層型誘電体フィルタ | |
| JP3676885B2 (ja) | チップ型積層フィルタ | |
| JP3860800B2 (ja) | トラップ回路内蔵型フィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070904 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |