JPH06120704A - 積層型誘電体フィルタ - Google Patents

Abstract

(57)【要約】 【目的】より小型化された積層型誘電体フィルタを提供
する。 【構成】共振素子２１、２３の開放端側の部分２１０、
２３０に対向する内層アース電極８１を誘電体層１１上
に形成する。１／４波長型ストリップライン共振器を構
成する共振素子２１、２３を誘電体層１２上に形成す
る。共振素子２１、２３の開放端側の部分２１０、２３
０の導体幅を短絡端側の導体幅よりも広くする。誘電体
層１３上に、入力用電極４１および出力用電極４２を形
成する。共振素子２１、２３の開放端側の部分２１０、
２３０に対向する内層アース電極８２を誘電体層１４上
に形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は積層型誘電体フィルタに
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。

【０００２】

【従来の技術】図１８、１９は、それぞれ本発明者らが
案出した積層型誘電体フィルタの模式展開図および斜視
図である。

【０００３】この積層型誘電体フィルタにおいては、後
記する共振素子２１、２２、２３の開放端側の一部に誘
電体層１２、１６を挟んで重なり、端部が後記するアー
ス電極７０と接続される内層アース電極８１を誘電体層
１１上に形成し、後記する出力端側の共振素子２３の一
部に誘電体層１２を挟んで重なる出力用電極４２を誘電
体層１６上に形成し、後記するアース電極７０に一端部
がそれぞれ接続されて１／４波長ストリップライン共振
器を構成する共振素子２１〜２３を誘電体層１２上に形
成し、さらに一端部が後記するアース電極７０に接続さ
れかつ他端部が共振素子２１〜２３の開放端から所定の
間隔離れて共振素子２１〜２３とそれぞれ対向する電極
３１〜３３を誘電体層１２上に形成し、誘電体層１７上
に、入力端側の共振素子２１の一部に誘電体層１７を挟
んで重なる入力用電極４１を形成し、共振素子２１、２
２、２３の開放端側の一部に誘電体層１４、１７を挟ん
で重なり、端部が後記するアース電極７０と接続される
内層アース電極８２を誘電体層１４上に形成し、誘電体
層１４上に、表面にアース電極７０が形成される誘電体
層１５を積層して、誘電体層１１、１６、１２、１７、
１４、１５を一体に構成し、その後焼成して、積層体５
００を形成する。

【０００４】次に、図１９に示すように、積層体５００
の上下面および入力端子部６１、出力端子部６２を除く
側面にアース電極７０を形成する。さらに、積層体５０
０の一方の側面の入力端子部６１内に、アース電極７０
と絶縁され、かつ入力用電極４１と接続される入力端子
５１を形成し、さらに同様に、積層体５００の他方の側
面の出力端子部６２内に、アース電極７０と絶縁され、
かつ出力用電極４２と接続される出力端子５２を形成す
る。

【０００５】上述した積層型誘電体フィルタの等価回路
は図２０に示すようになる。図２０において符号１１１
は共振素子２１と入力用電極４１間の静電容量であり、
符号１１２は共振素子２３と出力用電極４２間の静電容
量であり、符号１２１〜１２３はそれぞれ共振素子２１
と電極３１間の静電容量、共振素子２２と電極３２間の
静電容量、共振素子２３と電極３３間の静電容量であ
り、符号１３１は共振素子２１と共振素子２２との間の
誘導結合を示すインダクタンスであり、符号１３２は共
振素子２２と共振素子２３との間の誘導結合を示すイン
ダクタンスであって、バンドパスフィルタを構成してい
る。なお、並列共振回路の静電容量２１１、２２１、２
３１およびインダクタンス２１２、２２２、２３２は、
共振素子２１、２２、２３をそれぞれ等価変換したとき
の静電容量およびインダクタンスである。

【０００６】また、静電容量１４１および１４２はそれ
ぞれ共振素子２１の開放端側と内層アース電極８１およ
び８２との間に形成される静電容量であり、静電容量１
４３および１４４はそれぞれ共振素子２２の開放端側と
内層アース電極８１および８２との間に形成される静電
容量であり、静電容量１４５および１４６はそれぞれ共
振素子２３の開放端側と内層アース電極８１および８２
との間に形成される静電容量である。

【０００７】この積層型誘電体フィルタにおいては、共
振素子２１、２２、２３の開放端側と対向する内層アー
ス電極８１、８２を設けている。従って、内層アース電
極８１、８２と対向している共振素子の開放端側の部分
はアースにより近くなり、共振素子２１、２２、２３の
開放端側と内層アース電極８１、８２との間には静電容
量１４１〜１４６がそれぞれ形成され、この静電容量１
４１〜１４６も共振素子２１、２２、２３を等価変換し
たときの並列共振回路の静電容量１２１、１２２、１２
３に付加されることになる。従って、共振周波数を同一
とすれば、並列共振回路のインダクタンスは小さくて済
むことになり、共振素子２１、２２、２３の長さもより
短くなり、積層型誘電体フィルタ全体の長さも短くする
ことができる。

【０００８】

【発明が解決しようとする課題】近年、自動車電話や携
帯電話などの高周波機器が普及するに従いその小型化の
要求が強まっており、それにつれてその内部に用いられ
るフィルタも小型化することが強く要求されるようにな
っているが、上述した構造の積層型誘電体フィルタにお
いては、その小型化にも限度があった。

【０００９】すなわち、上述した構造の積層型誘電体フ
ィルタにおいて、さらに小型化をすすめるためには、誘
電体層１２、１６や誘電体層１４、１７の厚さを薄くし
て、共振素子２１、２２、２３の開放端側と内層アース
電極８１、８２との間に形成される静電容量１４１〜１
４６を大きくすることが必要となる。誘電体層１２、１
６、１４、１７を薄くするためには積層前のグリーンテ
ープの厚さを薄くする必要があるが、このようにグリー
ンテープの厚さを薄くするとグリーンテープの取扱いが
困難となり、また、グリーンテープの薄膜化にも製造上
の限界があるから、上述した構造の積層型誘電体フィル
タにおいては、その小型化にも限界があった。さらに、
グリーンテープの厚さが薄いとテープの厚みばらつきや
印刷精度によって特性のばらつきも大きくなるという問
題も生じてくる。

【００１０】従って、本発明の主目的は、より小型化さ
れた積層型誘電体フィルタを提供することにある。

【００１１】

【課題を解決するための手段】本発明によれば、第１の
アース電極と、第２のアース電極と、前記第１のアース
電極と前記第２のアース電極との間に設けられた誘電体
層と、前記誘電体層内に設けられた複数の片側短絡型の
共振素子とを有する積層型誘電体フィルタにおいて、前
記共振素子の開放端側と対向して前記誘電体層内に内層
アース電極を設けるとともに前記複数の共振素子の開放
端側の導体幅を短絡端側の導体幅よりも広くしたことを
特徴とする積層型誘電体フィルタが得られる。

【００１２】

【作用】本発明においては、共振素子の開放端側と対向
して誘電体層内に内層アース電極を設けるとともに共振
素子の開放端側の導体幅を短絡端側の導体幅よりも広く
しているから、共振素子の開放端側の導体幅が短絡端側
の導体幅と同じ場合に比べて共振素子の開放端側と内層
アースとの間に形成される静電容量の容量値はより大き
くなる。そしてこの共振素子の開放端側と内層アースと
の間に形成される静電容量も共振素子を等価変換したと
きの並列共振回路の静電容量に付加されることになるか
ら、共振周波数を同一とすれば、並列共振回路のインダ
クタンスは小さくて済むことになり、その結果、共振素
子の長さもより短くなり、積層型誘電体フィルタ全体の
長さも短くなる。

【００１３】また、内層アース電極と対向している共振
素子の開放端側の部分はよりアースに近くなり、アース
との結合が強くなるから、内層アース電極と対向してい
る開放端側の部分の共振素子同士の結合が弱くなる。従
って、共振素子同士の結合は内層アース電極と重ならな
い部分で主として結合するようになる。このことは、実
質的に共振素子の結合電気長が短くなったことを意味す
る。このように結合電気長が短くなると、共振素子同士
を結合する分布定数素子のリアクタンスも小さくなり、
共振素子同士が強く結合するようになり、フィルタの特
性が広帯域化する。

【００１４】なお、内層アース電極を設けずに共振素子
の開放端側の導体幅を短絡端側の導体幅よりも広くする
と、共振素子の開放端間の間隔が小さくなり、共振素子
間の容量結合が大きくなってしまう。その結果共振素子
間の誘導結合が小さくなってフィルタの特性が狭帯域化
してしまうという問題が生じる。また、共振素子間の容
量結合を大きくしないようにしてこのような問題を避け
ようとすると、共振素子間の開放端側の間隔をより大き
くせざるを得ず、今度はフィルタが大型化してしまうと
いう別の問題が生じる。

【００１５】これに対して、本発明においては、共振素
子の開放端側と対向して誘電体層内に内層アース電極を
設けているから、内層アース電極と対向している共振素
子の開放端側の部分はよりアースに近くなってアースと
の結合が強くなり、その結果、内層アース電極と対向し
ている開放端側の部分の共振素子同士の結合が弱くな
る。従って、共振素子の開放端側の導体幅を短絡端側の
導体幅よりも広くして共振素子の開放端間の間隔を小さ
くしても、内層アース電極と対向している開放端側の部
分の共振素子同士の結合は弱いままであり、共振素子同
士の結合は内層アース電極と重ならない部分で主として
結合するようになる。その結果、上述のように共振素子
間が強く結合するようになるから、フィルタの特性が狭
帯域化してしまうことはないばかりかむしろ広帯域化す
ることができる。また、このようにフィルタの特性を狭
帯域化させることなく共振素子間の開放端側の間隔を小
さくできるから、共振素子の開放端側の導体幅を短絡端
側の導体幅よりも広くしても共振素子間の開放端側の間
隔を小さくすることによって、フィルタが大型化するこ
とを抑制できる。

【００１６】

【実施例】以下、本発明の実施例を添付の図面を参照し
て説明する。

【００１７】図１は本発明の第１の実施例の模式展開図
であり、図２は本実施例の斜視図である。

【００１８】後記する共振素子２１、２３の開放端側の
部分２１０、２３０に誘電体層１２を挟んで重なり、端
部が後記するアース電極７０と接続される内層アース電
極８１を誘電体層１１上に形成する。なお、誘電体層１
１の裏面にもアース電極７０が後に形成される。

【００１９】後記するアース電極７０に一端部がそれぞ
れ接続されて１／４波長型ストリップライン共振器を構
成する共振素子２１、２３を誘電体層１２上に形成す
る。共振素子２１、２３の開放端側の部分２１０、２３
０の導体幅を短絡端側の導体幅よりも広くしている。さ
らに、一端部が後記するアース電極７０に接続され、か
つ他端部が共振素子２１、２３の開放端側の部分２１
０、２３０から所定の間隔離れて共振素子の開放端側の
部分２１０、２３０とそれぞれ対向する電極３１、３３
を誘電体層１２上に形成して、共振素子２１、２３が分
布結合されることを利用してコムライン型のフィルタを
構成する。共振素子２１が入力端側の共振素子であり、
共振素子２３が出力端側の共振素子である。

【００２０】誘電体層１３上に、入力端側の共振素子２
１の一部に誘電体層１３を挟んで重なる入力用電極４１
および出力端側の共振素子２３の一部に誘電体層１３を
挟んで重なる出力用電極４２を形成する。

【００２１】共振素子２１、２３の開放端側の部分２１
０、２３０に誘電体層１３、１４を挟んで重なり、端部
が後記するアース電極７０と接続される内層アース電極
８２を誘電体層１４上に形成する。

【００２２】誘電体層１４上に、表面にアース電極７０
が形成される誘電体層１５を積層して、誘電体層１１〜
１５を一体に構成し、その後焼成して、積層体５００を
形成する。

【００２３】積層体５００の上下面および入力端子部６
１、出力端子部６２を除く側面に、図２に示すように、
アース電極７０を形成する。さらに、積層体５００の一
方の側面の入力端子部６１内に、アース電極７０と絶縁
され、かつ入力用電極４１と接続される入力端子５１を
形成し、さらに同様に、積層体５００の他方の側面の出
力端子部６２内に、アース電極７０と絶縁され、かつ出
力用電極４２と接続される出力端子５２を形成する。

【００２４】以上のように構成した本実施例において、
共振素子２１、２３、電極３１、３３、入力用電極４
１、出力用電極４２および内層アース電極８１、８２の
空間的な構成を平面図およびそのＸ−Ｘ線断面図で示せ
ば図３および図４に示すようになる。

【００２５】共振素子２１、２３の解放端側の部分２１
０、２３０と電極３１、３３との間にはそれぞれ静電容
量１２１、１２３が形成されている。そして、これらの
静電容量１２１、１２３が存在することによって、共振
素子２１と２３とはインダクタンス１３０で結合されて
いる。

【００２６】また、共振素子２１の開放端側の部分２１
０と内層アース電極８１、８２との間には静電容量１４
１、１４２がそれぞれ形成され、共振素子２３の開放端
側の部分２３０と内層アース電極８１、８２との間には
静電容量１４５、１４６がそれぞれ形成されている。

【００２７】上記のようにして構成された積層型誘電体
フィルタの等価回路は図５のようになり、バンドパス特
性を示す。なお、符号１１１は共振素子２１と入力用電
極４１間の静電容量であり、符号１１２は共振素子２３
と出力用電極４２間の静電容量である。

【００２８】次に、本発明において用いられた内層アー
ス電極の作用・効果について説明する。

【００２９】先ず、図６に示すように、コムライン型の
２つの共振素子３２１、３２２が存在する場合を考え
る。共振素子３２１、３２２の電気長はともにθであ
る。図７は図６のコムライン型の配線の等価回路図であ
る。ここで共振素子３２１、３２２の偶モードのインピ
ーダンスをＺe とし、奇モードのインピーダンスをＺo
とすると、共振素子３２１、３２２を分布定数的に結合
する分布定数素子３２３の特性インピーダンスＺo は

【００３０】

【数１】

【００３１】となる。さらにこの特性インピーダンスＺ
o のラインの開放側からみたインピーダンスＺは、Ｚ＝
ｊＺo tan θと表される。

【００３２】図８はこのインピーダンスＺのリアクタン
スＺc tan θと電気長θとの関係を示したものである。
θ＝９０°（すなわち、１／４波長）では分布定数素子
３２３のリアクタンスＺc tan θが∞となり、共振素子
３２１、３２２の間には、結合が存在しないことがわか
る。次に、電気長θが１／４波長よりも短くなれば、す
なわち、０＜θ＜９０°の場合においては、tan θが有
限の値となり、分布定数素子３２３のリアクタンスＺc
tan θも有限の値となり、共振素子３２１、３２２が結
合するようになり、θの値が小さいほどリアクタンスＺ
c tan θが小さくなり、強く結合するようになる。そし
て、この場合、すなわち、０＜θ＜９０°の場合はＺc
tan θの値が正だから、分布定数素子３２３はインダク
タンスとして表されることになる。

【００３３】ここで、もう一度図３、４、５を参照すれ
ば、内層アース電極８１、８２を部分的に共振素子２
１、２３の開放端側に対向するように追加したことによ
り、共振素子２１、２３の開放端側であって、内層アー
ス電極８１、８２と重なった部分はよりアースに近くな
り、アースとの結合が強くなるから、内層アース電極８
１、８２と重なった部分の共振素子２１、２３同士の結
合が弱くなる。従って、共振素子２１、２３同士の結合
は内層アース電極８１、８２と重ならない部分で主とし
て結合するようになる。このことは、共振素子２１、２
３の結合電気長θが、実質的には内層アース電極８１、
８２と重ならない部分の長さと等しくなることを意味す
る。このように共振素子２１〜２３の結合電気長θが短
くなれば、共振素子２１〜２３同士を結合する分布定数
素子３２３のリアクタンスＺc tanθも小さくなるか
ら、共振素子２１〜２３同士がより強く結合するように
なり、フィルタ特性の広帯域化が図られるようになる。

【００３４】また、電極３１、３３を設けているから共
振素子２１、２３とアースとの間には静電容量１２１、
１２３がそれぞれ加わっているが、さらに、内層アース
電極８１、８２を設けることにより、共振素子２１、２
３と内層アース電極８１、８２との間には静電容量１４
１および１４２、１４５および１４６がそれぞれ形成さ
れ、これらの静電容量も共振素子２１、２３とアースと
の間に付加されることになる。従って、図５に示す並列
共振回路の静電容量は共振素子２１、２３を等価交換し
たときの静電容量２１１、２３１と、これらの付加され
た静電容量との和からなる合成静電容量となって、共振
周波数を同一とすれば、並列共振回路のインダクタンス
はより小さくて済むことになる。従って、共振素子２
１、２３の長さもより短くなり、積層型誘電体フィルタ
の全体の長さも短くなる。

【００３５】そして、本実施例においては、共振素子２
１、２３の開放端側の部分２１０、２３０の導体幅を短
絡端側の部分の導体幅よりも広くしているから、共振素
子の開放端側の導体幅が短絡端側の導体幅と同じ場合に
比べて共振素子２１、２３の開放端側と内層アース電極
８１、８２との間にそれぞれ形成される静電容量１４
１、１４２、１４５、１４６の容量値はより大きくな
る。そしてこの静電容量１４１、１４２、１４５、１４
６も共振素子を等価変換したときの並列共振回路の静電
容量２１１、２３１にそれぞれ付加されることになるか
ら、並列共振回路のインダクタンス２１２、２３２はよ
り小さくて済むことになり、その結果、共振素子の開放
端側の導体幅が短絡端側の導体幅と同じ場合に比べて共
振素子の長さもより短くなり、積層型誘電体フィルタ全
体の長さもより短くなる。

【００３６】次に、第１の実施例の積層型誘電体フィル
タの製造方法について説明する。

【００３７】本積層型誘電体フィルタは共振素子２１、
２３、電極３１、３３、入力用電極４１、出力用電極４
２および内層アース電極８１、８２を完全に誘電体中に
内蔵することから、共振素子２１、２３、電極３１、３
３、入力用電極４１、出力用電極４２および内層アース
電極８１、８２には損失の少ない比抵抗の低いものを用
いることが望ましく、低抵抗のＡｇ系、若しくはＣｕ系
の導体を用いることが好ましい。

【００３８】使用する誘電体としては、信頼性が高く誘
電率εγが大きいために小型化が可能となるセラミック
ス誘電体が好ましい。

【００３９】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。

【００４０】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ₂ 粉末およびＮｄ₂ Ｔｉ₂ Ｏ₇ 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ₂ −Ｒｅ₂ Ｏ
₃ −Ｂｉ₂ Ｏ₃ 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。

【００４１】一例として、ＭｇＯ：１８ｗｔ％−Ａｌ₂
Ｏ₃ ：３７ｗｔ％−ＳｉＯ₂ ：３７ｗｔ％−Ｂ₂ Ｏ₃ ：
５ｗｔ％−ＴｉＯ₂ ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ₂ 粉末の１７ｗｔ％と、Ｎ
ｄ₂ Ｔｉ₂ Ｏ₇ 粉末の１０ｗｔ％を充分に混合し、混合
粉末を得た。なお、Ｎｄ₂ Ｔｉ₂ Ｏ₇ 粉末は、Ｎｄ₂Ｏ
₃ 粉末とＴｉＯ₂ 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で充分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンテープを作成した。

【００４２】次に、上記第１の実施例の場合は、銀ペー
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンテープの厚みを調整するため必要なグリー
ンテープを重ねて図１の構造となるように重ね、積層し
た後、９００℃で焼成して、積層体５００を作成した。

【００４３】上記のように構成した積層体５００の上
面、下面および入力端子部６１、出力端子部６２を除く
側面に図２に示すように銀電極からなるアース電極７０
を印刷し、さらにアース電極７０から絶縁し、かつ入力
用電極４１、出力用電極４２に各別に接続する銀電極を
入力端子部６１、出力端子部６２内に入力端子５１、出
力端子５２として印刷し、印刷した電極を８５０℃で焼
きつけた。

【００４４】次に、本発明の第２の実施例を説明する。
図９は本実施例の模式展開図である。

【００４５】第１の実施例においては、共振素子が２個
の場合を例示したが、本実施例においては、共振素子２
２を共振素子２１と２３との間の誘電体層１２上に形成
して共振素子を３個とした点が第１の実施例と異なるが
他の構成は第１の実施例と同様である。なお、共振素子
２２の開放端側の部分２２０の導体幅を短絡端側の導体
幅よりも広くしている点や共振素子の開放端側の部分２
２０から所定の間隔離れて共振素子の開放端側の部分２
２０と対向するするとともにアース電極７０に接続され
る電極３２を誘電体層１２上に形成している点も第１の
実施例と同様であり、また、製造方法も同様である。

【００４６】次に、本発明の第３の実施例を説明する。
図１０は本実施例の模式展開図であり、図１１は本実施
例の斜視図である。

【００４７】図１０に示すように、誘電体層４０１の左
側面上に形成される入力端子５１と後記する入力用容量
パターン５１１とを接続するビアホール５１２を誘電体
層４０１を貫通して形成する。

【００４８】誘電体層４０２の右側面上には、後記する
入力端側の共振素子２１の一部に誘電体層４０３を挟ん
で重なる入力用容量パターン５１１と、後記する共振素
子２１の開放端側の部分２１０に誘電体層４０３を挟ん
で重なり端部が後記するアース電極７０と接続される内
層アース電極４８１とを形成する。なお、誘電体層４０
２を貫通して入力端子５１と後記する入力用容量パター
ン５１１とを接続するビアホール５１２も形成されてい
る。

【００４９】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２１を誘電体層４０３の右側面上に形成する。共
振素子２１の開放端側の部分２１０の導体幅を短絡端側
の導体幅よりも広くしている。共振素子２１が入力端側
の共振素子である。

【００５０】誘電体層４０４の右側面上には、入力端側
の共振素子２１の開放端側の部分２１０に誘電体層４０
４を挟んで重なり端部が後記するアース電極７０と接続
される内層アース電極４８２を形成する。

【００５１】誘電体層４０５の右側面上には、出力端側
の共振素子２３の開放端側の部分２３０に誘電体層４０
６を挟んで重なり端部が後記するアース電極７０と接続
される内層アース電極４８３を形成する。

【００５２】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２３を誘電体層４０６の右側面上に形成する。共
振素子２３の開放端側の部分２３０の導体幅を短絡端側
の導体幅よりも広くしている。共振素子２３が出力端側
の共振素子である。

【００５３】誘電体層４０７の右側面上には、出力端側
の共振素子２３の一部に誘電体層４０７を挟んで重なる
出力用容量パターン５２１と、共振素子２３の開放端側
の部分２３０に誘電体層４０７を挟んで重なり端部が後
記するアース電極７０と接続される内層アース電極４８
４とを形成する。

【００５４】誘電体層４０８を貫通して後記する誘電体
層４０９の右側面上に形成される入力端子５１と出力用
容量パターン５２１とを接続するビアホール５２２を形
成する。

【００５５】誘電体層４０８の右側面上に、右側面にア
ース電極７０および出力端子５２１が形成される誘電体
層４０９を積層し、誘電体層４０１〜４０９を一体に構
成して積層体５００を形成する。なお、誘電体層４０９
を貫通して出力用電極５２と出力用容量パターン５２１
を接続するビアホール５２２を形成する。

【００５６】図１１に示すように、積層体５００の上
面、入力端子部６１および出力端子部６２を除く側面に
アース電極７０を形成する。さらに積層体５００の側面
の入力端子部６１内に、アース電極７０と電気的に絶縁
され、かつ入力用容量パターン５１１とビアホール５１
２を介して接続される入力端子５１を形成する。また同
様に、積層体５００の側面の出力端子部６２内に、アー
ス電極７０および入力端子５１と電気的に絶縁され、か
つ出力用容量パターン５２１とビアホール５２２を介し
て接続される出力端子５２を形成する。

【００５７】以上のように構成した本実施例において、
共振素子２１、２３、内層アース電極４８１〜４８４の
空間的な構成を図１０のＸ−Ｘ線断面図で示せば図１２
に示すようになる。

【００５８】共振素子２１の開放端側の部分２１０と内
層アース電極４８１、４８２との間には静電容量４４
１、４４２がそれぞれ形成され、共振素子２３の開放端
側の部分２３０と内層アース電極４８３、４８４との間
には静電容量４４５、４４６がそれぞれ形成されてい
る。

【００５９】上記のようにして構成された積層型誘電体
フィルタの等価回路は図１３のようになり、バンドパス
特性を示す。なお、符号１１１は共振素子２１と入力用
容量パターン５１１間の静電容量であり、符号１１２は
共振素子２３と出力用容量パターン５２１間の静電容量
である。

【００６０】また、本実施例においても、内層アース電
極４８１〜４８４を設けることにより形成される静電容
量４４１、４４２、４４５、４４６がそれぞれ共振素子
２１、２３とアースとの間に付加されることになる。従
って、図１３に示す並列共振回路の静電容量は共振素子
２１、２３を等価交換したときの静電容量２１１、２３
１と、これらの付加された静電容量との和からなる合成
静電容量となって、共振周波数を同一とすれば、並列共
振回路のインダクタンスはより小さくて済むことにな
る。従って、共振素子２１、２３の長さもより短くな
り、積層型誘電体フィルタの全体の長さも短くなる。そ
して、本実施例においても、共振素子２１、２３の開放
端側の部分２１０、２３０の導体幅を短絡端側の部分の
導体幅よりも広くしているから、共振素子の開放端側の
導体幅が短絡端側の導体幅と同じ場合に比べて共振素子
２１、２３の開放端側と内層アース電極４８１〜４８４
との間にそれぞれ形成される静電容量４４１、４４２、
４４５、４４６の容量値はより大きくなる。そしてこの
静電容量４４１、４４２、４４５、４４６も共振素子を
等価変換したときの並列共振回路の静電容量２１１、２
３１にそれぞれ付加されることになるから、並列共振回
路のインダクタンス２１２、２３２はより小さくて済む
ことになり、その結果、共振素子の開放端側の導体幅が
短絡端側の導体幅と同じ場合に比べて共振素子の長さも
より短くなり、積層型誘電体フィルタ全体の長さもより
短くなる。

【００６１】また、本実施例において内層アース電極４
８１〜４８４を部分的に共振素子２１、２３の開放端側
に対向するように追加したことにより、共振素子２１、
２３の開放端側であって、内層アース電極４８１〜４８
４と重なった部分は、アース電極によって隣り合う共振
器からシールドされるため、この重なった部分での共振
素子間の結合はない。従って、共振素子２１、２３同士
の結合は内層アース電極４８１〜４８４と重ならない部
分で結合するようになる。このことは、共振素子２１、
２３の結合電気長θが、実質的には内層アース電極４８
１〜４８４と重ならない部分の長さと等しく、すなわち
短くなることを意味し、その結果上述のように共振素子
２１、２３同士がより強く結合するようになり、フィル
タ特性の広帯域化が図られるようになる。

【００６２】また、本実施例において、入力用容量パタ
ーン５１１および出力用容量パターン５２１を積層体５
００の内部に設けているのは次の理由による。すなわ
ち、両端の共振素子２１、２３とアース電極７０との間
の誘電体層が薄いと、フィルタのＱが低下して、フィル
タの挿入損失が増加するから、両端の共振素子２１、２
３とアース電極７０との距離はある程度大きくする必要
がある。そして、このような状態で、入力端子５１、出
力端子５２を積層体５００の表面にのみ設けた構造とす
ると、入力端子５１、出力端子５２と両端の共振素子２
１、２３との距離が大きくなり、これらの間に形成され
る静電容量の容量値が小さくなり、リップルが大きくな
ってしまう。そこで、入力用容量パターン５１１、出力
用容量パターン５２１を積層体５００の内部に設け、こ
れらの容量パターンと両端の共振素子２１、２３との距
離を小さくすることによって、これらの間に形成される
静電容量の容量値を大きくすることができ、リップルを
小さくすることができる。

【００６３】また、本実施例において、積層体５００の
表面に入力端子５１、出力端子５２を設けているのは、
実装時に半田がこれらの入力端子５１、出力端子５２に
沿って這い上がり、フィルタの実装がより確実なものと
なるからである。

【００６４】なお、本実施例においては、入力用容量パ
ターン５１１および出力用容量パターン５２１と入力端
子５１および出力端子５２とをそれぞれビアホール５１
２、５２２を介して接続しているから、入力用容量パタ
ーン５１１および出力用容量パターン５２１と入力端子
５１および出力端子５２とをそれぞれ接続するための接
続用端子を積層体５００の下面に設ける必要がなくな
る。その結果、フィルタを実装基板上に実装したときに
これらの接続用端子が実装基板と接触することによりフ
ィルタの特性に影響を与えるという問題を解決でき、安
定したフィルタ特性を得ることができるようになる。

【００６５】次に、本実施例の積層型誘電体フィルタの
製造方法について説明する。本実施例においても、第１
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして図１０に示した導体パター
ンをそれぞれ印刷し、次いで、これらに導体パターンが
印刷されたグリーンシートの厚みを調整するために必要
なグリーンシートを重ねて図１０の構造となるように積
層した後、９００℃で焼成して、積層体５００を作成し
た。

【００６６】上記のように構成した積層体５００上面、
入力端子部６１、出力端子部６２を除く側面に図１１に
示すように銀電極からなるアース電極７０を印刷し、さ
らにアース電極７０から電気的に絶縁し、かつ入力用容
量パターン５１１、出力用容量パターン５２１にビアホ
ール５１２、５２２をそれぞれ介して接続する銀電極を
入力端子部６１、出力端子部６２内に、入力端子５１、
出力端子５２としてそれぞれ印刷し、印刷した電極を８
５０℃で焼きつけて、本実施例の積層型誘電体フィルタ
を製造した。

【００６７】次に、本発明の第４の実施例を説明する。
図１４は本実施例の模式展開図である。

【００６８】第３の実施例においては、共振素子が２個
の場合を例示したが、本実施例においては、共振素子２
２を共振素子２１と２３との間の誘電体層４１１の右側
面上に形成して共振素子を３個とした点および誘電体層
４１１の両側の誘電体層４１０の右側面上および誘電体
層４１２の右側面上に共振素子２２の開放端側の部分２
２０に誘電体層４１１、４１２をそれぞれ挟んで重なり
端部が後記するアース電極７０と接続される内層アース
電極４８５、４８６をそれぞれ形成した点が第３の実施
例と異なるが他の構成は第３の実施例と同様である。な
お、共振素子２２の開放端側の部分２２０の導体幅を短
絡端側の導体幅よりも広くしている点も第３の実施例と
同様であり、また、製造方法も同様である。

【００６９】次に、本発明の第５の実施例を説明する。
図１５は本実施例の模式展開図であり、図１６は本実施
例の斜視図であり、図１７は本実施例の底面図である。

【００７０】第３の実施例においては、入力用容量パタ
ーン５１１と入力端子５１および出力用容量パターン５
２１と出力端子５２とをそれぞれビアホール５１２、５
２２によって接続したが、本実施例においては、入力用
容量パターン５１３と入力端子５１とを誘電体層５０１
の右側面上に設けた入力用接続端子５１４および積層体
５００の底面に設けた入力用接続端子５１５によって接
続し、出力用容量パターン５２３と出力端子５２とを誘
電体層５０６の右側面上に設けた出力用接続端子５２４
および積層体５００の底面に設けた出力用接続端子５２
５によって接続した点が第３の実施例と異なるが他の構
成は第３の実施例と同様である。なお、誘電体層５０２
の右側面上の共振素子２１の開放端側の部分２１０の導
体幅を短絡端側の導体幅よりも広くしている点、誘電体
層５０５の右側面上の共振素子２３の開放端側の部分２
３０の導体幅を短絡端側の導体幅よりも広くしている
点、さらに、誘電体層５０１、５０３、５０４、５０６
の右側面上にも共振素子２１、２３の開放端側の部分２
１０、２３０に対向して内層アース電極５８１〜５８４
を設けている点も第３の実施例と同様であり、また、製
造方法も同様である。

【００７１】本実施例においても、内層アース電極５８
１〜５８４を設けることにより積層型誘電体フィルタの
長さも短くなり、そして、さらに、共振素子２１、２３
の開放端側の部分２１０、２３０の導体幅を短絡端側の
部分の導体幅よりも広くしているから、共振素子の開放
端側の導体幅が短絡端側の導体幅と同じ場合に比べて共
振素子の長さもより短くなり、積層型誘電体フィルタ全
体の長さもより短くなる。

【００７２】また、本実施例においても内層アース電極
５８１〜５８４を部分的に共振素子２１、２３の開放端
側に対向するように追加したことにより、共振素子２
１、２３同士がより強く結合するようになり、フィルタ
特性の広帯域化が図られるようになる。

【００７３】また、本実施例においても、入力用容量パ
ターン５１３および出力用容量パターン５２３を積層体
５００の内部に設けることによりリップルを小さくする
ことができる。

【００７４】また、本実施例においても、積層体５００
の表面に入力端子５１、出力端子５２を設けることによ
り、実装時に半田がこれらの入力端子５１、出力端子５
２に沿って這い上がり、フィルタの実装がより確実なも
のとなる。

【００７５】

【発明の効果】本発明においては、共振素子の開放端側
と対向して誘電体層内に内層アース電極を設けるととも
に共振素子の開放端側の導体幅を短絡端側の導体幅より
も広くしているから、共振素子の開放端側の導体幅が短
絡端側の導体幅と同じ場合に比べて共振素子の開放端側
と内層アースとの間に形成される静電容量の容量値はよ
り大きくなる。そしてこの共振素子の開放端側と内層ア
ースとの間に形成される静電容量も共振素子を等価変換
したときの並列共振回路の静電容量に付加されることに
なるから、共振周波数を同一とすれば、並列共振回路の
インダクタンスは小さくて済むことになり、その結果、
共振素子の長さもより短くなり、積層型誘電体フィルタ
全体の長さも短くなる。

【００７６】また、内層アース電極と対向している共振
素子の開放端側の部分はよりアースに近くなり、アース
との結合が強くなるから、内層アース電極と対向してい
る開放端側の部分の共振素子同士の結合が弱くなる。従
って、共振素子同士の結合は内層アース電極と重ならな
い部分で主として結合するようになる。このことは、実
質的に共振素子の結合電気長が短くなったことを意味す
る。このように結合電気長が短くなると、共振素子同士
を結合する分布定数素子のリアクタンスも小さくなり、
共振素子同士が強く結合するようになり、フィルタの特
性が広帯域化する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の積層型誘電体フィルタ
の模式展開図である。

【図２】本発明の第１の実施例の積層型誘電体フィルタ
の斜視図である。

【図３】本発明の第１の実施例の主要部の平面図であ
る。

【図４】図３のＸ−Ｘ線断面図である。

【図５】本発明の第１の実施例の積層型誘電体フィルタ
の等価回路図である。

【図６】コムライン型の共振素子を説明するための図で
ある。

【図７】図６の配線の等価回路図である。

【図８】図７の等価回路図における分布定数素子３２３
のインピーダンスのリアクタンスと電気長との関係を示
す図である。

【図９】本発明の第２の実施例の積層型誘電体フィルタ
の模式展開図である。

【図１０】本発明の第３の実施例の積層型誘電体フィル
タの模式展開図である。

【図１１】本発明の第３の実施例の積層型誘電体フィル
タの斜視図である。

【図１２】図１０のＸ−Ｘ線断面図である。

【図１３】本発明の第３の実施例の積層型誘電体フィル
タの等価回路図である。

【図１４】本発明の第４の実施例の積層型誘電体フィル
タの模式展開図である。

【図１５】本発明の第５の実施例の積層型誘電体フィル
タの模式展開図である。

【図１６】本発明の第５の実施例の積層型誘電体フィル
タの斜視図である。

【図１７】本発明の第５の実施例の積層型誘電体フィル
タの底面図である。

【図１８】本発明者らが案出した従来の積層型誘電体フ
ィルタの模式展開図である。

【図１９】本発明者らが案出した従来の積層型誘電体フ
ィルタの斜視図である。

【図２０】本発明者らが案出した従来の積層型誘電体フ
ィルタの等価回路図である。

【符号の説明】

２１、２２、２３…共振素子 ２１０、２２０、２３０…共振素子の開放端側の部分 ８１、８２、４８１〜４８６…内層アース電極 １１〜１５、４０１〜４１２…誘電体層 ５１…入力端子 ５２…出力端子 ５１１、５１３…入力用容量パターン ５２１、５２３…出力用容量パターン ５１２、５２２…ビアホール

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１のアース電極と、第２のアース電極
   と、前記第１のアース電極と前記第２のアース電極との
   間に設けられた誘電体層と、前記誘電体層内に設けられ
   た複数の片側短絡型の共振素子とを有する積層型誘電体
   フィルタにおいて、 前記共振素子の開放端側と対向して前記誘電体層内に内
   層アース電極を設けるとともに前記複数の共振素子の開
   放端側の導体幅を短絡端側の導体幅よりも広くしたこと
   を特徴とする積層型誘電体フィルタ。