JP3264387B2 - 積層型誘電体フィルタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は積層型誘電体フィルタに
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタ等に使用される積層型誘電体フ
ィルタに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】図１
１、図１２はそれぞれ本発明者らが案出した積層型誘電
体フィルタの模式展開図および斜視図である。

【０００３】この積層型誘電体フィルタにおいては、ア
ース電極５０に一端部が接続されて１／４波長型ストリ
ップライン共振器を構成する共振素子２１、２２および
２３並びにアース電極５０に一端部が接続されかつ他端
部が共振素子２１、２２および２３の開放端から所定の
距離離れて共振素子２１、２２および２３とそれぞれ対
向する電極３１、３２および３３を誘電体層５１１上に
形成し、共振素子２１の一部に誘電体層５１２を挟んで
重なる入出力用電極４１および共振素子２３の一部に誘
電体層５１２を挟んで重なる入出力用電極４２を誘電体
層５１２上に形成し、誘電体層５１２上に表面にアース
電極５１が形成される誘電体層５１３を積層し、誘電体
層５１１、５１２および５１３を一体に構成し、その後
焼成して積層体１００を形成する。

【０００４】次に、図１２に示すように、積層体１００
の上下面、入出力端子部４３、４５を除く側面にアース
電極５０を形成する。さらに、積層体１００の側面の入
出力端子部４３内にアース電極５０と絶縁されかつ入出
力用電極４１と接続する入出力端子４４を形成し、積層
体１００の側面の入出力端子部４５内にアース電極５０
と絶縁されかつ入出力用電極４２と接続する入出力端子
４６を形成する。

【０００５】上述した積層型誘電体フィルタの等価回路
は図１３に示したようになる。図１３において、静電容
量３０１は共振素子２１と入出力用電極４１との間に形
成される静電容量であり、静電容量３０２は共振素子２
３と入出力用電極４２との間に形成される静電容量であ
る。静電容量２１１、２２１および２３１並びにインダ
クタンス２１２、２２２および２３２は共振素子２１、
２２および２３をそれぞれ等価変換したときの静電容量
およびインダクタンスである。静電容量２１３、２２３
および２３３はそれぞれ共振素子２１、２２、および２
３の開放端と電極３１、３２および３３との間に形成さ
れる静電容量であり、これらの静電容量２１３、２２３
および２３３が存在することによって、共振素子２１と
共振素子２２とはインダクタンス３１４によって、共振
素子２２と共振素子２３とはインダクタンス３１５によ
ってそれぞれ誘導結合され、コムライン型のバンドパス
フィルタを構成している。

【０００６】そして、これらの静電容量２１３、２２３
および２３３は共振素子２１、２２および２３を等価変
換したときの並列共振回路の静電容量２１１、２２１お
よび２３１にそれぞれ付加されることになる。従って、
共振周波数を同一とすれば、並列共振回路のインダクタ
ンスは小さくて済むことになり、共振素子２１、２２お
よび２３の長さも短くなり、積層型誘電体フィルタ全体
の長さも短くすることができる。

【０００７】しかしながら、このように共振素子２１、
２２および２３の長さが短くなると共振素子２１、２２
および２３の電気長も短くなり、共振素子同士が強く誘
導結合しすぎて、フィルタの特性が広帯域化しすぎると
いう問題があった。

【０００８】共振素子間の間隔を大きくして共振素子間
の誘導結合を弱めそれによってフィルタ特性を狭帯域化
することも考えられるが、誘電体フィルタの横幅が大き
くなりフィルタの小型化が妨げられるという問題が生じ
てしまう。

【０００９】また、共振素子間の結合を容量結合とした
い場合には共振素子間の誘導結合を容量結合によって相
殺する必要があるが、このような共振素子間の誘導結合
を容量結合によって相殺するには大きい容量を共振素子
間に付加する必要があり、やはりフィルタの小型化が妨
げられるという問題が生じてしまう。

【００１０】さらに、図１１、１２に示すように、積層
型誘電体フィルタの外周はアース電極５０で囲まれてお
りこの積層型誘電体フィルタの筐体が別の共振器として
働いてしまう。従って、図１４に示すように、フィルタ
の中心周波数の２倍または３倍以上の高い周波数におい
ては、導波管におけるＴＥ、ＴＭ波のような高次モード
の伝播が生じ、高周波帯域での減衰が著しく劣化すると
いう問題があった。

【００１１】本発明者らは、また図１５にその模式展開
図を、図１６にその斜視図を示すような共用器を案出し
た。この共用器は共振素子２１および２３によって構成
される誘電体フィルタ６００並びに共振素子２４、２５
および２６によって構成され誘電体フィルタ６００とは
中心周波数の異なる誘電体フィルタ７００を備えた積層
型誘電体フィルタである。

【００１２】この共用器においては、アース電極５０に
一端部が接続されて１／４波長型ストリップライン共振
器を構成する共振素子２１、２３、２４〜２６およびア
ース電極５０に一端部が接続されかつ他端部が共振素子
２１、２３、２４〜２６の開放端から所定の距離離れて
共振素子２１、２３、２４〜２６とそれぞれ対向する電
極３１、３３、３４〜３６を誘電体層１４上に形成し、
共振素子２１の一部に誘電体層１４を挟んで重なる入出
力用電極４１および共振素子２６の一部に誘電体層１４
を挟んで重なる入出力用電極４２を誘電体層１３上に形
成し、その一端部９１が共振素子２３の一部に重なりそ
の他端部９２が共振素子２４の一部に重なる共用電極９
０を誘電体層１５上に形成し、誘電体層１１〜１７を一
体に構成し、その後焼成して積層体１００を形成する。

【００１３】次に、図１６に示すように、積層体１００
の上下面、入出力端子部４３、４５および４７を除く側
面にアース電極５０を形成する。さらに、積層体１００
の側面の入出力端子部４３内にアース電極５０と絶縁さ
れかつ入出力用電極４１と接続する入出力端子４４を形
成し、積層体１００の側面の入出力端子部４５内にアー
ス電極５０と絶縁されかつ入出力用電極４２と接続する
入出力端子４６を形成し、積層体１００の側面の入出力
端子部４７内にアース電極５０と絶縁されかつ共用電極
９０と接続する入出力端子４８を形成する。

【００１４】上述した積層型誘電体フィルタの等価回路
は図１７に示したようになる。図１７において、静電容
量３０１は共振素子２１と入出力用電極４１との間に形
成される静電容量であり、静電容量３０２は共振素子２
３と入出力用電極４２との間に形成される静電容量であ
り、静電容量３０３は共用電極９０の端部９１と共振素
子２３との間に形成される静電容量であり、静電容量３
０４は共用電極９０の端部９２と共振素子２４との間に
形成される静電容量である。静電容量２１１、２３１、
２４１、２５１および２６１並びにインダクタンス２１
２、２３２、２４２、２５２および２６２は共振素子２
１、２３、２４、２５および２６をそれぞれ等価変換し
たときの静電容量およびインダクタンスである。静電容
量２１３、２３３、２４３、２５３および２６３はそれ
ぞれ共振素子２１、２３、２４、２５および２６の開放
端と電極３１、３３、３４、３５および３６との間に形
成される静電容量であり、これらの静電容量２１３、２
３３、２４３、２５３および２６３が存在することによ
って、共振素子２１と共振素子２３とはインダクタンス
３１１によって、共振素子２４と共振素子２５とはイン
ダクタンス３１２によって、共振素子２５と共振素子２
６とはインダクタンス３１３によってそれぞれ誘導結合
され、共振素子２１と共振素子２３とによってコムライ
ン型のバンドパスフィルタ６００を構成し、共振素子２
４、共振素子２５および共振素子２６によってバンドパ
スフィルタ６００とは中心周波数の異なるコムライン型
のバンドパスフィルタ７００を構成している。

【００１５】このような中心周波数の異なる２つの誘電
体フィルタ６００、７００を一つの誘電体基板内に一体
的に形成した共用器においては、２つの誘電体フィルタ
の共振素子が互いに干渉するために良好な分離特性が得
られないという問題があった。

【００１６】従って、本発明の一目的は、積層型誘電体
フィルタの小型化を妨げることなくしかも共振素子間の
誘導結合が調整可能な構造を有する積層型誘電体フィル
タを提供することにある。

【００１７】また、本発明の他の目的は、フィルタの中
心周波数の２倍または３倍以上の高い周波数において高
次モードの伝播が生じるのを防止し、高周波帯域での減
衰が劣化するのを抑制できる積層型誘電体フィルタを提
供することにある。

【００１８】さらに、また、本発明の他の目的は、積層
型誘電体フィルタを中心周波数の異なる誘電体フィルタ
を一つの誘電体基板内に一体的に形成した共用器として
用いた場合においても、誘電体フィルタの共振素子が互
いに干渉するのを抑制して良好な分離特性が得られる積
層型誘電体フィルタを提供することにある。

【００１９】

【課題を解決するための手段】本発明によれば、複数の
共振素子が誘電体基板中に一体的に設けられたトリプレ
ート構造の積層型誘電体フィルタにおいて、前記複数の
共振素子のうち所定の最近接する一組の共振素子間であ
って前記所定の最近接する一組の共振素子が形成されて
いる面以外に形成されアースに短絡された電極を少なく
とも一つ有することを特徴とする積層型誘電体フィルタ
が得られる。

【００２０】前記アースに短絡された電極が、前記所定
の最近接する一組の共振素子が形成されている面とは略
垂直な方向に形成されたビアホールであることが好まし
い。

【００２１】この場合、前記ビアホールが、前記共振素
子の主面と平行な方向の前記積層型誘電体フィルタの両
主面においてアースに短絡されていることがより好まし
い。

【００２２】また、前記アースに短絡された電極を、前
記所定の最近接する一組の共振素子が形成されている面
に平行な所定の面内に形成された電極とすることもでき
る。

【００２３】この場合、前記アースに短絡された電極
が、前記共振素子の主面と垂直な方向の前記積層型誘電
体フィルタの互いに対向する両側面において前記アース
に短絡されていることがより好ましい。

【００２４】また、好ましくは、前記アースに短絡され
た電極の一端を前記共振素子の主面と垂直な方向の前記
誘電体フィルタの側面において短絡し、その他端を前記
共振素子の主面と平行な方向の前記積層型誘電体フィル
タの主面に繋がるビアホールによって短絡することもで
きる。

【００２５】さらに、前記アースに短絡された電極を、
前記所定の最近接する一組の共振素子が形成されている
面とは略垂直な方向に形成されたビアホールおよび前記
所定の最近接する一組の共振素子が形成されている面に
並行な方向の所定の面内に形成された電極によって構成
することもできる。

【００２６】

【作用】本発明においては、複数の共振素子が誘電体基
板中に一体的に設けられたトリプレート構造の積層型誘
電体フィルタにおいて、前記複数の共振素子のうち所定
の最近接する一組の共振素子間であって前記所定の最近
接する一組の共振素子が形成されている面以外に形成さ
れアースに短絡された電極を少なくとも一つ有すること
によって、共振素子間の誘導結合を抑制することができ
る。

【００２７】すなわち、共振素子間の分布結合は最近接
する共振素子間の分布結合によって生じているが、この
最近接する共振素子間の誘導結合はこの２つの共振素子
間の偶モードのインピーダンスと奇モードのインピーダ
ンスの差が大きい程大きくなる。２つの共振素子２７、
２８間の偶モードのインピーダンスは２つの共振素子２
７、２８の対称面８００（図１８Ａ参照）を開放面と考
えた時の共振素子２７（または２８）とアースとの間の
容量Ｃｏｐ（＝Ｃ１＋Ｃ２）（図１８Ｂ参照）に反比例
し、また、奇モードのインピーダンスは対称面８００を
アース面と考えた時の共振素子２７（または２８）とア
ースとの間の容量Ｃｓｈ（＝Ｃ１＋Ｃ２＋Ｃ３）（図１
８Ｃ参照）に反比例する。

【００２８】このように偶モードのインピーダンスと奇
モードのインピーダンスの差はそれぞれの場合の共振素
子とアースとの間に形成される容量の差に起因してい
る。そしてこの容量の差は、偶モードでは対称面８００
と共振素子２７（または２８）との間に容量Ｃ３を持た
ないのに対して、奇モードでは対称面８００と共振素子
２７（または２８）との間に容量Ｃ３を持っていること
によって生じている。

【００２９】従って、本発明のように最近接する一組の
共振素子間であってこの最近接する一組の共振素子が形
成されている面以外に形成されアースに短絡された電極
を設けることによって、このアースに短絡された電極と
最近接する２つの共振素子のそれぞれとの間にはそれぞ
れ偶モードの場合においても奇モードの場合においても
容量が形成されことになり、その結果、偶モードの場合
に共振素子とアースとの間に形成される容量と奇モード
の場合に共振素子とアースとの間に形成される容量との
差が小さくなり、偶モードのインピーダンスと奇モード
のインピーダンスとの差も小さくなり、その結果、共振
素子間の誘導結合を抑制することができる。

【００３０】さらに、中心周波数の異なる２つの誘電体
フィルタを一つの誘電体基板内に一体的に形成した共用
器においては、２つの誘電体フィルタのうちの一方の誘
電体フィルタの共振素子とその共振素子に最近接する他
方の誘電体フィルタの共振素子との間の結合がもっとも
問題となり、その原因は上述した共振素子間の誘導結合
の場合と同様であるから、この問題もこの最近接する一
組の共振素子間であってこの最近接する一組の共振素子
が形成されている面以外に形成されアースに短絡された
電極を設けることによって同様に解決される。

【００３１】また、最近接する一組の共振素子間であっ
てこの最近接する一組の共振素子が形成されている面以
外に形成されアースに短絡された電極を、この最近接す
る一組の共振素子が形成されている面とは略垂直な方向
に形成されたビアホールとすることによって、フィルタ
の中心周波数の２倍または３倍以上の高い周波数におい
て高次モードの伝播が生じるのを防止し、高周波帯域で
の減衰が劣化するのを抑制できる。

【００３２】なぜならば、一般の導波管においては、あ
る周波数（カットオフ周波数）以上において信号を伝播
するようになるが、この周波数は主に導波管の断面の長
辺の長さによって決定される。すなわち、この長辺の長
さが長くなるとより低い周波数の信号を伝播するように
なり、この長辺の長さが短くなるとより高い周波数の信
号しか伝播しないようになる。

【００３３】一方、本発明においても共振素子間に共振
素子が形成されている面とは略垂直な方向にビアホール
を設け、このビアホールを共振素子の主面と平行な方向
の積層型誘電体フィルタの両主面においてアースに短絡
することによって、積層型誘電体フィルタの外周を取り
囲むアース電極によって形成される筐体の断面の長辺は
このビアホールによって２つの矩形に分断されたものと
考えることができるようになる。このように断面の長辺
の長さが短くなると、導波管の場合と同様に、高い周波
数の信号しか伝播しないようになり、すなわち、信号が
伝播し始める周波数を高くシフトさせることができるよ
うになる。その結果、フィルタの高周波数帯域での減衰
特性を改善できるようになる。

【００３４】

【実施例】以下、本発明の実施例を添付の図面を参照し
て説明する。

【００３５】図１は本発明の第１の実施例の模式展開図
であり、図２は本実施例の斜視図である。

【００３６】図１に示すように、その前端部および後端
部が後記するアース電極５０に後記する積層体１００の
前面および後面においてそれぞれ接続される電極６１を
後記する共振素子２１と共振素子２３との間の誘電体層
１２上に形成する。

【００３７】後記する共振素子２１の一部に誘電体層１
４を挟んで重なる入出力用電極４１および後記する共振
素子２３の一部に誘電体層１４を挟んで重なる入出力用
電極４２を誘電体層１３上に形成する。

【００３８】後記するアース電極５０に一端部がそれぞ
れ接続されて１／４波長型ストリップライン共振器を構
成する共振素子２１、２３および一端部が後記するアー
ス電極５０に接続され、かつ他端部が共振素子２１、２
３の開放端から所定の距離離れて共振素子２１、２３の
開放端とそれぞれ対向する電極３１、３３を誘電体層１
４上に形成し、さらに、その前端部および後端部が後記
するアース電極５０に後記する積層体１００の前面およ
び後面においてそれぞれ接続される電極６２を共振素子
２１と共振素子２３との間の誘電体層１４上に形成す
る。

【００３９】その前端部および後端部が後記するアース
電極５０に後記する積層体１００の前面および後面にお
いてそれぞれ接続される電極６３を後記する共振素子２
１と共振素子２３との間の誘電体層１６上に形成する。

【００４０】誘電体層１６上に、表面にアース電極５０
が形成される誘電体層１７を積層して、誘電体層１１〜
１７を一体に構成し、その後焼成して、積層体１００を
形成する。

【００４１】積層体１００の上下面および入出力端子部
４３、４５を除く側面に、図２に示すようにアース電極
５０を形成する。さらに、積層体１００の一方の側面の
入出力端子部４３内に、アース電極５０と絶縁され、か
つ入出力用電極４１と接続される入出力端子４４を形成
し、さらに同様に、積層体１００の他方の側面の入出力
端子部４５内に、アース電極５０と絶縁され、かつ入出
力用電極４２と接続される入出力端子４６を形成する。

【００４２】以上のように構成した本実施例の積層型誘
電体フィルタの等価回路は図３のようになる。図３にお
いて、静電容量３０１は共振素子２１と入出力用電極４
１との間に形成される静電容量であり、静電容量３０２
は共振素子２３と入出力用電極４２との間に形成される
静電容量である。静電容量２１１および２３１並びにイ
ンダクタンス２１２および２３２は共振素子２１および
２３をそれぞれ等価変換したときの静電容量およびイン
ダクタンスである。静電容量２１３および２３３はそれ
ぞれ共振素子２１および２３の開放端と電極３１および
３３との間に形成される静電容量であり、これらの静電
容量２１３および２３３が存在することによって、共振
素子２１と共振素子２３とはインダクタンス３１１によ
って誘導結合され、コムライン型のバンドパスフィルタ
を構成している。

【００４３】そして、これらの静電容量２１３および２
３３は共振素子２１および２３を等価変換したときの並
列共振回路の静電容量２１１および２３１にそれぞれ付
加されることになる。従って、共振周波数を同一とすれ
ば、並列共振回路のインダクタンスは小さくて済むこと
になり、共振素子２１および２３の長さも短くなり、積
層型誘電体フィルタ全体の長さも短くすることができ
る。

【００４４】さらに、本実施例においては、共振素子２
１と２３との間に両端部が積層体１００の前面および後
面に設けられたアース電極５０にそれぞれ短絡された電
極６１〜６３を設けているから、これらの電極６１〜６
３と共振素子２１、２３との間にはそれぞれ偶モードの
場合においても奇モードの場合においても容量が形成さ
れることになり、その結果、偶モードの場合に共振素子
２１、２３とアースとの間に形成される容量と奇モード
の場合に共振素子２１、２３とアースとの間に形成され
る容量との差が小さくなり、偶モードのインピーダンス
と奇モードのインピーダンスとの差も小さくなり、その
結果、共振素子２１、２３間の誘導結合を抑制すること
ができる次に、第１の実施例の積層型誘電体フィルタの
製造方法について説明する。

【００４５】本実施例の積層型誘電体フィルタは共振素
子２１、２３、電極３１、３３、入出力用電極４１、４
２および電極６１〜６３を完全に誘電体中に内蔵するこ
とから、共振素子２１、２３、電極３１、３３、入出力
用電極４１、４２および電極６１〜６３には損失の少な
い比抵抗の低いものを用いることが望ましく、低抵抗の
Ａｇ系、若しくはＣｕ系の導体を用いることが好まし
い。

【００４６】使用する誘電体としては、信頼性が高く誘
電率εγが大きいために小型化が可能となるセラミック
ス誘電体が好ましい。

【００４７】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。

【００４８】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ₂ 粉末およびＮｄ₂ Ｔｉ₂ Ｏ₇ 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ₂ −Ｒｅ₂ Ｏ
₃ −Ｂｉ₂ Ｏ₃ 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。

【００４９】一例として、ＭｇＯ：１８ｗｔ％−Ａｌ₇
Ｏ₃ ：３７ｗｔ％−ＳｉＯ₂ ：３７ｗｔ％−Ｂ₂ Ｏ₃ ：
５ｗｔ％−ＴｉＯ₂ ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ₂ 粉末の１７ｗｔ％と、Ｎ
ｄ₂ Ｔｉ₂ Ｏ₇ 粉末の１０ｗｔ％を充分に混合し、混合
粉末を得た。なお、Ｎｄ₂ Ｔｉ₂ Ｏ₇ 粉末は、Ｎｄ₂Ｏ
₃ 粉末とＴｉＯ₂ 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で充分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンテープを作成した。

【００５０】次に、上記第１の実施例の場合は、銀ペー
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンテープの厚みを調整するため必要なグリー
ンテープを重ねて図１の構造となるように重ね、積層し
た後、９００℃で焼成して、積層体１００を作成した。

【００５１】上記のように構成した積層体１００の上
面、下面および入出力端子部４３、４５を除く側面に図
２に示すように銀電極からなるアース電極５０を印刷
し、さらにアース電極５０から絶縁し、かつ入出力用電
極４１、４２に各別に接続する銀電極を入出力端子部４
３、４５内に入出力端子４４、４６として印刷し、印刷
した電極を８５０℃で焼きつけた。

【００５２】次に、本発明の第２の実施例を説明する。
図４は本実施例の模式展開図である。

【００５３】上述した第１の実施例においては共振素子
２１と２３との間の誘電体層１２、１４および１６上に
両端部が積層体１００の前面および後面においてアース
電極５０にそれぞれ短絡された電極６１〜６３をそれぞ
れ設けたが、本実施例においては、共振素子２１と２３
との間の誘電体層１２、１４および１６上に設ける電極
６４、６５、６６の前端部を積層体１００の前面におい
てアース電極５０にそれぞれ短絡する一方、電極６４、
６５、６６の後端部を誘電体層１１〜１７内にそれぞれ
設けたビアホール７１〜７７を介して積層体１００の上
面および下面に設けたアース電極５０に短絡している点
が第１の実施例と異なるが、他の構成は第１の実施例と
同様である。また、使用した材料や製造方法も第１の実
施例と同様である。本実施例においても、第１の実施例
の場合と同様に共振素子２１と２３との間の誘導結合を
抑制することができるが、その抑制効果は第１の実施例
に比較して弱くなる。

【００５４】次に、本発明の第３の実施例を説明する。
図５は本実施例の模式展開図であり、図６は本実施例の
斜視図である。

【００５５】第１および第２の実施例においては、共振
素子が２個の積層型誘電体フィルタに関するものである
が、本実施例は２個の共振素子によって構成される誘電
体フィルタ６００並びに３個の共振素子によって構成さ
れ誘電体フィルタ６００とは中心周波数の異なる誘電体
フィルタ７００を備えた共用器に関する。

【００５６】本実施例においては、図５に示すように、
その前端部および後端部が後記するアース電極５０に後
記する積層体１００の前面および後面においてそれぞれ
接続される電極８１、８２を後記する共振素子２３と共
振素子２４との間の誘電体層１２上に形成する。

【００５７】後記する共振素子２１の一部に誘電体層１
４を挟んで重なる入出力用電極４１および後記する共振
素子２６の一部に誘電体層１４を挟んで重なる入出力用
電極４２を誘電体層１３上に形成する。

【００５８】アース電極５０に一端部が接続されて１／
４波長型ストリップライン共振器を構成する共振素子２
１、２３、２４〜２６およびアース電極５０に一端部が
接続されかつ他端部が共振素子２１、２３、２４〜２６
の開放端から所定の距離離れて共振素子２１、２３、２
４〜２６とそれぞれ対向する電極３１、３３、３４〜３
６を誘電体層１４上に形成する。共振素子２１と共振素
子２３とによってコムライン型のバンドパスフィルタ６
００を構成し、共振素子２４、共振素子２５および共振
素子２６によってコムライン型のバンドパスフィルタ７
００を構成する。

【００５９】その一端部９１が共振素子２３の一部に重
なりその他端部９２が共振素子２４の一部に重なる共用
電極９０を誘電体層１５上に形成する。

【００６０】その前端部および後端部が後記するアース
電極５０に後記する積層体１００の前面および後面にお
いてそれぞれ接続される電極８３、８４を後記する共振
素子２３と共振素子２４との間の誘電体層１６上に形成
する。

【００６１】誘電体層１６上に表面にアース電極５０が
形成される誘電体層１７を積層して、誘電体層１１〜１
７を一体に構成し、その後焼成して積層体１００を形成
する。

【００６２】次に、図６に示すように、積層体１００の
上下面、入出力端子部４３、４５および４７を除く側面
にアース電極５０を形成する。さらに、積層体１００の
側面の入出力端子部４３内にアース電極５０と絶縁され
かつ入出力用電極４１と接続する入出力端子４４を形成
し、積層体１００の側面の入出力端子部４５内にアース
電極５０と絶縁されかつ入出力用電極４２と接続する入
出力端子４６を形成し、積層体１００の側面の入出力端
子部４７内にアース電極５０と絶縁されかつ共用電極９
０と接続する入出力端子４８を形成する。

【００６３】なお、本実施例において使用した材料や製
造方法は第１の実施例において使用した材料や製造方法
と同様である。

【００６４】上述した積層型誘電体フィルタの等価回路
は図７に示したようになる。図７において、静電容量３
０１は共振素子２１と入出力用電極４１との間に形成さ
れる静電容量であり、静電容量３０２は共振素子２３と
入出力用電極４２との間に形成される静電容量であり、
静電容量３０３は共用電極９０の端部９１と共振素子２
３との間に形成される静電容量であり、静電容量３０４
は共用電極９０の端部９２と共振素子２４との間に形成
される静電容量である。静電容量２１１、２３１、２４
１、２５１および２６１並びにインダクタンス２１２、
２２２、２４２、２５２および２６２は共振素子２１、
２３、２４、２５および２６をそれぞれ等価変換したと
きの静電容量およびインダクタンスである。静電容量２
１３、２３３、２４３、２５３および２６３はそれぞれ
共振素子２１、２３、２４、２５および２６の開放端と
電極３１、３３、３４、３５および３６との間に形成さ
れる静電容量であり、これらの静電容量２１３、２３
３、２４３、２５３および２６３が存在することによっ
て、共振素子２１と共振素子２３とはインダクタンス３
１１によって、共振素子２４と共振素子２５とはインダ
クタンス３１２によって、共振素子２５と共振素子２６
とはインダクタンス３１３によってそれぞれ誘導結合さ
れ、共振素子２１と共振素子２３とによってコムライン
型のバンドパスフィルタ６００を構成し、共振素子２
４、共振素子２５および共振素子２６によってバンドパ
スフィルタ６００とは中心周波数の異なるコムライン型
のバンドパスフィルタ７００を構成している。

【００６５】本実施例においては、フィルタ６００を構
成する共振素子２３とフィルタ７００を構成する共振素
子２４との間に両端部が積層体１００の前面および後面
に設けられたアース電極５０にそれぞれ短絡された電極
８１〜８４を設けているから、これらの電極８１〜８４
によってフィルタ６００とフィルタ７００とが互いに干
渉するのを防止でき、良好な分離特性を得ることができ
るようになる。

【００６６】次に、本発明の第４の実施例を説明する。
図８は本実施例の模式展開図であり、図２は本実施例の
斜視図である。

【００６７】第１および第２の実施例においては、共振
素子間の誘電体層上にその両端部がアース電極５０に積
層体１００の前面および後面においてそれぞれ接続され
る電極を設けた場合を説明したが、本実施例において
は、共振素子間に積層体１００の上面および下面に設け
たアース電極５０に短絡しているビアホールを設けてい
る。

【００６８】本実施例においては、図８に示すように、
後記するアース電極５０に後記する積層体１００の上面
および下面においてそれぞれ接続されるビアホール１１
１ａ、１１２ａを後記する共振素子２１と共振素子２２
との間の誘電体層１１内に形成し、後記するアース電極
５０に後記する積層体１００の上面および下面において
それぞれ接続されるビアホール１１３ａ、１１４ａを後
記する共振素子２２と共振素子２３との間の誘電体層１
１内に形成する。

【００６９】後記する共振素子２１、２２、２３の開放
端側に誘電体層１３、１４を挟んで重なり端部が後記す
るアース電極５０と接続される内層アース電極１８１を
誘電体層１２上に形成し、さらに後記するアース電極５
０に後記する積層体１００の上面および下面においてそ
れぞれ接続されるビアホール１１１ｂ、１１２ｂを後記
する共振素子２１と共振素子２２との間の誘電体層１２
内に形成し、後記するアース電極５０に後記する積層体
１００の上面および下面においてそれぞれ接続されるビ
アホール１１３ｂ、１１４ｂを後記する共振素子２２と
共振素子２３との間の誘電体層１２内に形成する。

【００７０】後記する共振素子２３の一部に誘電体層１
４を挟んで重なる入出力用電極４２を誘電体層１３上に
形成し、さらに後記するアース電極５０に後記する積層
体１００の上面および下面においてそれぞれ接続される
ビアホール１１１ｃ、１１２ｃを後記する共振素子２１
と共振素子２２との間の誘電体層１３内に形成し、後記
するアース電極５０に後記する積層体１００の上面およ
び下面においてそれぞれ接続されるビアホール１１３
ｃ、１１４ｃを後記する共振素子２２と共振素子２３と
の間の誘電体層１３内に形成する。

【００７１】後記するアース電極５０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２１〜２３およびアース電極５０に一端部が接続
されかつ他端部が共振素子２１〜２３の開放端から所定
の距離離れて共振素子２１〜２３とそれぞれ対向する電
極３１〜３３を誘電体層１４上に形成し、さらに後記す
るアース電極５０に後記する積層体１００の上面および
下面においてそれぞれ接続されるビアホール１１１ｄ、
１１２ｄを後記する共振素子２１と共振素子２２との間
の誘電体層１４内に形成し、後記するアース電極５０に
後記する積層体１００の上面および下面においてそれぞ
れ接続されるビアホール１１３ｄ、１１４ｄを後記する
共振素子２２と共振素子２３との間の誘電体層１４内に
形成する。

【００７２】共振素子２１の一部に誘電体層１５を挟ん
で重なる入出力用電極４１を誘電体層１５上に形成し、
さらに後記するアース電極５０に後記する積層体１００
の上面および下面においてそれぞれ接続されるビアホー
ル１１１ｅ、１１２ｅを共振素子２１と共振素子２２と
の間の誘電体層１５内に形成し、後記するアース電極５
０に後記する積層体１００の上面および下面においてそ
れぞれ接続されるビアホール１１３ｅ、１１４ｅを共振
素子２２と共振素子２３との間の誘電体層１５内に形成
する。

【００７３】共振素子２１、２２、２３の開放端側に誘
電体層１５、１６を挟んで重なり端部が後記するアース
電極５０と接続される内層アース電極１８２を誘電体層
１６上に形成し、さらに後記するアース電極５０に後記
する積層体１００の上面および下面においてそれぞれ接
続されるビアホール１１１ｆ、１１２ｆを共振素子２１
と共振素子２２との間の誘電体層１６内に形成し、後記
するアース電極５０に後記する積層体１００の上面およ
び下面においてそれぞれ接続されるビアホール１１３
ｆ、１１４ｆを共振素子２２と共振素子２３との間の誘
電体層１６内に形成する。

【００７４】誘電体層１６上に表面にアース電極５０が
形成される誘電体層１７を積層して、誘電体層１１〜１
７を一体に構成し、その後焼成して、積層体１００を形
成する。なお、アース電極５０に積層体１００の上面お
よび下面においてそれぞれ接続されるビアホール１１１
ｇ、１１２ｇが共振素子２１と共振素子２２との間の誘
電体層１７内に形成され、アース電極５０に積層体１０
０の上面および下面においてそれぞれ接続されるビアホ
ール１１３ｇ、１１４ｇが共振素子２２と共振素子２３
との間の誘電体層１７内に形成されている。

【００７５】積層体１００の上下面および入出力端子部
４３、４５を除く側面に、図２に示すようにアース電極
５０を形成する。さらに、積層体１００の一方の側面の
入出力端子部４３内に、アース電極５０と絶縁され、か
つ入出力用電極４１と接続される入出力端子４４を形成
し、さらに同様に、積層体１００の他方の側面の入出力
端子部４５内に、アース電極５０と絶縁され、かつ入出
力用電極４２と接続される入出力端子４６を形成する。

【００７６】なお、本実施例において使用した材料や製
造方法は第１の実施例において使用した材料や製造方法
と同様である。

【００７７】以上のように構成した本実施例の積層型誘
電体フィルタの等価回路は図９のようになる。図９にお
いて、静電容量３０１は共振素子２１と入出力用電極４
１との間に形成される静電容量であり、静電容量３０２
は共振素子２３と入出力用電極４２との間に形成される
静電容量である。静電容量２１１、２２１および２３１
並びにインダクタンス２１２、２２２および２３２は共
振素子２１、２２および２３をそれぞれ等価変換したと
きの静電容量およびインダクタンスである。静電容量２
１３、２２３および２３３はそれぞれ共振素子２１、２
２および２３の開放端と電極３１、３２および３３との
間に形成される静電容量である。また、インダクタンス
３１４は共振素子２１と共振素子２２との間の誘導結合
を示すインダクタンスであり、インダクタンス３１５は
共振素子２２と共振素子２３との間の誘導結合を示すイ
ンダクタンスである。

【００７８】また、本実施例の積層型誘電体フィルタに
おいては、共振素子２１、２２、２３の開放端側と対向
する内層アース電極１８１、１８２を設けている。従っ
て、内層アース電極１８１、１８２と対向している共振
素子２１、２２、２３の開放端の部分はアースにより近
くなり、共振素子２１、２２、２３の開放端側と内層ア
ース電極１８１、１８２との間には静電容量２１４、２
１５、２２４、２２５、２３４、２３５がそれぞれ形成
され、これらの静電容量２１４、２１５、２２４、２２
５、２３４、２３５も共振素子２１、２２、２３を等価
変換したときの並列共振回路の静電容量２１１、２２
１、２３１にそれぞれ付加されることになる。従って、
共振周波数を同一とすれば、並列共振回路のインダクタ
ンスは小さくてすむことになり、共振素子２１、２２、
２３の長さもより短くなり、積層型誘電体フィルタ全体
の長さも短くすることができる。

【００７９】さらに、本実施例においては共振素子２１
と共振素子２２との間にアース電極５０に積層体１００
の上面および下面においてそれぞれ接続されるビアホー
ル１１１ａ〜１１１ｇおよびビアホール１１２ａ〜１１
２ｇを設け、共振素子２２と共振素子２３との間にアー
ス電極５０に積層体１００の上面および下面においてそ
れぞれ接続されるビアホール１１３ａ〜１１３ｇおよび
ビアホール１１４ａ〜１１４ｇを設けているから、積層
体１００の外周を取り囲むアース電極５０によって形成
される筐体の断面の長辺はこれらのビアホール１１１ａ
〜１１１ｇ、１１２ａ〜１１２ｇ、１１３ａ〜１１３
ｇ、１１４ａ〜１１４ｇによって３つの矩形に分断され
たものと考えることができるようになる。このように断
面の長辺の長さが短くなると、導波管の場合と同様に、
高い周波数の信号しか伝播しないようになり、すなわ
ち、信号が伝播し始める周波数を高くシフトさせること
ができるようになる。その結果、フィルタの高周波数帯
域での減衰特性を改善できるようになる。次に、本発明
の第５の実施例を説明する。図１０は本実施例の模式展
開図である。

【００８０】上述した第４の実施例においては共振素子
２１と２２との間にアース電極５０に積層体１００の上
面および下面においてそれぞれ接続されるビアホール１
１１ａ〜１１１ｇおよびビアホール１１２ａ〜１１２ｇ
を設け、共振素子２２と共振素子２３との間にアース電
極５０に積層体１００の上面および下面においてそれぞ
れ接続されるビアホール１１３ａ〜１１３ｇおよびビア
ホール１１４ａ〜１１４ｇを設けたが、本実施例におい
てはこれらのビアホール１１１ａ〜１１１ｇ、１１２ａ
〜１１２ｇ、１１３ａ〜１１３ｇ、１１４ａ〜１１４ｇ
に加えて共振素子２１と２２との間の誘電体層１３、１
４、１５上に両端部が積層体１００の前面および後面に
おいてアース電極５０にそれぞれ短絡された電極４０
１、４０３および４０５をそれぞれ設け共振素子２２と
２３との間の誘電体層１３、１４、１５上に両端部が積
層体１００の前面および後面においてアース電極５０に
それぞれ短絡された電極４０２、４０４および４０６を
それぞれ設けた点が第４の実施例と異なるが、他の構成
は第４の実施例と同様である。また、使用した材料や製
造方法も第４の実施例と同様である。

【００８１】本実施例においても、第４の実施例の場合
と同様に共振素子２１と共振素子２２との間にアース電
極５０に積層体１００の上面および下面においてそれぞ
れ接続されるビアホール１１１ａ〜１１１ｇおよびビア
ホール１１２ａ〜１１２ｇを設け、共振素子２２と共振
素子２３との間にアース電極５０に積層体１００の上面
および下面においてそれぞれ接続されるビアホール１１
３ａ〜１１３ｇおよびビアホール１１４ａ〜１１４ｇを
設けているから、フィルタの高周波数帯域での減衰特性
を改善できる。

【００８２】また、本実施例においては、これらのビア
ホール１１１ａ〜１１１ｇ、１１２ａ〜１１２ｇ、１１
３ａ〜１１３ｇ、１１４ａ〜１１４ｇに加えて共振素子
２１と２２との間の誘電体層１３、１４、１５上に両端
部が積層体１００の前面および後面においてアース電極
５０にそれぞれ短絡された電極４０１、４０３および４
０５をそれぞれ設け共振素子２２と２３との間の誘電体
層１３、１４、１５上に両端部が積層体１００の前面お
よび後面においてアース電極５０にそれぞれ短絡された
電極４０２、４０４および４０６をそれぞれ設けている
から、電極４０１、４０３、４０５によって共振素子２
１、２２間の誘導結合を、電極４０２、４０４、４０６
によって共振素子２２、２３間の誘導結合を抑制するこ
とができる。

【００８３】特に本実施例のように内層アース電極１８
１、１８２を共振素子２１、２２、２３の開放端側と対
向して設けた場合は共振素子間がより強く誘導結合する
ようになるが、本実施例のように共振素子２１と２２と
の間に両端部が積層体１００の前面および後面において
アース電極５０にそれぞれ短絡された電極４０１、４０
３および４０５をそれぞれ設け共振素子２２と２３との
間に両端部が積層体１００の前面および後面においてア
ース電極５０にそれぞれ短絡された電極４０２、４０４
および４０６をそれぞれ設けることによって共振素子間
の誘導結合を有効に抑制することができてフィルタの特
性が広帯域化するのを防止できる。

【００８４】すなわち、内層アース電極１８１、１８２
を共振素子２１、２２、２３の開放端側と対向して設け
ると内層アース電極１８１、１８２と対向している共振
素子２１〜２３の開放端側の部分はよりアースに近くな
りアースとの結合が強くなるから、内層アース電極１８
１、１８２と対向している開放端側の部分の共振素子同
士の結合が弱くなる。従って、共振素子同士の結合は内
層アース電極１８１、１８２と重ならない部分で主とし
て結合するようになる。このことは、実質的に共振素子
の電気長が短くなったことを意味する。そして、電気長
が短くなると、共振素子同士を結合する分布定数素子の
リアクタンスも小さくなり、共振素子同士がより強く誘
導結合してしまいフィルタの特性をより広帯域化させて
しまう。このように共振素子２１、２２、２３の開放端
側と対向する内層アース電極を設けると積層型誘電体フ
ィルタの長さは短くできるが、その半面フィルタの特性
が広帯域化しすぎるという問題が生じるが、本実施例に
おいては共振素子２１と２２との間に両端部がアース電
極５０に短絡された電極４０１、４０３および４０５を
設け共振素子２２と２３との間に両端部アース電極５０
に短絡された電極４０２、４０４および４０６を設ける
ことによって共振素子間の誘導結合を有効に抑制するこ
とができてフィルタの特性が広帯域化するのを防止でき
るようになる。

【００８５】

【発明の効果】本発明においては、複数の共振素子が誘
電体基板中に一体的に設けられたトリプレート構造の積
層型誘電体フィルタにおいて、前記複数の共振素子のう
ち所定の最近接する一組の共振素子間であって前記所定
の最近接する一組の共振素子が形成されている面以外に
形成されアースに短絡された電極を少なくとも一つ有す
ることによって、共振素子間の誘導結合を抑制すること
ができる。

【００８６】さらに、中心周波数の異なる２つの誘電体
フィルタを一つの誘電体基板内に一体的に形成した共用
器においては、２つの誘電体フィルタのうちの一方の誘
電体フィルタの共振素子とその共振素子に最近接する他
方の誘電体フィルタの共振素子との間の結合がもっとも
問題となり、その原因は上述した共振素子間の誘導結合
の場合と同様であるから、この問題もこの最近接する一
組の共振素子間であってこの最近接する一組の共振素子
が形成されている面以外に形成されアースに短絡された
電極を設けることによって同様に解決される。

【００８７】また、最近接する一組の共振素子間であっ
てこの最近接する一組の共振素子が形成されている面以
外に形成されアースに短絡された電極を、この最近接す
る一組の共振素子が形成されている面とは略垂直な方向
に形成されたビアホールとすることによって、フィルタ
の中心周波数の２倍または３倍以上の高い周波数におい
て高次モードの伝播が生じるのを防止し、高周波帯域で
の減衰が劣化するのを抑制できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の積層型誘電体フィルタ
の模式展開図である。

【図２】本発明の第１の実施例の積層型誘電体フィルタ
の斜視図である。

【図３】本発明の第１の実施例の積層型誘電体フィルタ
の等価回路図である。

【図４】本発明の第２の実施例の積層型誘電体フィルタ
の模式展開図である。

【図５】本発明の第３の実施例の共用器の模式展開図で
ある。

【図６】本発明の第３の実施例の共用器の斜視図であ
る。

【図７】本発明の第３の実施例の共用器の等価回路図で
ある。

【図８】本発明の第４の実施例の積層型誘電体フィルタ
の模式展開図である。

【図９】本発明の第４の実施例の積層型誘電体フィルタ
の等価回路図である。

【図１０】本発明の第５の実施例の積層型誘電体フィル
タの模式展開図である。

【図１１】本発明者らが案出した従来の積層型誘電体フ
ィルタの模式展開図である。

【図１２】本発明者らが案出した従来の積層型誘電体フ
ィルタの斜視図である。

【図１３】本発明者らが案出した従来の積層型誘電体フ
ィルタの等価回路図である。

【図１４】積層型誘電体フィルタの高周波帯域での減衰
特性を説明するための図である。

【図１５】本発明者らが案出した従来の共用器の模式展
開図である。

【図１６】本発明者らが案出した従来の共用器の斜視図
である。

【図１７】本発明者らが案出した従来の共用器の等価回
路図である。

【図１８】共振素子間の偶モードのインピーダンスと奇
モードのインピーダンスとの差を説明するための図であ
る。

【符号の説明】

１１〜１７…誘電体層 ２１〜２６…共振素子 ３１〜３６…電極 ４１、４２…入出力用電極 ４３、４５、４７…入出力端子部 ４４、４６、４８…入出力端子 ５０…アース電極 ６１〜６６…電極 ７１〜７７…ビアホール ８１〜８４…電極 ９０…共用電極 １００…積層体 １１１ａ〜１１１ｇ、１１２ａ〜１１２ｇ、１１３ａ〜
１１３ｇ、１１４ａ〜１１４ｇ…ビアホール １８１、１８２…内層アース電極 ４０１〜４０６…電極

フロントページの続き (56)参考文献 特開 平５−152803（ＪＰ，Ａ) 特開 昭61−114601（ＪＰ，Ａ) 特開 平６−37508（ＪＰ，Ａ) 実開 平２−77904（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01P 1/20 - 1/219 H01P 7/00 - 7/10

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】複数の共振素子が誘電体基板中に一体的に
   設けられたトリプレート構造の積層型誘電体フィルタに
   おいて、前記複数の共振素子のうち所定の最近接する一
   組の共振素子間であって前記所定の最近接する一組の共
   振素子が形成されている面以外に形成されアースに短絡
   された電極を少なくとも一つ有することを特徴とする積
   層型誘電体フィルタ。
2. 【請求項２】請求項１記載の積層型誘電体フィルタにお
   いて、前記アースに短絡された電極が、前記所定の最近
   接する一組の共振素子が形成されている面とは略垂直な
   方向に形成されたビアホールであることを特徴とする積
   層型誘電体フィルタ。
3. 【請求項３】請求項２記載の積層型誘電体フィルタにお
   いて、前記ビアホールが、前記共振素子の主面と平行な
   方向の前記積層型誘電体フィルタの両主面においてアー
   スに短絡されていることを特徴とする積層型誘電体フィ
   ルタ。
4. 【請求項４】請求項１記載の積層型誘電体フィルタにお
   いて、前記アースに短絡された電極が、前記所定の最近
   接する一組の共振素子が形成されている面に平行な所定
   の面内に形成された電極であることを特徴とする積層型
   誘電体フィルタ。
5. 【請求項５】請求項４記載の積層型誘電体フィルタにお
   いて、前記アースに短絡された電極が、前記共振素子の
   主面と垂直な方向の前記積層型誘電体フィルタの互いに
   対向する両側面において前記アースに短絡された電極で
   あることを特徴とする積層型誘電体フィルタ。
6. 【請求項６】請求項４記載の積層型誘電体フィルタにお
   いて、前記アースに短絡された電極が、その一端が前記
   共振素子の主面と垂直な方向の前記誘電体フィルタの側
   面において短絡され、その他端が前記共振素子の主面と
   平行な方向の前記積層型誘電体フィルタの主面に繋がる
   ビアホールによって短絡されていることを特徴とする積
   層型誘電体フィルタ。
7. 【請求項７】請求項１記載の積層型誘電体フィルタにお
   いて、前記アースに短絡された電極が、前記所定の最近
   接する一組の共振素子が形成されている面とは略垂直な
   方向に形成されたビアホールおよび前記所定の最近接す
   る一組の共振素子が形成されている面に平行な方向の所
   定の面内に形成された電極であることを特徴とする積層
   型誘電体フィルタ。