JPH06252603A - 積層型誘電体フィルタ - Google Patents

Abstract

(57)【要約】 【目的】減衰特性を改善して狭帯域化させることができ
るとともに小型化に適した構造を持つ積層型誘電体フィ
ルタを提供する。 【構成】入力端側の共振素子２１および入力端側の共振
素子２１の開放端と対向する電極３１を誘電体層１１の
右側面上に形成し、誘電体層１２の右側面上に入力端側
の共振素子２１の一部と重なる入力用電極４１を形成
し、誘電体層１３の右側面上に出力端側の共振素子２２
の一部と重なるとともに入力用電極４１と全面に重なる
出力用電極４２を形成し、出力端側の共振素子２２およ
び出力端側の共振素子２２の開放端と対向する電極３２
を誘電体層１４の右側面上に形成し、その後、誘電体層
１１〜１５を一体に構成する。入力用電極４１と出力用
電極４２との重なり部分に静電容量が形成されることに
より、フィルタの通過帯域の両側に減衰ピークが形成さ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は積層型誘電体フィルタに
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタやアンテナデュプレクサ等に使
用される積層型誘電体フィルタに関する。

【０００２】

【従来の技術】従来、高周波回路用バンドパスフィルタ
の減衰特性を改善して狭帯域化させる構造としては図１
４に示すような構造が提案されていた（特公昭６２−１
９０８１号公報参照）。すなわち、互いに誘導結合され
た１／２波長マイクロストリップライン共振素子３２１
および３２２の一端部に近接してこれらの１／２波長マ
イクロストリップライン共振素子３２１および３２２と
それぞれ容量結合する入力用マイクロストリップライン
電極３４１および出力用マイクロストリップライン電極
３４２を設けるとともに、入力用マイクロストリップラ
イン電極３４１および出力用マイクロストリップライン
電極３４２同士も近接させてこれらを容量結合させるこ
とにより通過帯域の両側に減衰ピークを形成して減衰特
性を改善することが提案されていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来技術においては１／２波長マイクロストリップライン
共振素子３２１、３２２と入出力用マイクロストリップ
ライン電極３４１、３４２とは同一平面内に形成されて
いるから占有面積が大きくなり、小型化には適さないと
いう問題があった。

【０００４】さらに、入出力用マイクロストリップライ
ン電極３４１、３４２間の容量は、平面上の電極間ギャ
ップのみによって形成されるから、大きい容量を得よう
とすれば入出力マイクロストリップライン電極３４１、
３４２の対向面積を大きくせざるを得ず、そして、これ
らの電極３４１、３４２が１／２波長マイクロストリッ
プライン共振素子３２１、３２２と同一平面内にあるか
ら、大きい容量を得ようとして入出力マイクロストリッ
プライン電極３４１、３４２の対向面積を大きくすれ
ば、占有面積もそれだけ大きくなってしまうという問題
もあった。

【０００５】また、１／２波長マイクロストリップライ
ン共振素子３２１、３２２と入出力用マイクロストリッ
プライン電極３４１、３４２とは同一平面内に形成され
ているから、これらの間の容量も１／２波長マイクロス
トリップライン共振素子３２１、３２２と入出力用マイ
クロストリップライン電極３４１、３４２との間の平面
内のギャップのみによって形成されるから、大きい容量
を得ることが困難であり、回路設計を制限していた。

【０００６】従って、本発明の一目的は、減衰特性を改
善して狭帯域化させることができるとともに小型化に適
した構造を持つ積層型誘電体フィルタを提供することに
ある。

【０００７】本発明の他の目的は、占有面積を大きくす
ることなく、入出力用電極間の対向面積を大きくしてこ
れらの間の結合容量を大きくすることができる狭帯域化
積層型誘電体フィルタを提供することにある。

【０００８】また、本発明のさらに他の目的は、共振素
子と入出力用電極との間に大きい容量を得ることが容易
であり回路設計の自由度が大きい狭帯域化積層型誘電体
フィルタを提供することにある。

【０００９】

【課題を解決するための手段】本発明によれば、第１の
アース電極と、前記第１のアース電極と対向して設けら
れた第２のアース電極と、前記第１のアース電極と前記
第２のアース電極との間に設けられた誘電体層と、前記
誘電体層中に設けられた入力端側の共振素子と、前記誘
電体層中に前記入力端側の共振素子と誘導結合して設け
られた出力端側の共振素子と、前記誘電体層中に前記入
力端側の共振素子と容量結合して設けられた入力用電極
と、前記誘電体層中に前記出力端側の共振素子と容量結
合して設けられた出力用電極と、を有する積層型誘電体
フィルタにおいて、前記入力端側の共振素子の一主面が
前記第１のアース電極と対向して設けられ、前記出力端
側の共振素子の一主面が前記第２のアース電極と対向し
て設けられ、前記入力端側の共振素子の前記一主面とは
反対側の他の主面と前記出力端側の共振素子の前記一主
面とは反対側の他の主面とが対向して設けられ、前記入
力用電極が前記入力端側の共振素子と前記出力端側の共
振素子との間の前記誘電体層中に前記入力用電極の一主
面の少なくとも一部が前記入力端側の共振素子の前記他
の主面の一部と対向して設けられ、前記出力用電極が前
記入力端側の共振素子と前記出力端側の共振素子との間
の前記誘電体層中に前記出力用電極の一主面の少なくと
も一部が前記出力端側の共振素子の前記他の主面の一部
と対向するとともに前記出力用電極の前記一主面とは反
対側の他の主面の少なくとも一部が前記入力用電極の前
記一主面とは反対側の他の主面の少なくとも一部と対向
して設けられたことを特徴とする積層型誘電体フィルタ
が得られる。

【００１０】

【作用】本発明においては、入力端側の共振素子の一主
面を第１のアース電極と対向して設け、出力端側の共振
素子の一主面を第２のアース電極と対向して設け、入力
端側の共振素子の一主面とは反対側の他の主面と出力端
側の共振素子の一主面とは反対側の他の主面とを対向し
て設けているから、入力端側の共振素子の主面および出
力端側の共振素子の主面を実装基板と垂直な方向に配置
することにより、積層型誘電体フィルタを小型化できる
とともにその占有面積を小さくすることができる。ま
た、これらの共振素子の主面を実装基板と平行な方向に
配置した場合においてはこれらの共振素子は実装基板と
は垂直な方向に積層されることになり、その結果、やは
り積層型誘電体フィルタの占有面積を小さくできる。

【００１１】また、本発明においては、入力用電極の他
の主面の少なくとも一部と出力用電極の他の主面の少な
くとも一部とを対向して設けているから入力用電極と出
力用電極との間には静電容量が形成され、その結果、通
過帯域の両側に減衰ピークが形成されて減衰特性が改善
される。

【００１２】そして、この入力用電極の一主面を入力端
側の共振素子の他の主面と対向して設け、出力用電極の
一主面を前記出力端側の共振素子の前記他の主面と対向
して設けているから、入力端側の共振素子の主面および
出力端側の共振素子の主面を実装基板と垂直な方向に配
置した場合には、入力用電極の主面および出力用電極の
主面も実装基板と垂直な方向に配置されることになり、
従って、積層型誘電体フィルタの占有面積が大きくなる
ことを抑制できる。そして、入力用電極の主面および出
力用電極の主面が実装基板と垂直な方向に配置されてい
れば、入力用電極の主面と出力用電極の主面との対向面
積を大きくして入力用電極および出力用電極間の結合容
量を大きくしても積層型誘電体フィルタの占有面積が大
きくなることはない。

【００１３】また、このように、入力用電極の一主面を
入力端側の共振素子の他の主面と対向して設け、出力用
電極の一主面を前記出力端側の共振素子の前記他の主面
と対向して設けているから、入力端側の共振素子の主面
および出力端側の共振素子の主面を実装基板と平行な方
向に配置した場合においては、これらの入力用電極およ
び出力用電極は入力端側の共振素子および出力端側の共
振素子とともに実装基板とは垂直な方向に積層されるこ
とになり、その結果、やはり積層型誘電体フィルタの占
有面積が大きくなることを抑制できる。この場合におい
ても、入力用電極と出力用電極とは同一平面内ではなく
実装基板と垂直な方向に重ねられて設けられているか
ら、入力用電極の主面と出力用電極の主面との対向面積
を大きくして入力用電極および出力用電極間の結合容量
を大きくしても積層誘電体フイルタの占有面積が大きく
なることを抑制できる。

【００１４】さらに、このように、入力用電極の一主面
を入力端側の共振素子の他の主面と対向して設け、出力
用電極の一主面を前記出力端側の共振素子の前記他の主
面と対向して設けているから、入出力端側の共振素子と
入出力用電極との間の結合容量は、入出力端側の共振素
子と入出力用電極との間の平面内のギャップによって形
成されるのではなく、入出力端側の共振素子と入出力用
電極との対向部分で形成されるから大きい容量値を得る
ことができ、回路設計の自由度を増すことができる。

【００１５】

【実施例】次に、本発明の実施例を添付の図面を参照し
て説明する。

【００１６】図１は、本発明の第１の実施例の模式展開
図であり、図２は本実施例の斜視図であり、図３は本実
施例の底面図である。

【００１７】アース電極７０に一端部が接続されて１／
４波長型ストリップライン共振器を構成する共振素子２
１を誘電体層１１の右側面上に形成し、さらに、一端部
がアース電極７０に接続され、かつ他端部が共振素子２
１の開放端から所定の間隔離れて共振素子２１と対向す
る電極３１を誘電体層１１の右側面上に形成する。共振
素子２１が入力端側の共振素子である。なお、誘電体層
１１の左側面上にはアース電極７０および入力端子５１
１が後に形成される。

【００１８】誘電体層１２の右側面上に、入力端側の共
振素子２１の一部と誘電体層１２を挟んで重なるととも
に、共振素子２１とほぼ直交する入力用電極４１を形成
する。なお、入力用電極４１の先端部４１１は共振素子
２１および出力用電極４２に対向する部分の面積を大き
くするために幅広い構造となっている。

【００１９】誘電体層１３の右側面上に、出力端側の共
振素子２２の一部と誘電体層１４を挟んで重なり、入力
用電極４１と誘電体層１３を挟んで全面に重なり、共振
素子２２とほぼ直交する出力用電極４２を形成する。な
お、出力用電極４２の先端部４２１は共振素子２２およ
び入力用電極４１に対向する部分の面積を大きくするた
めに幅広い構造となっている。

【００２０】アース電極７０に一端部が接続されて１／
４波長型ストリップライン共振器を構成する共振素子２
２を誘電体層１４の右側面上に形成し、さらに、一端部
がアース電極７０に接続され、かつ他端部が共振素子２
２の開放端から所定の間隔離れて共振素子２２と対向す
る電極３２を誘電体層１４の右側面上に形成する。共振
素子２２が出力端側の共振素子である。

【００２１】誘電体層１４の右側面上に、表面にアース
電極７０および出力端子５２１が形成される誘電体層１
５を積層して、誘電体層１１〜１５を一体に構成し、そ
の後焼成して積層体８００を形成する。

【００２２】図２、図３に示すように、積層体８００の
上面、入力端子部６１１、出力端子部６２１を除く側
面、および入力端子部６１２、出力端子部６２２を除く
下面にアース電極７０を形成する。さらに、積層体８０
０の側面の入力端子部６１１内に、アース電極７０と絶
縁され、かつ入力用電極４１と電気的に接続される入力
端子５１１を形成する。そして、積層体８００の下面の
入力端子部６１２内にもアース電極７０と絶縁され、か
つ入力端子５１１および入力用電極４１と接続される入
力端子５１２を形成する。また、同様に、積層体８００
の側面の出力端子部６２１内に、アース電極７０と絶縁
され、かつ出力用電極４２と電気的に接続される出力端
子５２１を形成する。そして、積層体８００の下面の出
力端子部６２２内にもアース電極７０と絶縁され、かつ
出力端子５２１および出力用電極４２と接続される出力
端子５２２を形成する。

【００２３】図４は図２のＸ−Ｘ線断面図である。共振
素子２１と入力用電極４１との間に誘電体層１２を挟ん
で重なり部分があって、誘電体層１２を含む重なり部分
において容量結合された状態となっている。この静電容
量を静電容量１１１とする。また、共振素子２２と出力
用電極４２との間に誘電体層１４を挟んで重なり部分が
あって、誘電体層１４を含む重なり部分において容量結
合された状態となっている。この静電容量を静電容量１
１２とする。

【００２４】さらに、入力用電極４１と出力用電極４２
とは誘電体層１３を挟んで互いに対向して設けられてお
り、この対向部分において容量結合された状態となって
いる。この静電容量を静電容量１４１とする。

【００２５】また、図１および図４を参照すれば、共振
素子２１および２２の開放端と電極３１および３２との
間には静電容量１２１および１２２がそれぞれ形成され
ている。そして、これらの静電容量１２１および１２２
が存在することによって、共振素子２１および２２の長
さが１／４波長以下に短縮されるとともに、共振素子２
１および２２間の結合長も１／４以下となり、誘導性の
分布結合を生じる。共振素子２１および共振素子２２は
この誘導結合を等価変換したインダクタンス１３１で結
合されて、コムライン型のフィルタを構成している。

【００２６】以上のように構成された本実施例の積層型
誘電体フィルタの等価回路は図５に示すようになり、バ
ンドパス特性を呈する。なお、静電容量２１１およびイ
ンダクタンス２１２はそれぞれ共振素子２１を等価変換
したときの静電容量およびインダクタンスであり、静電
容量２２１およびインダクタンス２２２はそれぞれ共振
素子２２を等価変換したときの静電容量およびインダク
タンスである。

【００２７】このフィルタにおいては、入力端子５１１
および出力端子５２１間を直接静電容量１４１で接続し
ているから、図６に示すように、通過帯域の両側に減衰
ピーク９０１、９０２が形成されて減衰特性が改善さ
れ、狭帯域化されたバンドパスフィルタが得られる。

【００２８】本実施例においては、共振素子２１および
２２の主面を実装基板と垂直に併設しているから、積層
型誘電体フィルタの横幅は大幅に小さくなり、実装時の
占有面積も小さくなる。

【００２９】また、入力用電極４１の主面および出力用
電極４２の主面を実装基板と垂直に設けているから、入
力用電極４１の先端部４１１および出力用電極４２の先
端部４２１の幅を広くして対向面積を大きくすることに
より入力用電極４１および出力用電極４２間の静電容量
１４１の容量値を大きくしても積層型誘電体フィルタの
占有面積が大きくなることはない。

【００３０】さらに、静電容量１１１は共振素子２１と
入力用電極４１との間の重なり部分によって形成され、
静電容量１１２は共振素子２２と出力用電極４２との間
の重なり部分によって形成されているから、入力用電極
４１および出力用電極４２の形状を変化させることによ
ってこれらの重なり部分の面積を変化させることがで
き、その結果、静電容量１１１および１１２の容量値を
変化させることができる。このように、入力用電極４１
および出力用電極４２の形状を変化させるだけで共振素
子２１と入力用電極４１との間に形成される静電容量１
１１および共振素子２２と出力用電極４２との間に形成
される静電容量１１２の容量値を容易に変化させること
ができるから、回路設計の自由度が増加する。

【００３１】そして、このように入力用電極４１および
出力用電極４２の形状を変化させて、入力用電極４１と
共振素子２１とが重なる部分および出力用電極４２と共
振素子２２とが重なる部分の重なり面積を大きくして、
静電容量１１１および１１２の容量値を大きくしても、
共振素子２１および２２の形状は変化することはなく、
その結果、積層型誘電体フィルタの占有面積が増大する
こともない。

【００３２】さらに、本実施例においては、入出力用電
極４１、４２を共振素子２１、２２と同一平面内には設
けていないから、共振素子２１、２２の開放端に対向す
る電極３１、３２を共振素子２１、２２と同一平面内に
それぞれ設けることができて、これらの電極３１、３２
と共振素子２１、２２との間に静電容量１２１、１２２
を形成することができるが、上述した特公昭６２−１９
０８１号公報に記載の構造では、入出力用電極と共振素
子とは同一平面内にあり、しかも共振素子の開放端側に
入出力用電極が設けられているから、このような電極３
１、３２を共振素子２１、２２の開放端と対向して設け
ることも不可能である。

【００３３】また、本実施例において、入力用電極４１
および出力用電極４２を積層体８００の内部に設けてい
るにもかかわらず、積層体８００の表面に、これらの入
力用電極４１および出力用電極４２とそれぞれ電気的に
接続される入力端子５１１および出力端子５２１を設け
ているのは、次の理由による。すなわち、これらの入力
端子５１１、出力端子５２１を積層体８００の側面に設
けることにより、実装時に半田がこれらの入力端子５１
１、出力端子５２１に沿って這い上がり、フィルタの実
装がより確実なものとなるからである。

【００３４】なお、本実施例においては、入力用電極４
１と入力端子５１１とを積層体８００の下面の入力端子
５１２で接続し、出力用電極４２と出力端子５２１とを
積層体８００の下面の出力端子５２２で接続したが、積
層体８００の下面に入力端子５１２および出力端子５２
２を設けないで、入力用電極４１と入力端子５１１との
間、および出力用電極４２と出力端子５２１との間を積
層体８００の内部に設けたスルーホールで接続すること
もできる。

【００３５】次に、第１の実施例の積層型誘電体フィル
タの製造方法について説明する。

【００３６】本積層型誘電体フィルタは、共振素子２
１、２２、電極３１、３２、入力用電極４１および出力
用電極４２を完全に誘電体中に内蔵することから、共振
素子２１、２２、電極３１、３２、入力用電極４１およ
び出力用電極４２には損失の少ない比抵抗の低いものを
用いることが望ましく、低抵抗のＡｇ系、若しくはＣｕ
系の導体を用いることが好ましい。

【００３７】使用する誘電体としては、信頼性が高く誘
電率εγが大きいために小型化が可能となるセラミック
ス誘電体が好ましい。

【００３８】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。

【００３９】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ₂ 粉末およびＮｄ₂ Ｔｉ₂ Ｏ₇ 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ₂ −Ｒｅ₂ Ｏ
₃ −Ｂｉ₂ Ｏ₃ 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。

【００４０】一例として、ＭｇＯ：１８ｗｔ％−Ａｌ₂
Ｏ₃ ：３７ｗｔ％−ＳｉＯ₂ ：３７ｗｔ％−Ｂ₂ Ｏ₃ ：
５ｗｔ％−ＴｉＯ₂ ：３ｗｔ％からなる組成のガラス粉
末の７３ｗｔ％と、市販のＴｉＯ₂ 粉末の１７ｗｔ％
と、Ｎｄ₂ Ｔｉ₂ Ｏ₇ 粉末の１０ｗｔ％を充分に混合
し、混合粉末を得た。なお、Ｎｄ₂ Ｔｉ₂ Ｏ₇ 粉末は、
Ｎｄ₂ Ｏ₃ 粉末とＴｉＯ₂ 粉末を１２００℃で仮焼した
後、粉砕して得たものを使用した。次いで、この混合粉
末に、アクリル系有機バインダー、可塑剤、トルエンお
よびアルコール系の溶剤を加え、アルミナ玉石で充分に
混合してスラリーとした。そして、このスラリーを用い
て、ドクターブレード法により、０．２ｍｍ〜０．５ｍ
ｍの厚みのグリーンシートを作成した。

【００４１】次に、上記第１の実施例の場合は、銀ペー
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンシートの厚みを調整するために必要なグリ
ーンシートを重ねて図１の構造となるように重ね、積層
した後、９００℃で焼成して、積層体８００を製造し
た。

【００４２】上記のように構成した積層体８００の上
面、入力端子部６１１、出力端子部６２１を除く側面、
および入力端子部６１２、出力端子部６２２を除く下面
に、図２、図３に示すように銀電極からなるアース電極
７０を印刷し、さらに、積層体８００の側面の入力端子
部６１１内に、アース電極７０と絶縁され、かつ入力用
電極４１と電気的に接続する銀電極を入力端子５１１と
して印刷し、積層体８００の下面の入力端子部６１２内
にもアース電極７０と絶縁され、かつ入力端子５１１お
よび入力用電極４１と接続する銀電極を入力端子５１２
として印刷し、また、同様に、積層体８００の側面の出
力端子部６２１内に、アース電極７０と絶縁され、かつ
出力用電極４２と電気的に接続する銀電極を出力端子５
２１として印刷し、積層体８００の下面の出力端子部６
２２内にもアース電極７０と絶縁され、かつ出力端子５
２１および出力用電極４２と接続する銀電極を出力端子
５２２として印刷し、印刷した電極を８５０℃で焼き付
けて、本実施例の積層型誘電体フィルタを製造した。

【００４３】なお、比較のために、比較例として図７に
その断面図で示す積層型誘電体フィルタを形成した。こ
の比較例においては、入力用電極４１を入力端側の共振
素子２１と入力端子５１１との間の誘電体層中に設け、
出力用電極４２を出力端側の共振素子２２と出力端子５
２１との間の誘電体層中に設けた点が第１の実施例と異
なるが、他の構成は第１の実施例と同様である。

【００４４】このような構成の本比較例の等価回路は図
８に示すようになり、入力端子５１１と出力端子５２１
との間には、静電容量が形成されないから、減衰ピーク
が形成されず、その減衰特性は図９に示すようになっ
た。

【００４５】次に、本発明の第２の実施例について説明
する。

【００４６】図１０は本実施例の模式展開図、図１１は
本実施例の斜視図、図１２および図１３はそれぞれ図１
１のＸ−Ｘ線断面図およびＹ−Ｙ線断面図である。

【００４７】上記第１の実施例においては、共振素子２
１の主面および共振素子２２の主面を実装基板に対して
垂直に配置したが、本実施例においては、共振素子２１
の主面および共振素子２２の主面を実装基板に対して平
行に配置している。

【００４８】図１０を参照すれば、アース電極７０に一
端部が接続されて１／４波長型ストリップライン共振器
を構成する共振素子２１を誘電体層１１上に形成し、さ
らに、一端部がアース電極７０に電気的に接続され、か
つ他端部が共振素子２１の開放端から所定の間隔離れて
共振素子２１と対向する電極３１を誘電体層１１上に形
成する。共振素子２１が入力端側の共振素子である。な
お、誘電体層１１の裏面にもアース電極７０が後に形成
される。

【００４９】誘電体層１２上に、入力端側の共振素子２
１の一部と誘電体層１２を挟んで重なる入力用電極４１
を形成する。なお、入力用電極４１の先端部４１１は共
振素子２１および出力用電極４２に対向する部分の面積
を大きくするために共振素子２１に沿って延在してい
る。

【００５０】誘電体層１３上に、出力端側の共振素子２
２の一部と誘電体層１４を挟んで重なるとともに、入力
用電極４１の一部と誘電体層１３を挟んで重なる出力用
電極４２を形成する。なお、出力用電極４２の先端部４
２１は共振素子２２および入力用電極４１に対向する部
分の面積を大きくするために共振素子２１および２２に
沿って延在している。

【００５１】アース電極７０に一端部が接続されて１／
４波長型ストリップライン共振器を構成する共振素子２
２を誘電体層１４上に形成し、さらに、一端部がアース
電極７０に接続され、かつ他端部が共振素子２２の開放
端から所定の間隔離れて共振素子２２と対向する電極３
２を誘電体層１４上に形成する。共振素子２２が出力端
側の共振素子である。

【００５２】誘電体層１４上に、表面にアース電極７０
が形成される誘電体層１５を積層して、誘電体層１１〜
１５を一体に構成し、その後焼成して積層体８００を形
成する。

【００５３】図１１に示すように、積層体８００の上下
面、入力端子部６１１、出力端子部６２１を除く側面に
アース電極７０を形成する。さらに、積層体８００の側
面の入力端子部６１１内に、アース電極７０と絶縁さ
れ、かつ入力用電極４１と電気的に接続される入力端子
５１１を形成する。また、積層体８００の側面の出力端
子部６２１内に、アース電極７０と絶縁され、かつ出力
用電極４２と電気的に接続される出力端子５２１を形成
する。

【００５４】図１２および図１３を参照すれば、共振素
子２１と入力用電極４１との間に誘電体層１２を挟んで
重なり部分があって、誘電体層１２を含む重なり部分に
おいて容量結合された状態となっている。この静電容量
を静電容量１１１とする。また、共振素子２２と出力用
電極４２との間に誘電体層１４を挟んで重なり部分があ
って、誘電体層１４を含む重なり部分において容量結合
された状態となっている。この静電容量を静電容量１１
２とする。

【００５５】さらに、入力用電極４１の先端部４１１と
出力用電極４２の先端部４２１とは誘電体層１３を挟ん
で互いに対向して設けられており、この対向部分におい
て容量結合された状態となっている。この静電容量を静
電容量１４１とする。

【００５６】また、共振素子２１および２２の開放端と
電極３１および３２との間には静電容量１２１および１
２２がそれぞれ形成されている。そして、これらの静電
容量１２１および１２２が存在することによって、共振
素子２１および２２の長さが１／４波長以下に短縮され
るとともに、共振素子２１および２２間の結合長も１／
４以下となり、誘導性の分布結合を生じる。共振素子２
１および共振素子２２はこの誘導結合を等価変換したイ
ンダクタンス１３１で結合されて、コムライン型のフィ
ルタを構成している。

【００５７】以上のように構成された本実施例の積層型
誘電体フィルタの等価回路も図５に示すようになり、バ
ンドパス特性を呈する。本実施例においても、入力端子
５１１および出力端子５２１間を直接静電容量１４１で
接続しているから、図６に示すように、通過帯域の両側
に減衰ピーク９０１、９０２が形成されて減衰特性が改
善され、狭帯域化されたバンドパスフィルタが得られ
る。

【００５８】本実施例においては、共振素子２１および
２２の主面を実装基板と平行に配置しているが、これら
の共振素子２１および２２を実装基板とは垂直な方向に
積層しているのみならず入力用電極４１および出力用電
極４２も実装基板とは垂直な方向に積層しているから、
積層型誘電体フィルタの横幅は大幅に小さくなり、実装
時の占有面積も小さくなる。

【００５９】また、入力用電極４１の先端部４１１およ
び出力用電極４２の先端部４２１を共振素子２１、２２
に沿って延在させているから、入力用電極４１の先端部
４１１および出力用電極４２の先端部４２１の面積を大
きくして対向面積を大きくすることにより入力用電極４
１および出力用電極４２間の静電容量１４１の容量値を
大きくしても積層型誘電体フィルタの占有面積が大きく
なることが抑制される。

【００６０】さらに、静電容量１１１は共振素子２１と
入力用電極４１との間の重なり部分によって形成され、
静電容量１１２は共振素子２２と出力用電極４２との間
の重なり部分によって形成されているから、入力用電極
４１および出力用電極４２の形状、特にこれらの先端部
４１１、４２１の形状を変化させることによってこれら
の重なり部分の面積を変化させることができ、その結
果、静電容量１１１および１１２の容量値を変化させる
ことができる。このように、入力用電極４１および出力
用電極４２の形状を変化させるだけで共振素子２１と入
力用電極４１との間に形成される静電容量１１１および
共振素子２２と出力用電極４２との間に形成される静電
容量１１２の容量値を容易に変化させることができるか
ら、回路設計の自由度が増加する。

【００６１】そして、このように入力用電極４１および
出力用電極４２の形状を変化させて、入力用電極４１と
共振素子２１とが重なる部分および出力用電極４２と共
振素子２２とが重なる部分の重なり面積を大きくさせ
て、静電容量１１１および１１２の容量値を大きくして
も、共振素子２１および２２の形状は変化することはな
く、その結果、誘電体フィルタの占有面積が増大するこ
とが抑制される。

【００６２】さらに、本実施例においても、入出力用電
極４１、４２を共振素子２１、２２と同一平面内には設
けていないから、共振素子２１、２２の開放端に対向す
る電極３１、３２を共振素子２１、２２と同一平面内に
それぞれ設けることができて、これらの電極３１、３２
と共振素子２１、２２との間に静電容量１２１、１２２
を形成することができるが、上述した特公昭６２−１９
０８１号公報に記載の構造では、入出力用電極と共振素
子とは同一平面内にあり、しかも共振素子の開放端側に
入出力用電極が設けられているから、このような電極３
１、３２を共振素子２１、２２の開放端と対向して設け
ることも不可能である。

【００６３】さらに、また、本実施例においては、積層
体８００の側面に設けられた入力端子５１１および出力
端子５２１が入力用電極４１および出力用電極４２とそ
れぞれ直接接続されているから、入力用電極４１と入力
端子５１１とを接続するための端子および出力用電極４
２と出力端子５２１とを接続するための端子を積層体８
００の下面に設ける必要がなくなる。従って、これらの
下面に形成する端子をなくするか、小さくできるので、
積層型誘電体フィルタを実装基板上に実装したときにこ
れらの端子が実装基板と接触することによりフィルタ特
性に影響を与えるという問題を解決できる。

【００６４】次に、本実施例の積層型誘電体フィルタの
製造方法について説明する。本実施例においても、第１
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして図１０に示した導体パター
ンをそれぞれ印刷し、次いで、これらに導体パターンが
印刷されたグリーンシートの厚みを調整するために必要
なグリーンシートを重ねて図１０の構造となるように積
層した後、９００℃で焼成して、積層体８００を形成し
た。

【００６５】上記のように構成した積層体８００の上下
面、および入力端子部６１１、出力端子部６２１を除く
側面に、図１１に示すように銀電極からなるアース電極
７０を印刷し、さらに、積層体８００の側面の入力端子
部６１１内に、アース電極７０と絶縁され、かつ入力用
電極４１と接続する銀電極を入力端子５１１として印刷
し、積層体８００の側面の出力端子部６２１内に、アー
ス電極７０と絶縁され、かつ出力用電極４２と接続する
銀電極を出力端子５２１として印刷し、印刷した電極を
８５０℃で焼き付けて、本実施例の積層型誘電体フィル
タを製造した。

【００６６】

【発明の効果】本発明においては、入力端側の共振素子
の一主面を第１のアース電極と対向して設け、出力端側
の共振素子の一主面を第２のアース電極と対向して設
け、入力端側の共振素子の一主面とは反対側の他の主面
と出力端側の共振素子の一主面とは反対側の他の主面と
を対向して設けているから、積層型誘電体フィルタを小
型化できるとともにその占有面積を小さくすることがで
きる。

【００６７】また、本発明においては、入力用電極の他
の主面の少なくとも一部と出力用電極の他の主面の少な
くとも一部とを対向して設けているから入力用電極と出
力用電極との間には静電容量が形成され、その結果、通
過帯域の両側に減衰ピークが形成されて減衰特性が改善
される。

【００６８】そして、入力用電極の一主面を入力端側の
共振素子の他の主面と対向して設け、出力用電極の一主
面を出力端側の共振素子の他の主面と対向して設けてい
るから、積層型誘電体フィルタの占有面積を大きくする
ことなく、入力用電極の主面と出力用電極の主面との対
向面積を大きくして入力用電極および出力用電極間の結
合容量を大きくできる。

【００６９】さらに、入力用電極の一主面を入力端側の
共振素子の他の主面と対向して設け、出力用電極の一主
面を出力端側の共振素子の他の主面と対向して設けてい
るから、入出力端側の共振素子と入出力用電極との結合
容量も入出力端側の共振素子と入出力用電極との対向部
分で形成されるから大きい容量値を得ることができ、回
路設計の自由度を増すことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の積層型誘電体フィルタ
の模式展開図である。

【図２】本発明の第１の実施例の積層型誘電体フィルタ
の斜視図である。

【図３】本発明の第１の実施例の底面図である。

【図４】図２のＸ−Ｘ線断面図である。

【図５】本発明の第１の実施例の積層型誘電体フィルタ
の等価回路図である。

【図６】本発明の第１の実施例の積層型誘電体フィルタ
のフィルタ特性を示す図である。

【図７】比較例の積層型誘電体フィルタの断面図であ
る。

【図８】比較例の積層型誘電体フィルタの等価回路図で
ある。

【図９】比較例の積層型誘電体フィルタのフィルタ特性
を示す図である。

【図１０】本発明の第２の実施例の積層型誘電体フィル
タの模式展開図である。

【図１１】本発明の第２の実施例の積層型誘電体フィル
タの斜視図である。

【図１２】図１１のＸ−Ｘ線断面図である。

【図１３】図１１のＹ−Ｙ線断面図である。

【図１４】従来の高周波回路用バンドパスフィルタの構
造を説明するための平面図である。

【符号の説明】

１１〜１５…誘電体層 ２１、２２…共振素子 ３１、３２…電極 ４１…入力用電極 ４１１…先端部 ４２…出力用電極 ４２１…先端部 ５１１、５１２…入力端子 ５２１、５２２…出力端子 ７０…アース電極 ８００…積層体 ９０１、９０２…減衰ピーク

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１のアース電極と、前記第１のアース電
   極と対向して設けられた第２のアース電極と、前記第１
   のアース電極と前記第２のアース電極との間に設けられ
   た誘電体層と、前記誘電体層中に設けられた入力端側の
   共振素子と、前記誘電体層中に前記入力端側の共振素子
   と誘導結合して設けられた出力端側の共振素子と、前記
   誘電体層中に前記入力端側の共振素子と容量結合して設
   けられた入力用電極と、前記誘電体層中に前記出力端側
   の共振素子と容量結合して設けられた出力用電極と、を
   有する積層型誘電体フィルタにおいて、前記入力端側の
   共振素子の一主面が前記第１のアース電極と対向して設
   けられ、前記出力端側の共振素子の一主面が前記第２の
   アース電極と対向して設けられ、前記入力端側の共振素
   子の前記一主面とは反対側の他の主面と前記出力端側の
   共振素子の前記一主面とは反対側の他の主面とが対向し
   て設けられ、前記入力用電極が前記入力端側の共振素子
   と前記出力端側の共振素子との間の前記誘電体層中に前
   記入力用電極の一主面の少なくとも一部が前記入力端側
   の共振素子の前記他の主面の一部と対向して設けられ、
   前記出力用電極が前記入力端側の共振素子と前記出力端
   側の共振素子との間の前記誘電体層中に前記出力用電極
   の一主面の少なくとも一部が前記出力端側の共振素子の
   前記他の主面の一部と対向するとともに前記出力用電極
   の前記一主面とは反対側の他の主面の少なくとも一部が
   前記入力用電極の前記一主面とは反対側の他の主面の少
   なくとも一部と対向して設けられたことを特徴とする積
   層型誘電体フィルタ。