JPH11355008A

JPH11355008A - 積層型誘電体フィルタ

Info

Publication number: JPH11355008A
Application number: JP15972298A
Authority: JP
Inventors: Takami Hirai; 隆己平井; Yasuhiko Mizutani; 靖彦水谷; Kazuyuki Mizuno; 和幸水野
Original assignee: NGK Insulators Ltd
Current assignee: NGK Insulators Ltd
Priority date: 1998-06-08
Filing date: 1998-06-08
Publication date: 1999-12-24

Abstract

(57)【要約】【課題】小型化が実現可能な積層型誘電体フィルタを得
る。【解決手段】積層体１２中に設けられた容量を形成する
各電極（６０、６２、７０、７２、７４）及び共振素子
（１４ａ、１４ｂ）で挟まれた誘電体層（１８、２０、
２２、２４）の誘電率ε１を他の誘電体層（１６、２６
及び２８）の誘電率ε２よりも高い値とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層型誘電体フィ
ルタに関し、特に、携帯用電話機等の高周波無線機器に
利用する高周波回路フィルタや、アンテナデュプレクサ
等に使用される積層型誘電体フィルタに関する。

【０００２】

【従来の技術】一般に、積層型誘電体フィルタの構成と
しては、外周面に入力端子、出力端子及びアース電極が
形成された誘電体層内に一端部がアース電極に接続され
る１／４波長型ストリップライン共振器からなる複数の
共振素子が所定間隔で形成された積層型誘電体フィルタ
が知られている。

【０００３】携帯用電話機等の高周波無線機器に対する
小型化の要求に伴い、積層型誘電体フィルタの小型化の
実現化が要望されている。

【０００４】

【発明が解決しようとする課題】ところで、上述のよう
な積層型誘電体フィルタの小型化を行おうとする場合、
容量素子（誘電体層を挟んで対向する電極）を小型化す
る必要があるが、その方法としては、誘電体層を薄くす
る方法、電極を多層化する方法、誘電体基板の誘電率を
高くする方法等が考えられる。

【０００５】しかし、前記誘電体層を薄くする方法を採
用した場合、絶縁破壊が生じたり、物理的な強度が低下
するとともに、製造工程での取り扱いが困難となり、製
造コストが高騰するおそれがある。

【０００６】また、前記電極を多層化する方法を採用し
た場合、厚さ方向での小型化に制限が生じるとともに、
多層電極を導通させるためのスルーホールや側面パター
ン等が必要になる。スルーホールを設ける場合、加工コ
ストが高くなるという問題が生じ、側面パターンを設け
る場合、積層型誘電体フィルタの外部に設けられるシー
ルド導体の影響を受けやすくなることが懸念される。

【０００７】また、前記誘電体基板の誘電率を高くする
方法を採用した場合、ストリップライン共振器のインピ
ーダンスが低下してしまうため、所望の周波数特性を得
るために必要な容量が大きくなり、小型化の効果が相殺
されてしまうおそれがある。

【０００８】本発明は、このような課題を考慮してなさ
れたものであり、小型化の実現が可能な積層型誘電体フ
ィルタを提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係る積層型誘電
体フィルタにおいては、ストリップライン電極と、該ス
トリップライン電極の一部と容量を形成する電極との間
に位置する誘電体層の誘電率を、他の部分の誘電体層の
誘電率より高い値としている。

【００１０】この場合、前記電極の面積を減少させるこ
とができる。また、前記ストリップライン電極から発生
する電磁界は誘電率の低い領域に集中する性質があるた
め、前記電極間の誘電体層の誘電率を高い値としても、
前記ストリップライン電極が構成するインダクタンスに
基づくインピーダンスが減少することがない。従って、
積層型誘電体フィルタの小型化が実現される。

【００１１】また、本発明に係る積層型誘電体フィルタ
においては、誘電体層内に設けられた複数の片側短絡型
の共振素子と、該共振素子のうち、少なくとも入力側の
共振素子と容量を形成する入力用電極との間に位置する
誘電体層の誘電率を、他の部分の誘電体層の誘電率より
高い値としている。

【００１２】この場合、前記電極の面積を減少させるこ
とができる。また、前記共振素子から発生する電磁界は
誘電率の低い領域に集中する性質があるため、前記電極
間の誘電体層の誘電率を高い値としても、前記共振素子
が構成するインダクタンスに基づくインピーダンスが減
少することがない。従って、積層型誘電体フィルタ（こ
の場合、バンドパスフィルタ）の小型化が実現される。

【００１３】また、本発明に係る積層型誘電体フィルタ
においては、誘電体層内に設けられ、直列に接続された
複数のストリップライン電極と、該ストリップライン電
極の一部と容量を形成する電極との間に位置する誘電体
層の誘電率を、他の部分の誘電体層の誘電率より高い値
としている。

【００１４】この場合、前記電極の面積を減少させるこ
とができる。また、前記ストリップライン電極から発生
する電磁界は誘電率の低い領域に集中する性質があるた
め、前記電極間の誘電体層の誘電率を高い値としても、
前記ストリップライン電極が構成するインダクタンスに
基づくインピーダンスが減少することがない。従って、
積層型誘電体フィルタ（この場合、ローパスフィルタ）
の小型化が実現される。

【００１５】

【発明の実施の形態】以下、本発明に係る積層型誘電体
フィルタの実施の形態例について説明する。

【００１６】先ず、積層型誘電体フィルタをバンドパス
フィルタ（ＢＰＦ）に適用した実施の形態（第１の実施
の形態）を図１〜図７を参照しながら説明する。

【００１７】第１の実施の形態に係るフィルタ１０は、
図１に示すように、複数枚の板状の誘電体層が積層、焼
成されて構成された積層体１２内に、１／４波長型スト
リップライン共振器を構成する２本の共振素子１４ａ及
び１４ｂが形成された構成を有する。

【００１８】具体的には、前記積層体１２は、上から順
に、それぞれ１枚の第１〜第７の誘電体層１６、１８、
２０、２２、２４、２６及び２８が積み重ねられて構成
されている。

【００１９】また、図２に示すように、前記積層体１２
の外周面のうち、例えばその左側面に入力端子部４０が
配され、右側面に出力端子部４２が配され、これら入力
端子部４０及び出力端子部４２を除く全面にアース電極
４４が形成されている。

【００２０】入力端子部４０は、積層体１２の左側面の
中央部分において、積層体１２の高さ方向に沿って形成
された短冊状の入力端子４６と、該入力端子４６とアー
ス電極４４とを絶縁するための領域４８（電極膜が形成
されていない領域であり、以下、単に入力側絶縁領域４
８と記す）とで構成され、出力端子部４２は、積層体１
２の右側面の中央部分において、積層体１２の高さ方向
に沿って形成された短冊状の出力端子５０と、該出力端
子５０とアース電極４４とを絶縁するための領域５２
（この領域も導電膜が形成されていない領域であり、以
下、単に出力側絶縁領域５２と記す）とで構成されてい
る。

【００２１】そして、この第１の実施の形態に係るフィ
ルタ１０においては、図１に示すように、第４の誘電体
層２２の上面に２本の短冊状の共振素子１４ａ及び１４
ｂがそれぞれ長手方向が一方向に揃えられて形成されて
いる。これら共振素子１４ａ及び１４ｂは、一方が入力
側の共振素子１４ａ、他方が出力側の共振素子１４ｂと
され、更に、各一端部がアース電極４４（第４の誘電体
層２２の側面に形成されたアース電極４４）に接続され
て、各他端部が開放端とされている。

【００２２】また、この第４の誘電体層２２の上面に
は、一端部がアース電極４４に接続され、他端部がそれ
ぞれ前記共振素子１４ａ及び１４ｂの開放端と対向する
２本の短冊状の電極３０及び３２が形成されている。

【００２３】前記第４の誘電体層２２の上層に位置する
第３の誘電体層２０の一主面には、結合調整電極６０が
形成されている。この結合調整電極６０は、アース電極
４４、入力端子４６及び出力端子５０に対して電位的に
フローティング状態とされ、入力側の共振素子１４ａに
対応する短冊状の第１の電極本体６０ａと出力側の共振
素子１４ｂに対応する短冊状の第２の電極本体６０ｂと
が、その間に形成された引き回し電極６０ｃによって電
気的に接続された形状を有する。

【００２４】前記第３の誘電体層２０の上層に位置する
第２の誘電体層１８の一主面には、３辺がアース電極４
４と接続され、かつ、前記共振素子１４ａ及び１４ｂの
開放端側と対向する内層アース電極６２が形成されてい
る。

【００２５】前記第４の誘電体層２２の下層に位置する
第５の誘電体層２４の一主面には、一端が入力端子４６
（図２参照）に接続され、かつ、前記入力側の共振素子
１４ａと容量を形成する入力用電極７０と、一端が出力
端子５０（図２参照）に接続され、かつ、前記出力側の
共振素子１４ｂと容量を形成する出力用電極７２とが形
成されている。

【００２６】入力用電極７０は、入力側の共振素子１４
ａと平面的に重なる短冊状の入力用電極本体７０ａと、
該入力用電極本体７０ａと入力端子４６とを電気的に接
続するための引き回し電極７０ｂとが一体に形成されて
構成されている。出力用電極７２も同様の構成を有し、
出力側の共振素子１４ｂと平面的に重なる短冊状の出力
用電極本体７２ａと、該出力用電極本体７２ａと出力端
子５０とを電気的に接続するための引き回し電極７２ｂ
とが一体に形成されて構成されている。

【００２７】前記第５の誘電体層２４の下層に位置する
第６の誘電体層２６の一主面には、３辺がアース電極４
４と接続され、かつ、前記共振素子１４ａ及び１４ｂの
開放端側と対向する内層アース電極７４が形成されてい
る。

【００２８】図３に示すように、第１の実施の形態に係
るフィルタ１０においては、第２〜第５の誘電体層１８
〜２４の誘電率ε１は、第１、第６及び第７の誘電体層
１６、２６及び２８の誘電率ε２よりも大きい値となっ
ている。この場合、前記誘電率ε１は、例えば、ε１＝
８０であり、前記誘電率ε２は、例えば、ε２＝２５で
ある。

【００２９】第１の実施の形態に係るフィルタ１０は、
基本的には以上のように構成されるものであるが、ここ
で、各電極の電気的な結合について図４〜図７を参照し
ながら説明する。

【００３０】まず、図４に示すように、入力側の共振素
子１４ａの開放端と電極３０の開放端との間、並びに出
力側の共振素子１４ｂの開放端と電極３２との間にはそ
れぞれ静電容量Ｃ₁及びＣ₂が形成されている。

【００３１】図５に示すように、前記入力側の共振素子
１４ａと結合調整電極６０の第１の電極本体６０ａ及び
入力用電極７０の入力用電極本体７０ａとの間、並びに
出力側の共振素子１４ｂと結合調整電極６０の第２の電
極本体６０ｂ及び出力用電極７２の出力用電極本体７２
ａとの間にはそれぞれ静電容量Ｃ₃、Ｃ₄、Ｃ₅及びＣ
₆が形成されている。また、共振素子１４ａ及び１４ｂ
は互いにインダクタンスＬで結合されたかたちとなる。

【００３２】図６に示すように、前記入力側の共振素子
１４ａの開放端と内層アース電極６２及び７４との間、
並びに出力側の共振素子１４ｂの開放端と前記内層アー
ス電極６２及び７４との間にはそれぞれ静電容量Ｃ₇、
Ｃ₈、Ｃ₉及びＣ₁₀が形成されている。

【００３３】従って、第１の実施の形態に係るフィルタ
１０の等価回路は、図７に示すようになり、バンドパス
フィルタを構成することとなる。なお、図７において、
静電容量Ｃ₁₁及びインダクタンスＬ₁は入力側の共振素
子１４ａを等価変換したときの静電容量及びインダクタ
ンスであり、静電容量Ｃ₁₂及びインダクタンスＬ₂は出
力側の共振素子１４ｂを等価変換したときの静電容量及
びインダクタンスである。

【００３４】このように、第１の実施の形態に係るフィ
ルタ１０においては、静電容量Ｃ₁〜Ｃ₁₀が形成される
誘電体層（第２〜第５の誘電体層１８〜２４）の誘電率
ε１が高い値に設定されているため、前記静電容量Ｃ₁
〜Ｃ₁₀を構成する各電極（第１の電極本体６０ａ、第２
の電極本体６０ｂ等）の面積を減少させることができ
る。即ち、フィルタ１０の小型化が実現される。

【００３５】一方、インダクタンスから発生する電磁界
は誘電率の低い領域に集中する性質があるため、インダ
クタンスＬ、Ｌ₁及びＬ₂の値は誘電率ε２に依存す
る。即ち、前記第２〜第５の誘電体層１８〜２４の誘電
率ε１を高い値とした場合であっても、インダクタンス
Ｌ、Ｌ₁及びＬ₂の値の変化は微小である。従って、イ
ンダクタンスＬ、Ｌ₁及びＬ₂に基づくインピーダンス
が減少することに対応して前記静電容量Ｃ₁〜Ｃ₁₀を増
加させる必要がなく、フィルタ１０の小型化が確実に実
現される。

【００３６】また、この効果は、第２〜第５の誘電体層
１８〜２４を第１、第６及び第７の誘電体層１６、２６
及び２８に対して薄くすることによって顕著となる。

【００３７】次に、本発明に係る積層型誘電体フィルタ
をローパスフィルタ（ＬＰＦ）に適用した実施の形態
（第２の実施の形態）を図８〜図１３を参照しながら説
明する。

【００３８】第２の実施の形態に係るフィルタ１１０
は、図８に示すように、複数枚の板状の誘電体層が積
層、焼成されて構成された積層体１１２内に、インダク
タンスＬ ₂₁、Ｌ₂₂及びＬ₂₃を構成する３本のストリップ
ライン電極１１４ａ、１１４ｂ及び１１４ｃが直列に形
成された構成を有する。

【００３９】具体的には、前記積層体１１２は、上から
順に、それぞれ１枚の第１１〜第１６の誘電体層１１
６、１１８、１２２、１２６、１２４及び１２８が積み
重ねられて構成されている。

【００４０】また、前記積層体１１２の外周面には、前
記した第１の実施の形態に係るフィルタ１０と同様に、
入力端子部４０（入力端子４６並びに入力側絶縁領域４
８を含む）、出力端子部４２（出力端子５０並びに出力
側絶縁領域５２を含む）及びアース電極４４が形成され
ている（図２参照）。

【００４１】そして、この第２の実施の形態に係るフィ
ルタ１１０においては、図８に示すように、第１３の誘
電体層１２２の上面に３本のストリップライン電極１１
４ａ、１１４ｂ及び１１４ｃが直列に形成されている。
ストリップライン電極１１４ａ及び１１４ｃの一端は、
それぞれ容量電極１３０ａ及び１３０ｂを介してストリ
ップライン電極１１４ｂと結合されており、前記ストリ
ップライン電極１１４ａの他端は入力端子４６に、前記
ストリップライン電極１１４ｃの他端は出力端子５０に
接続されている。

【００４２】前記第１３の誘電体層１２２の上層に位置
する第１２の誘電体層１１８の一主面には、一端がアー
ス電極４４と接続され、かつ、前記容量電極１３０ａと
平面的に重なって容量を形成する内層アース電極１６２
ａ、並びに一端がアース電極４４と接続され、かつ、前
記容量電極１３０ｂと平面的に重なって容量を形成する
内層アース電極１６２ｂが形成されている。

【００４３】前記第１３の誘電体層１２２の下層に位置
する第１４の誘電体層１２６の一主面には、前記第１２
の誘電体層１１８の内層アース電極１６２ａ及び１６２
ｂと同一形状で同一位置に、内層アース電極１７４ａ及
び１７４ｂが形成されている。この場合、前記内層アー
ス電極１７４ａ及び１７４ｂは、それぞれ容量電極１３
０ａ及び１３０ｂと容量を形成する。

【００４４】前記第１４の誘電体層１２６の下層に位置
する第１５の誘電体層１２４の一主面には、それぞれ一
端が入力端子４６（図２参照）及び出力端子５０（図２
参照）に接続され、他端が開放端とされる一対の短冊状
の入力用電極１７０及び出力用電極１７２が形成されて
いる。

【００４５】図９に示すように、第２の実施の形態に係
るフィルタ１１０においては、第１２及び第１３の誘電
体層１１８及び１２２の誘電率ε１は、第１１、第１
４、第１５及び第１６の誘電体層１１６、１２６、１２
４及び１２８の誘電率ε２に対して大きい値となってい
る。この場合、誘電率ε１は、例えば、ε１＝８０であ
り、誘電率ε２は、例えば、ε２＝２５である。

【００４６】第２の実施の形態に係るフィルタ１１０
は、基本的には以上のように構成されるものであるが、
ここで、各電極の電気的な結合について図１０〜図１３
を参照しながら説明する。

【００４７】まず、図１０に示すように、容量電極１３
０ａ及び１３０ｂとアース電極４４との間にはそれぞれ
静電容量Ｃ₂₁及びＣ₂₂が形成されている。また、ストリ
ップライン電極１１４ａ、１１４ｂ及び１１４ｃは、そ
れぞれインダクタンスＬ₂₁、Ｌ₂₂及びＬ₂₃を構成してい
る。

【００４８】図１１に示すように、入力用電極１７０及
び出力用電極１７２とアース電極４４との間にはそれぞ
れ静電容量Ｃ₂₃及びＣ₂₄が形成されている。

【００４９】図１２に示すように、容量電極１３０ａと
第１２の誘電体層１１８の内層アース電極１６２ａ及び
第１４の誘電体層１２６の内層アース電極１７４ａとの
間、並びに容量電極１３０ｂと第１２の誘電体層１１８
の内層アース電極１６２ｂ及び第１４の誘電体層１２６
の内層アース電極１７４ｂとの間には、それぞれ静電容
量Ｃ₂₅、Ｃ₂₆、Ｃ₂₇及びＣ₂₈が形成されている。

【００５０】従って、第２の実施の形態に係るフィルタ
１１０の等価回路は、図１３に示すようになり、ローパ
スフィルタを構成することとなる。

【００５１】このように、第２の実施の形態に係るフィ
ルタ１１０においては、静電容量Ｃ ₂₁、Ｃ₂₂、Ｃ₂₅〜Ｃ
₂₈が形成される誘電体層（第１２及び第１３の誘電体層
１１８及び１２２）の誘電率ε１が高い値に設定されて
いるため、前記静電容量Ｃ₂₁、Ｃ₂₂、Ｃ₂₅〜Ｃ₂₈を構成
する各電極（容量電極１３０ａ及び１３０ｂ、並びに内
層アース電極１６２ａ、１６２ｂ、１７４ａ及び１７４
ｂ等）の面積を減少させることができる。即ち、フィル
タ１１０の小型化が実現される。

【００５２】一方、インダクタンスから発生する電磁界
は誘電率の低い領域に集中する性質があるため、インダ
クタンスＬ₂₁〜Ｌ₂₃の値は第１１、第１４、第１５及び
第１６の誘電体層１１６、１２６、１２４及び１２８の
誘電率ε２に依存する。即ち、前記第１２及び第１３の
誘電体層１１８及び１２２の誘電率ε１を高い値とした
場合であっても、インダクタンスＬ₂₁〜Ｌ₂₃の値の変化
は微小である。従って、インダクタンスＬ₂₁〜Ｌ₂₃に基
づくインピーダンスが減少することに対応して前記静電
容量Ｃ₂₁、Ｃ₂₂、Ｃ₂₅〜Ｃ₂₈を増加させる必要がなく、
フィルタ１１０の小型化が確実に実現される。

【００５３】また、この効果は、第１２及び第１３の誘
電体層１１８及び１２２を第１１、第１４、第１５及び
第１６の誘電体層１１６、１２６、１２４及び１２８に
対して薄くすることによって顕著となる。

【００５４】次に、本発明に係る積層型誘電体フィルタ
をローパスフィルタ（ＬＰＦ）に適用した実施の形態
（第３の実施の形態）を図１４〜図１８を参照しながら
説明する。

【００５５】第３の実施の形態に係るフィルタ２１０
は、図１４に示すように、複数枚の板状の誘電体層が積
層、焼成されて構成された積層体２１２内に、インダク
タンスＬ₃₁及びＬ₃₂を構成する２本のストリップライン
電極２１４ａ及び２１４ｂが直列に形成された構成を有
する。

【００５６】具体的には、前記積層体２１２は、上から
順に、それぞれ１枚の第２１〜第２５の誘電体層２１
６、１２７、２２２、２２４及び２２８が積み重ねられ
て構成されている。

【００５７】また、前記積層体２１２の外周面には、前
記第１及び第２の実施の形態に係るフィルタ１０及び１
１０と同様に、入力端子部４０（入力端子４６並びに入
力側絶縁領域４８を含む）、出力端子部４２（出力端子
５０並びに出力側絶縁領域５２を含む）及びアース電極
４４が形成されている（図２参照）。

【００５８】そして、この第３の実施の形態に係るフィ
ルタ２１０においては、図１４に示すように、第２３の
誘電体層２２２の上面に２本のストリップライン電極２
１４ａ及び２１４ｂが直列に形成されている。ストリッ
プライン電極２１４ａと２１４ｂの一端は、容量電極２
１４ｃを介して結合されており、該容量電極２１４ｃの
両側（ストリップライン電極２１４ａと容量電極２１４
ｃとの結合部分近傍及びストリップライン電極２１４ｂ
と容量電極２１４ｃとの結合部分近傍）には、それぞれ
容量電極２３０ａ及び２３０ｂが設けられている。前記
ストリップライン電極２１４ａの他端は入力端子４６
に、前記ストリップライン電極２１４ｂの他端は出力端
子５０に接続されている。

【００５９】前記第２３の誘電体層２２２の上層に位置
する第２２の誘電体層２１７の一主面には、前記容量電
極２３０ａ及び２３０ｂと平面的に重なって容量を形成
する一対の入力用電極２６１及び出力用電極２６３が形
成されている。前記入力用電極２６１及び出力用電極２
６３は、それぞれ引き回し電極２６１ａ及び２６３ａを
介して入力端子４６（図２参照）及び出力端子５０（図
２参照）に接続されている。また、図１４に示す前記第
２２の誘電体層２１７の一主面には、前記入力用電極２
６１及び出力用電極２６３に挟まれた位置に、一端がア
ース電極４４と接続され、他端が開放端とされる短冊状
の内層アース電極２６２が形成されている。この内層ア
ース電極２６２は、前記第２３の誘電体層２２２の容量
電極２１４ｃと平面的に重なって容量を形成する。

【００６０】前記第２３の誘電体層２２２の下層に位置
する第２４の誘電体層２２４の一主面には、前記入力用
電極２６１及び出力用電極２６３と同一形状で同一位置
に、入力用電極２７０及び出力用電極２７２が形成され
ている。この場合、前記入力用電極２７０及び出力用電
極２７２は、それぞれ前記容量電極２３０ａ及び２３０
ｂと容量を形成する。前記入力用電極２７０及び出力用
電極２７２は、それぞれ引き回し電極２７０ａ及び２７
２ａを介して入力端子４６（図２参照）及び出力端子５
０（図２参照）に接続されている。また、図１４に示す
前記第２４の誘電体層２２４の一主面には、入力用電極
２７０及び出力用電極２７２に挟まれた位置に、前記第
２２の誘電体層２１７の内層アース電極２６２と同様
に、一端がアース電極４４と接続され、他端が開放端と
される短冊状の内層アース電極２７１が形成されてい
る。この内層アース電極２７１は、前記第２３の誘電体
層２２２の容量電極２１４ｃと平面的に重なって容量を
形成する。

【００６１】図１５に示すように、第３の実施の形態に
係るフィルタ２１０においては、第２２及び第２３の誘
電体層２１７及び２２２の誘電率ε１は、第２１、第２
４及び第２５の誘電体層２１６、２２４及び２２８の誘
電率ε２よりも大きい値となっている。この場合、誘電
率ε１は、例えば、ε１＝８０であり、誘電率ε２は、
例えば、ε２＝２５である。

【００６２】第３の実施の形態に係るフィルタ２１０
は、基本的には以上のように構成されるものであるが、
ここで、各電極の電気的な結合について図１６〜図１８
を参照しながら説明する。

【００６３】まず、図１６に示すように、ストリップラ
イン電極２１４ａ及び２１４ｂは、それぞれインダクタ
ンスＬ₃₁及びＬ₃₂を構成している。図１７に示すよう
に、容量電極２１４ｃと内層アース電極２６２及び内層
アース電極２７１との間には、それぞれ静電容量Ｃ_31a
及びＣ_31b（等価的にＣ₃₁と記す場合がある）が形成さ
れている。また、入力用電極２６１、入力用電極２７
０、出力用電極２６３及び出力用電極２７２とアース電
極４４との間には、それぞれ静電容量Ｃ₃₂、Ｃ₃₃、Ｃ₃₄
及びＣ₃₅が形成されている。さらに、容量電極２３０ａ
と前記入力用電極２６１及び入力用電極２７０との間、
並びに容量電極２３０ｂと前記出力用電極２６３及び出
力用電極２７２との間には、それぞれ静電容量Ｃ₃₆、Ｃ
₃₇、Ｃ₃₈及びＣ₃₉が形成されている。

【００６４】従って、第３の実施の形態に係るフィルタ
２１０の等価回路は、図１８に示すようになり、ローパ
スフィルタを構成することとなる。この図１８に示す構
成では、静電容量Ｃ₃₆、Ｃ₃₇及びインダクタンスＬ₃₁か
らなる並列共振回路、並びに静電容量Ｃ₃₈、Ｃ₃₉及びイ
ンダクタンスＬ₃₂からなる並列共振回路により、減衰域
に極を設けることができ、急峻な減衰特性が得られる。

【００６５】このように、第３の実施の形態に係るフィ
ルタ２１０においては、静電容量Ｃ ₃₁、Ｃ₃₆〜Ｃ₃₉が形
成される誘電体層（第２２及び第２３の誘電体層２１７
及び２２２）の誘電率ε１が高い値に設定されているた
め、前記静電容量Ｃ₃₁、Ｃ₃₆〜Ｃ₃₉を構成する各電極
（容量電極２３０ａ及び２３０ｂ、入力用電極２６１及
び２７０、並びに出力用電極２６３及び２７２等）の面
積を減少させることができる。即ち、フィルタ２１０の
小型化が実現される。

【００６６】一方、インダクタンスから発生する電磁界
は誘電率の低い領域に集中する性質があるため、インダ
クタンスＬ₃₁及びＬ₃₂の値は第２１、第２４及び第２５
の誘電体層２１６、２２４及び２２８の誘電率ε２に依
存する。即ち、前記第２２及び第２３の誘電体層２１７
及び２２２の誘電率ε１を高い値とした場合であって
も、インダクタンスＬ₃₁及びＬ₃₂の値の変化は微小であ
る。従って、インダクタンスＬ₃₁及びＬ₃₂に基づくイン
ピーダンスが減少することに対応して前記静電容量
Ｃ₃₁、Ｃ₃₆〜Ｃ₃₉を増加させる必要がなく、フィルタ２
１０の小型化が確実に実現される。

【００６７】また、この効果は、第２２及び第２３の誘
電体層２１７及び２２２を第２１、第２４及び第２５の
誘電体層２１６、２２４及び２２８に対して薄くするこ
とによってより顕著となる。

【００６８】次に、第１〜第３の実施の形態に係るフィ
ルタ１０、１１０及び２１０の製造方法について説明す
る。

【００６９】第１の実施の形態に係るフィルタ１０は、
共振素子１４ａ及び１４ｂ、電極３０及び３２、結合調
整電極６０、内層アース電極６２及び７４、入力用電極
７０並びに出力用電極７２を完全に積層体１２中に内装
（内蔵）し、第２の実施の形態に係るフィルタ１１０
は、ストリップライン電極１１４ａ、１１４ｂ及び１１
４ｃ、容量電極１３０ａ及び１３０ｂ、内層アース電極
１６２ａ及び１６２ｂ、内層アース電極１７４ａ及び１
７４ｂ、入力用電極１７０並びに出力用電極１７２を完
全に積層体１１２中に内装（内蔵）し、第３の実施の形
態に係るフィルタ２１０は、ストリップライン電極２１
４ａ及び２１４ｂ、容量電極２１４ｃ、容量電極２３０
ａ及び２３０ｂ、入力用電極２６１及び２７０、出力用
電極２６３及び２７２、並びに内層アース電極２６２及
び２７１を完全に積層体２１２中に内装（内蔵）するこ
とから、これらの電極には損失の少ない比抵抗の低いも
のを用いることが好ましい。

【００７０】使用する誘電体としては、信頼性が高く、
誘電率の選択の幅が広いもの、即ちセラミック誘電体が
好ましい。この場合、フィルタの小型化を有効に図るこ
とができる。

【００７１】また、製造方法としては、セラミック粉末
の成形体に導体ペーストを塗布して電極パターンを形成
した後、各々の成形体を積層し、更に焼成して緻密化
し、導体がその内部に積層された状態でセラミック誘電
体と一体化することが望ましい。

【００７２】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。

【００７３】また、マイクロ波フィルタとしてのデバイ
スの性格上、形成される共振回路の共振周波数の温度特
性（温度係数）が±５０ｐｐｍ／℃以下になるような誘
電体材料が好ましい。

【００７４】このような誘電体材料としては、例えばコ
ージェライト系ガラス粉末とＴｉＯ ₂粉末及びＮｄ₂Ｔ
ｉ₂Ｏ₇粉末との混合物等のガラス系のものや、ＢａＯ
−ＴｉＯ₂−Ｒｅ₂Ｏ₃−Ｂｉ₂Ｏ₃系組成（Ｒｅ：レ
アアース成分）に若干のガラス形成成分やガラス粉末を
添加したもの、酸化バリウム−酸化チタン−酸化ネオジ
ウム系誘電体磁気組成物粉末に若干のガラス粉末を添加
したものがある。

【００７５】一例として、第１の実施の形態に係るフィ
ルタ１０の第２〜第５の誘電体層１８、２０、２２及び
２４、第２の実施の形態に係るフィルタ１１０の第１２
及び第１３の誘電体層１１８及び１２２、並びに第３の
実施の形態に係るフィルタ２１０の第２２及び第２３の
誘電体層２１７及び２２２（誘電率ε１＝８０である誘
電体層）に対しては、ＭｇＯ：１８ｗｔ％−Ａｌ
₂Ｏ₃：３７ｗｔ％−ＳｉＯ ₂：３７ｗｔ％−Ｂ
₂Ｏ₃：５ｗｔ％−ＴｉＯ₂：３ｗｔ％なる組成のガラ
ス粉末の７３ｗｔ％と、市販のＴｉＯ₂粉末の１７ｗｔ
％と、Ｎｄ₂Ｔｉ₂Ｏ₇粉末の１０ｗｔ％を十分に混合
し、混合粉末を得た。

【００７６】なお、Ｎｄ₂Ｔｉ₂Ｏ₇粉末は、Ｎｄ₂Ｏ
₃粉末とＴｉＯ₂粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。

【００７７】一方、第１の実施の形態に係るフィルタ１
０の第１、第６及び第７の誘電体層１６、２６及び２
８、第２の実施の形態に係るフィルタ１１０の第１１、
第１４、第１５及び第１６の誘電体層１１６、１２６、
１２４及び１２８、並びに第３の実施の形態に係るフィ
ルタ２１０の第２１、第２４及び第２５の誘電体層２１
６、２２４及び２２８（誘電率ε２＝２５である誘電体
層）に対しては、ＺｎＯ：１７ｍｏｌ％−ＢａＯ：２４
ｍｏｌ％−ＴｉＯ₂：４９ｍｏｌ％−ＭｎＯ：５ｍｏｌ
％−Ａｌ₂Ｏ₃：５ｍｏｌ％なる組成物の１００ｗｔ％
と、ガラス粉末の５ｗｔ％を十分に混合し、混合粉末を
得た。

【００７８】次いで、それぞれの混合粉末に、アクリル
系有機バインダー、可塑剤、トルエン及びアルコール系
の溶剤を加え、アルミナ玉石で十分に混合してスラリー
とした。そして、このスラリーを用いて、ドクターブレ
ード法により、０．２ｍｍ〜０．５ｍｍの厚みのグリー
ンテープを作製した。

【００７９】次に、銀ペーストを導体ペーストとして図
１、図８及び図１４に示した導体パターンをそれぞれ印
刷し、次いで、これら導体パターンが印刷されたグリー
ンテープの厚みを調整するために必要なグリーンテープ
を重ねて図１、図８及び図１４の構造となるように重
ね、積層した後、９００℃で焼成して、積層体１２、１
１２、２１２を作製した。

【００８０】なお、この発明に係る積層型誘電体フィル
タは、上述の実施の形態に限らず、この発明の要旨を逸
脱することなく、種々の構成を採り得ることはもちろん
である。

【００８１】

【発明の効果】以上説明したように、本発明によれば、
小型化が実現可能な積層型誘電体フィルタを得ることが
できる。

【図面の簡単な説明】

【図１】第１の実施の形態に係るフィルタの構成を示す
分解斜視図である。

【図２】第１の実施の形態に係るフィルタの外観を示す
斜視図である。

【図３】第１の実施の形態に係るフィルタにおける誘電
体層の積層状態を示す断面図である。

【図４】第１の実施の形態に係るフィルタにおいて、第
２の誘電体層〜第６の誘電体層に形成された電極のパタ
ーンを示す説明図である。

【図５】図４に示すフィルタをＶ−Ｖ線に沿って切断し
た場合の構成を示す断面図である。

【図６】図４に示すフィルタをＶＩ−ＶＩ線に沿って切
断した場合の構成を示す断面図である。

【図７】第１の実施の形態に係るフィルタを示す等価回
路図である。

【図８】第２の実施の形態に係るフィルタの構成を示す
分解斜視図である。

【図９】第２の実施の形態に係るフィルタにおける誘電
体層の積層状態を示す断面図である。

【図１０】第２の実施の形態に係るフィルタにおいて、
第２の誘電体層〜第５の誘電体層に形成された電極のパ
ターンを示す説明図である。

【図１１】図１０に示すフィルタをＸＩ−ＸＩ線に沿っ
て切断した場合の構成を示す断面図である。

【図１２】図１０に示すフィルタをＸＩＩ−ＸＩＩ線に
沿って切断した場合の構成を示す断面図である。

【図１３】第２の実施の形態に係るフィルタを示す等価
回路図である。

【図１４】第３の実施の形態に係るフィルタの構成を示
す分解斜視図である。

【図１５】第３の実施の形態に係るフィルタにおける誘
電体層の積層状態を示す断面図である。

【図１６】第３の実施の形態に係るフィルタにおいて、
第２の誘電体層〜第４の誘電体層に形成された電極のパ
ターンを示す説明図である。

【図１７】図１６に示すフィルタをＸＶＩＩ−ＸＶＩＩ
線に沿って切断した場合の構成を示す断面図である。

【図１８】第３の実施の形態に係るフィルタを示す等価
回路図である。

【符号の説明】

１０、１１０、２１０…フィルタ１２、１１２、２
１２…積層体１４ａ、１４ｂ…共振素子６０…結合調整電
極６２、７４、１６２ａ、１６２ｂ、１７４ａ、１７４
ｂ、２６２、２７１…内層アース電極７０、１７０、２６１、２７０…入力用電極７２、１７２、２６３、２７２…出力用電極１１４ａ〜１１４ｃ、２１４ａ、２１４ｂ…ストリップ
ライン電極１３０ａ、１３０ｂ、２１４ｃ、２３０ａ、２３０ｂ…
容量電極

Claims

【特許請求の範囲】

【請求項１】外周面に入力端子、出力端子及びアース電
極が形成された誘電体層と、前記誘電体層内に設けられたストリップライン電極と、前記誘電体層内に設けられ、前記ストリップライン電極
の一部と容量を形成する電極とを具備し、前記ストリップライン電極と前記電極との間に位置する
誘電体層の誘電率は、他の部分の誘電体層の誘電率より
高いことを特徴とする積層型誘電体フィルタ。
【請求項２】外周面に入力端子、出力端子及びアース電
極が形成された誘電体層と、前記誘電体層内に設けられた複数の片側短絡型の共振素
子と、前記誘電体層内に設けられ、前記複数の共振素子のう
ち、少なくとも入力側の共振素子と容量を形成する入力
用電極とを具備し、前記入力側の共振素子と前記入力用電極との間に位置す
る誘電体層の誘電率は、他の部分の誘電体層の誘電率よ
り高いことを特徴とする積層型誘電体フィルタ。
【請求項３】外周面に入力端子、出力端子及びアース電
極が形成された誘電体層と、前記誘電体層内に設けられ、直列に接続された複数のス
トリップライン電極と、前記誘電体層内に設けられ、前記複数のストリップライ
ン電極の一部と容量を形成する電極とを具備し、前記ストリップライン電極と前記電極との間に位置する
誘電体層の誘電率は、他の部分の誘電体層の誘電率より
高いことを特徴とする積層型誘電体フィルタ。