JP2957041B2 - 積層型誘電体フィルタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は携帯用電話器等の高周波
機器に利用するフィルタやアンテナ共用器に使用される
積層型誘電体フィルタに関する。

【０００２】

【従来の技術】従来の誘電体フィルタは、コムライン型
フィルタの場合もインタデジタルライン型フィルタの場
合も、一方の端を短絡した１／４波長ストリップライン
共振器からなる共振素子を並行に配設し、隣合う共振素
子間の分布結合によって、帯域幅等の希望する周波数特
性を得るように構成している。しかし、かかる構成では
隣合う共振素子間の結合しかないために、減衰ピークを
形成して減衰特性を改善することはできない。このため
に、減衰特性を改善するため共振素子数を増加させる方
法が採られるが、共振素子数を増加させた場合は挿入損
失が増加する。

【０００３】そこで、周波数特性に減衰ピークを形成す
るために、隣合う共振素子間以外に、共振素子を飛び越
した結合を設けることが行われる。この例は特開昭６４
ー７８００１公報に示されているように、隔たった共振
素子を結合させることによって帯域の高域側、または低
域側に減衰ピークを形成している。

【０００４】

【発明が解決しようとする課題】しかるに、上記した従
来例によるときは共振素子の他に、共振素子間に結合の
ためのコイルや、隔たった共振素子を結合させるための
容量素子などを必要とし、製作に手数がかかるのみなら
ず、減衰ピークの周波数にばらつきが多いという問題点
の他に、部品点数が増加して小型化が困難となるという
問題点があった。

【０００５】本発明は、減衰ピークの周波数にばらつき
が少なく、かつ小型化が容易な積層型誘電体フィルタを
提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明の請求項１の積層
型誘電体フィルタは、複数の誘電体層が積層されて構成
された誘電体基板の両主面に形成されたアース電極と、
前記誘電体基板に内装された入力端側共振素子と、前記
誘電体基板に内装され、前記入力端側共振素子と誘導結
合する出力端側共振素子と、前記誘電体基板に内装さ
れ、前記入力端側共振素子と前記出力端側共振素子の上
下に位置する誘電体層のうち、一方の誘電体層を挟んで
前記入力端側共振素子の一部と前記出力端側共振素子の
一部とに対向する入力用電極と、 前記誘電体基板に内装
され、前記入力端側共振素子と前記出力端側共振素子の
上下に位置する誘電体層のうち、他方の誘電体層を挟ん
で前記入力端側共振素子の一部と前記出力端側共振素子
の一部とに対向する出力用電極とを備えたことを特徴と
する。

【０００７】本発明の請求項２記載の積層型誘電体フィ
ルタは、本発明の請求項１の積層型誘電体フィルタにお
いて、前記入力用電極は前記出力端側共振素子に対向す
る部分を含む所定長部分の幅を細く形成し、かつ、前記
出力用電極は前記入力端側共振素子に対向する部分を含
む所定長部分の幅を細く形成したことを特徴とする。

【０００８】本発明の請求項３記載の積層型誘電体フィ
ルタは、複数の誘電体層が積層されて構成された誘電体
基板の両主面に形成されたアース電極と、 前記誘電体基
板に内装された入力端側共振素子と、前記誘電体基板に
内装された出力端側共振素子と、前記誘電体基板におい
て前記入力端側共振素子と出力端側共振素子との間に並
設され、入力端側共振素子の隣に位置する共振素子とは
誘導結合し、かつ、出力端側共振素子の隣に位置する共
振素子とは誘導結合する１以上の共振素子と、前記誘電
体基板に内装され、かつ、誘電体層を挟んで入力端側共
振素子の一部と入力端側共振素子の隣に位置する共振素
子の一部とに対向する入力用電極と、 前記誘電体基板に
内装され、かつ、誘電体層を挟んで出力端側共振素子の
一部と出力端側共振素子の隣に位置する共振素子の一部
とに対向する出力用電極とを備えたことを特徴とする。

【０００９】本発明の請求項４の積層型誘電体フィルタ
は、本発明の請求項３の積層型誘電体フィルタにおいて
入力用電極は入力端側共振素子の隣に位置する共振素子
に対向する部分を含む所定長部分の幅を細く形成し、出
力用電極は出力端側共振素子の隣に位置する共振素子に
対向する部分を含む所定長部分の幅を細く形成したこと
を特徴とする。

【００１０】

【作用】本発明の請求項１の積層型誘電体フィルタによ
れば、誘電体層を挟んで出力端側共振素子の一部は入力
電極に対向して、出力端側共振素子と入力電極との間に
静電容量が形成され、かつこの静電容量は出力端側共振
素子と入力電極との対向面積によって定まるため、静電
容量の設定は容易となって、フィルタの遮断周波数の高
域側外における減衰がピークとなる周波数にばらつきが
無くなる。また出力端側についても同様である。

【００１１】本発明の請求項２の積層型誘電体フィルタ
よれば、入力用電極において出力端側共振素子に対向す
る部分を含む所定長部分の幅を細く形成したため、出力
端側共振素子の位置がばらついても静電容量の変化は少
なくて済み、フィルタの遮断周波数の高域側外における
減衰がピークとなる周波数にばらつきが少なくて済むこ
とになる。また、出力用電極において入力端側共振素子
に対向する部分を含む所定長部分の幅を細く形成したと
きも同様である。

【００１２】本発明の請求項３の積層型誘電体フィルタ
によれば、誘電体層を挟んで入力端側共振素子の隣に位
置する共振素子の一部は入力電極に対向して、入力端側
共振素子の隣に位置する共振素子と入力電極との間に静
電容量が形成され、かつこの静電容量は入力端側共振素
子の隣に位置する共振素子と入力電極との対向面積によ
って定まるため、静電容量の設定は容易となって、フィ
ルタの遮断周波数の高域側外における減衰がピークとな
る周波数にばらつきが無くなる。また出力端側について
も同様である。

【００１３】本発明の請求項４の積層型誘電体フィルタ
によれば、入力用電極において入力端側共振素子の隣に
位置する共振素子に対向する部分を含む所定長部分の幅
を細く形成したときは、入力端側共振素子の隣に位置す
る共振素子の位置がばらついても静電容量の変化は少な
くて済み、フィルタの遮断周波数の高域側外における減
衰がピークとなる周波数にばらつきが少なくて済むこと
になる。また、出力用電極において出力端側共振素子の
隣に位置する共振素子に対向する部分を含む所定長部分
の幅を細く形成したときも同様である。

【００１４】

【実施例】以下本発明を実施例によって説明する。

【００１５】図１は本発明の一実施例の模式展開図であ
り、図２は本発明の一実施例の斜視図であり、図３は本
発明の一実施例の構成を示す模式的な平面図および側面
図である。

【００１６】誘電体層１₁ の裏面全面に形成される後記
のアース電極２に一端部がそれぞれ電気的に接続される
１／４波長ストリップライン共振器を構成する共振素子
３₁〜３₃ を誘電体層１₁ の表面に形成し、一端部がア
ース電極２に電気的に接続され、かつ他端が共振素子３
₁ 〜３₃ の他端から所定の間隔離れて対向するストリッ
プラインからなる電極４₁ 〜４₃ を誘電体層１₁ の前記
表面に形成して、共振素子３₁ 〜３₃ 各々の間を誘導結
合させ、コムライン型のフィルタを構成する。共振素子
３₁ 〜３₃ 各々の間の誘導結合によるインダクタンスを
コイル８₁ 、８ ₂ で示す。

【００１７】誘電体層１₁ 上に積層される誘電体層１₂
の表面に、誘電体層１₂ を挟んで入力側の共振素子３₁
の一部と共振素子３₁ に隣合う共振素子３₂ の一部に重
なると共に、共振素子３₁ および共振素子３₂ にほぼ直
交するように入力用電極５₁を形成し、同様に誘電体層
１₂ の表面に誘電体層１₂ を挟んで出力側の共振素子３
₃ の一部と共振素子３₃ に隣合う共振素子３₂ の一部に
重なると共に、共振素子３₂ および共振素子３₃ にほぼ
直交するように出力用電極５₂ を形成する。

【００１８】なお、入力用電極５₁ は共振素子３₂ に対
向する部分を含む所定長部分の幅を細く形成し、出力用
電極５₂ は共振素子３₂ に対向する部分を含む所定長部
分の幅を細く形成してある。

【００１９】誘電体層１₂ 上に、表面にアース電極２が
形成される誘電体層１₃ を積層して、誘電体層１₁ 〜誘
電体層１₃ を一体に構成し、一体に構成した誘電体層１
₁ 〜誘電体層１₃ の表面および裏面と、入力端子部６₁
および出力端子部６₂ を除く側面とにアース電極２を塗
布して形成する。

【００２０】一方、一体に構成した誘電体層１₁ 〜誘電
体層１₃ の入力端子部６₁ 内にアース電極２と電気的に
絶縁して、入力用電極５₁ と電気的に接続された入力端
子７ ₁ を形成し、さらに同様に一体に構成した誘電体層
１₁ 〜誘電体層１₄ の出力端子部６₂ 内に、アース電極
２と電気的に絶縁して、出力用電極５₂ と電気的に接続
された出力端子７₂ を形成する。

【００２１】以上のように構成した本実施例において、
共振素子３₁ 〜共振素子３₃ 、電極４₁ 〜４₃ 、入力用
電極５₁ および出力用電極５₂ の空間的な構成を平面図
および断面図で示せば図３（ａ）および図３（ｂ）に示
す如くであって、共振素子３ ₁ 〜共振素子３₃ と入力用
電極５₁ および出力用電極５₂ との間に誘電体層１₂を
挟んで重なり部分があって、誘電体層１₂ を含む重なり
部分において静電結合された状態となっている。この静
電容量をそれぞれ、静電容量８₁₁、８₁₂、８₁₃、８₁₄と
する。

【００２２】上記のように構成された本実施例の電気的
な等価回路は図４（ａ）に示すようになる。図４（ａ）
におけるコイル８₁ 、静電容量８₁₁、および静電容量８
₁₃をΔ−Ｙ変換すれば入力側静電容量９₁ 、結合静電容
量９₃ および共振素子３₁ と直列接続されるインダクタ
ンス９₅ となり、同様にコイル８₂ 、静電容量８₁₂、静
電容量８₁₄をΔ−Ｙ変換すれば出力側静電容量９₂ 、結
合静電容量９₄ および共振素子３₃ と直列接続されるイ
ンダクタンス９₆ となって、図４（ａ）の等価回路は図
４（ｂ）の等価回路となり、バンドパス特性を呈する。
ここで、図４（ａ）および（ｂ）における並列共振回路
の静電容量は、共振素子３₁ 〜３₃ を並列共振回路に等
価変換したときの静電容量と共振素子３₁ 〜３₃ に対向
する電極４₁ 〜４₃ との間に形成される静電容量との和
からなる合成静電容量を示している。

【００２３】本実施例では上記のように等価的に、共振
素子３₁ に直列にインダクタンス９ ₅ が接続された状態
および共振素子３₃ に直列にインダクタンス９₆ が接続
された状態となって、本実施例によるバンドパスフィル
タの通過帯域の高域側に減衰のピークが生ずる。この減
衰のピークが生ずる周波数は静電容量８₁₃、静電容量８
₁₄によって変動する。

【００２４】しかるに、静電容量８₁₃は、誘電体層１₂
の厚さを一定とすれば、誘電体層１ ₂ を挟んで共振素子
３₂ と入力用電極５₁ との対向面積によって設定され、
静電容量８₁₄は、誘電体層１₂ を挟んで共振素子３₂ と
出力用電極５₂ との対向面積によって設定される。しか
るに共振素子３₁ 〜３₃ の幅および入、出力用電極
５ ₁ 、５₂ の幅の設定は容易であって、共振素子３₂ と
入力用電極５₁ との対向面積および共振素子３₂ と出力
用電極５₂ との対向面積をばらつきなく設定することは
容易であって、この対向面積をばらつきなく設定するこ
とによって減衰のピークが生ずる周波数のばらつきが抑
制される。

【００２５】さらにまた、本実施例では図１に示すよう
に入力用電極５₁ の幅を共振素子３ ₂ と対向する部分を
含む所定長にわたって狭く設定してあるため、共振素子
３₂の位置にずれが生じても共振素子３₂ と入力用電極
５₁ との対向面積のばらつきは殆どなく、この結果静電
容量８₁₃の変化は少なくて済む。また、出力用電極５ ₂
の幅を共振素子３₂ と対向する部分を含む所定長にわた
って狭く設定してあるため、共振素子３₂ の位置にずれ
が生じても共振素子３₂ と出力用電極５₂ との対向面積
のばらつきは殆どなく、その結果静電容量８₁₄の変化は
少なくて済む。このため、入力用電極５₁ の幅を共振素
子３₂ と対向する部分を含む所定長にわたって狭く設定
しない場合よりも、出力用電極５₂ の幅を共振素子３₂
と対向する部分を含む所定長にわたって狭く設定しない
場合よりも、減衰のピークが生ずる周波数の変動がさら
に少なくて済むことになる。

【００２６】また、コイル８₁ および８₂ は共振素子３
₁ 、３₂ 、３₃ 間の誘導結合でえられ、かつ静電容量８
₁₁、８₁₂、８₁₃および８₁₄は誘電体層１₂ と共振素子３
₁ 、３₂ 、３₃ と入力用電極５₁ 、出力用電極５₂ とに
よって得られるため、別途部品を必要とせず、小型化が
可能となる。

【００２７】さらにまた、上記した実施例においては、
電極４₁ 〜４₃ を誘電体層１₁ の表面に形成したため
に、図４（ａ）および（ｂ）の並列共振回路の静電容量
は共振素子３₁ 〜３₃ 自体の並列共振回路の静電容量と
共振素子３₁ 〜３₃ に対向する電極４₁ 〜４₃ との間に
形成される静電容量との和からなる合成静電容量となっ
て、共振周波数を同一とすれば並列共振回路のインダク
タンスは小さくて済むことになって、共振素子３₁ 〜３
₃ の長さは短くて済み、積層誘電体フィルタの容積は小
さくて済むことになる。

【００２８】次に本実施例の積層誘電体フィルタの製造
方法について説明する。

【００２９】本積層誘電体フィルタは共振素子３₁ 〜３
₃ 、電極４₁ 〜４₃ 、入力用電極５ ₁ および出力用電極
５₂ を完全に誘電体層１₁ 〜１₃ からなる誘電体中に内
蔵することから、共振素子３₁ 〜３₃ 、電極４₁ 〜
４₃ 、入力用電極５₁ および出力用電極５₂ には損失の
少ない比抵抗の低いものを用いることが望ましく、低抵
抗のＡｇ系、若しくはＣｕ系の導体を用いることが好ま
しい。

【００３０】使用する誘電体としては、信頼性が高く誘
電率εγが大きいため、小型化が可能となるセラミック
ス誘電体が好ましい。

【００３１】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体が積層された構造でセラミックス誘電体と一体
化することが望ましい。

【００３２】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ₂ 粉末およびＮｄ₂ Ｔｉ₂ Ｏ₇ 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ₂ −ＲＥ₂ Ｏ
₃ −Ｂｉ₂ Ｏ₃ 系組成（ＲＥ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したものがある。

【００３３】一例として、ＭｇＯ：１８ｗｔ％−Ａｌ₂
Ｏ₃ ：３７ｗｔ％−ＳｉＯ₂ ：３７ｗｔ％−Ｂ₂ Ｏ₃ ：
５ｗｔ％−ＴｉＯ₂ ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ₂ 粉末の１７ｗｔ％と、Ｎ
ｄ₂ Ｔｉ₂ Ｏ₇ 粉末の１０ｗｔ％を充分に混合し、混合
粉末を得た。なお、Ｎｄ₂ Ｔｉ₂ Ｏ₇ 粉末は、Ｎｄ₂Ｏ
₃ 粉末とＴｉＯ₂ 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で充分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンテープを作製した。

【００３４】上記一実施例の場合は、銀ペーストを導体
ペーストとして、前記グリーンテープ上に、図１に示し
た導体パターンを印刷し、次いで、これら導体パターン
が印刷されたグリーンテープの厚みを調整するため必要
なグリーンテープを重ねて図１の構造となるように重
ね、積層した後、９００℃で焼成した。

【００３５】上記のように構成した積層誘電体フィルタ
本体の両主面すなわち誘電体層１₁の裏面対応面、誘電
体層１₃ の表面対応面、入、出力端子部６₁ 、６₂ の部
分を除く側面に図２に示すように銀電極からなるアース
電極２を印刷し、さらにアース電極２から電気的に絶縁
し、かつ入力用電極５₁ 、出力用電極５₂ に各別に電気
的に接続する銀電極を入、出力端子部６₁ 、６₂ 内に
入、出力端子７₁ 、７₂として印刷して、印刷した電極
を８５０℃で焼きつけた。

【００３６】上記の積層誘電体フィルタにおいて、各共
振素子３₁ 〜３₃ の幅を０．８ｍｍ、かつ共振素子間の
間隔を１．２ｍｍ、共振素子３₁ 〜３₃ の長さを４ｍ
ｍ、電極４₁ 〜４₃ の幅を０．８ｍｍ、電極４₁ 〜４₃
の長さを０．５ｍｍ、共振素子３₁ 〜３₃ とそれぞれ対
向する電極４₁ 〜４₃ との間隔を０．３ｍｍとし、入力
用電極５₁ と共振素子３₂ との対向面積を０．９６ｍｍ
² 、出力用電極５₂ と共振素子３₂ との対向面積を０．
９６ｍｍ² 、誘電体層１₁ 、１₂ 、１₃ の厚さを０．２
ｍｍとしたとき、中心周波数１８００ＭＨｚ、帯域幅は
７５ＭＨｚ、挿入損失は２．２ｄＢ以下であった。さら
に減衰ピークの周波数は１９６０ＭＨｚであり、そのと
きの減衰量は５０ｄＢであった。このフィルタを３０個
作ったとき、減衰ピークの周波数のばらつきは、標準偏
差が４ＭＨｚであった。

【００３７】また、入力用電極５₁ は共振素子３₂ との
対向部分を細くせず、入力用電極５ ₁ と共振素子３₂ と
の対向面積を上記の場合と同一にし、かつ出力用電極５
₂ についても共振素子３₂ との対向部分を細くせず、共
振素子３₂ との対向面積を上記の場合と同一にして製造
した場合は、中心周波数は１８００ＭＨｚ、帯域幅は７
５ＭＨｚ、挿入損失は２．３ｄＢ以下であった。また、
減衰ピークの周波数は１９５０ＭＨｚであり、そのとき
の減衰量は５０ｄＢであった。このフィルタを３０個作
ったとき、減衰ピークの周波数のばらつきは、標準偏差
が１０ＭＨｚであった。

【００３８】以上説明した一実施例において、共振素子
が３個の場合を例示したが、共振素子数が２個であって
もよく、この場合は図５（ａ）に示すように、前記一実
施例において共振素子３₂ および電極４₂ を除去し、共
振素子３₁ と共振素子３₃ とを誘導結合とし、誘電体層
１₂ を挾んで共振素子３₁ の１部と共振素子３₃ の１部
とに対向する入力用電極５₁ を設け、誘電体層１₁ を挾
んで共振素子３₁ の１部と共振素子３₃ の１部とに対向
する出力用電極５₂ を設ければよい。

【００３９】この場合の電気的な等価回路は図５（ｂ）
に示すようになり、この場合において上記した一実施例
の場合と同様の作用をする。ここで、静電容量８₂₁、静
電容量８₂₃は共振素子３₁ 、共振素子３₃ と入力用電極
５₁ との間の静電容量を示し、静電容量８₂₂、静電容量
８₂₄は共振素子３₃ 、共振素子３₁ と出力用電極５₂と
の間の静電容量を示し、コイル８₂₅は共振素子３₁ と共
振素子３₃ との間の誘導結合のインダクタンスを示して
いる。

【００４０】また、共振素子数が３個を超えてもよく、
例えば共振素子３₂ と３₃ との間に共振素子３₄ を設
け、共振素子３₂ と共振素子３₄ との結合を誘導結合と
した場合は、電気的な等価回路は図６に示す如くになっ
て、共振素子３₂ と共振素子３ ₄ とはコイル８₃ によっ
て接続され回路となる。この場合においても上記した一
実施例の場合と同様の作用をする。

【００４１】また、入力用電極と出力用電極は、共振電
極を挟んだ上下の層に形成してもよい。

【００４２】また、共振素子３₂ と共振素子３₄ との結
合を容量結合とした場合は、電気的な等価回路は図６に
示すコイル８₃ に代わって静電容量によって共振素子３
₂ と共振素子３₄ とが接続された状態となるが、この場
合でも上記した一実施例と同様の作用をする。すなわ
ち、共振素子３₁ と３₂ の結合および共振素子３₂ と３
₃ の結合は誘導結合であることを必要とするが、共振素
子３₂ と共振素子３₄ との結合は誘導結合であっても、
容量結合であっても差し支えない。

【００４３】以上の実施例において共振素子の配置がカ
ムライン型の場合について説明したがインタデジタルラ
イン型の場合にも適応することができる。

【００４４】

【発明の効果】以上説明した如く請求項１の発明によれ
ば、誘電体層を挟んで出力端側共振素子の一部は入力電
極に対向して、出力端側共振素子と入力電極との間に静
電容量が形成され、かつこの静電容量は出力端側共振素
子と入力電極との対向面積によって定まるため、静電容
量の設定は容易となって、フィルタの遮断周波数の高域
側外における減衰がピークとなる周波数にばらつきが無
くなる効果が得られる。また出力端側についても同様で
あって、フィルタの遮断周波数の高域側外における減衰
がピークとなる周波数にばらつきが無くなる効果が得ら
れる。さらにこの結果、高域側の遮断周波数のばらつき
がなくなる効果がある。さらに、別途コイル等の部品が
必要なく、小型化ができる効果がある。

【００４５】さらに請求項２の発明によれば、入力用電
極において出力端側共振素子に対向する部分を含む所定
長部分の幅を細く形成したときは、出力端側共振素子の
位置がばらついても静電容量の変化は少なくて済み、フ
ィルタの遮断周波数の高域側外における減衰がピークと
なる周波数にばらつきがさらに少なくなる効果がある。
また出力用電極において入力端側共振素子に対向する部
分を含む所定長部分の幅を細く形成したときは同様に、
入力端側共振素子の位置がばらついても静電容量の変化
は少なくなって、フィルタの遮断周波数の高域側外にお
ける減衰がピークとなる周波数にばらつきがさらに少な
くなる効果がある。

【００４６】請求項３の発明によれば、誘電体層を挟ん
で入力端側共振素子の隣に位置する共振素子の一部は入
力電極に対向して、入力端側共振素子の隣に位置する共
振素子と入力電極との間に静電容量が形成され、かつこ
の静電容量は入力端側共振素子の隣に位置する共振素子
と入力電極との対向面積によって定まるため、静電容量
の設定は容易となって、フィルタの遮断周波数の高域側
外における減衰がピークとなる周波数にばらつきが無く
なる効果が得られる。また出力端側についても同様であ
って、フィルタの遮断周波数の高域側外における減衰が
ピークとなる周波数にばらつきが無くなる効果が得られ
る。さらにこの結果、高域側の遮断周波数のばらつきが
なくなる効果がある。さらに、別途コイル等の部品が必
要なく、小型化ができる効果がある。

【００４７】さらに請求項４の発明によれば、入力用電
極において出力端側共振素子の隣に位置する共振素子に
対向する部分を含む所定長部分の幅を細く形成したとき
は、入力端側共振素子の隣に位置する共振素子の位置が
ばらついても静電容量の変化は少なくて済み、フィルタ
の遮断周波数の高域側外における減衰がピークとなる周
波数にばらつきがさらに少なくなる効果がある。また出
力用電極において出力端側共振素子の隣に位置する共振
素子に対向する部分を含む所定長部分の幅を細く形成し
たときは同様に、入力端側共振素子の隣に位置する共振
素子の位置がばらついても静電容量の変化は少なくなっ
て、フィルタの遮断周波数の高域側外における減衰がピ
ークとなる周波数にばらつきがさらに少なくなる効果が
ある。

【図面の簡単な説明】

【図１】本発明の一実施例の模式展開図である。

【図２】本発明の一実施例の斜視図である。

【図３】本発明の一実施例の構成を示す模式的な平面図
および断面図である。

【図４】本発明の一実施例の電気的な等価回路図であ
る。

【図５】本発明の一実施例において共振素子数を減少し
た場合の模式的な平面図および電気的な等価回路図であ
る。

【図６】本発明の一実施例において共振素子数を増加し
た場合の電気的な等価回路図である。

【符号の説明】

１₁ 〜１₃ …誘電体層 ２…アース電極 ３₁ 〜３₄ …共振素子 ４₁ 〜４₃ …電極 ５₁ …入力用電極 ５₂ …出力用電極 ７₁ …入力端子 ７₂ …出力端子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−258503（ＪＰ，Ａ) 特開 平５−145302（ＪＰ，Ａ) 特開 昭63−128801（ＪＰ，Ａ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】複数の誘電体層が積層されて構成された誘
   電体基板の両主面に形成されたアース電極と、 前記誘電体基板に内装された入力端側共振素子と、 前記誘電体基板に内装され、前記入力端側共振素子と誘
   導結合する出力端側共振素子と、 前記誘電体基板に内装され、前記入力端側共振素子と前
   記出力端側共振素子の上下に位置する誘電体層のうち、
   一方の誘電体層を挟んで前記入力端側共振素子の一部と
   前記出力端側共振素子の一部とに対向する入力用電極
   と、 前記誘電体基板に内装され、前記入力端側共振素子と前
   記出力端側共振素子の上下に位置する誘電体層のうち、
   他方の誘電体層を挟んで前記入力端側共振素子の一部と
   前記出力端側共振素子の一部とに対向する 出力用電極と
   を備えたことを特徴とする積層型誘電体フィルタ。
2. 【請求項２】請求項１記載の積層型誘電体フィルタにお
   いて、 前記入力用電極は前記出力端側共振素子に対向する部分
   を含む所定長部分の幅を細く形成し、かつ、前記出力用
   電極は前記入力端側共振素子に対向する部分を含む所定
   長部分の幅を細く形成したことを特徴とする積層型誘電
   体フィルタ。
3. 【請求項３】複数の誘電体層が積層されて構成された誘
   電体基板の両主面に形成されたアース電極と、 前記誘電体基板に内装された入力端側共振素子と、 前記誘電体基板に内装された出力端側共振素子と、 前記誘電体基板において前記入力端側共振素子と出力端
   側共振素子との間に並設され、入力端側共振素子の隣に
   位置する共振素子とは誘導結合し、かつ、出力端側共振
   素子の隣に位置する共振素子とは誘導結合する１以上の
   共振素子と、 前記誘電体基板に内装され、かつ、誘電体層を挟んで入
   力端側共振素子の一部と入力端側共振素子の隣に位置す
   る共振素子の一部とに対向する入力用電極と、 前記誘電体基板に内装され、かつ、誘電体層を挟んで出
   力端側共振素子の一部と出力端側共振素子の隣に位置す
   る共振素子の一部とに対向する出力用電極とを備えたこ
   とを特徴とする積層型誘電体フィルタ。
4. 【請求項４】請求項３記載の積層型誘電体フィルタにお
   いて、 前記入力用電極は前記入力端側共振素子の隣に位置する
   共振素子に対向する部分を含む所定長部分の幅を細く形
   成し、かつ、前記出力用電極は前記出力端側共振素子の
   隣に位置する共振素子に対向する部分を含む所定長部分
   の幅を細く形成したことを特徴とする積層型誘電体フィ
   ルタ。