JP2758816B2 - 多層プリント基板のｅｍｉ対策法 - Google Patents
多層プリント基板のｅｍｉ対策法Info
- Publication number
- JP2758816B2 JP2758816B2 JP5298803A JP29880393A JP2758816B2 JP 2758816 B2 JP2758816 B2 JP 2758816B2 JP 5298803 A JP5298803 A JP 5298803A JP 29880393 A JP29880393 A JP 29880393A JP 2758816 B2 JP2758816 B2 JP 2758816B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- gnd
- power supply
- layer
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Description
【０００１】
【産業上の利用分野】本発明は、電源層とＧＮＤ層をも
つ多層プリント基板を使用している装置のＥＭＩ対策法
に関する。
つ多層プリント基板を使用している装置のＥＭＩ対策法
に関する。
【０００２】
【従来の技術】プリント基板上の集積回路のＥＭＩ対策
として用いられてきた方法としては、電源とＧＮＤとを
結ぶコンデンサをその集積回路の近傍に実装する方法が
あげられる。
として用いられてきた方法としては、電源とＧＮＤとを
結ぶコンデンサをその集積回路の近傍に実装する方法が
あげられる。
【０００３】集積回路（ＩＣ）がある瞬間に大きな処理
をした時（例えば、取り込んだ信号をそのまま外部に伝
えていたＩＣが取り込んだ信号を全て反転して外部に伝
えるような場合）、電流供給部分（電源が接続されてい
る場所）からの電流を使用するとパターンのインピーダ
ンスのために供給が間に合わないため、そのＩＣの近く
にコンデンサを配置しそれを電池として使用する。この
方法の別の効果として、ＩＣのＧＮＤからのノイズをバ
イパスして電源に、または電源からのノイズをＧＮＤに
帰すことによりＩＣのノイズを抑制することができる。
をした時（例えば、取り込んだ信号をそのまま外部に伝
えていたＩＣが取り込んだ信号を全て反転して外部に伝
えるような場合）、電流供給部分（電源が接続されてい
る場所）からの電流を使用するとパターンのインピーダ
ンスのために供給が間に合わないため、そのＩＣの近く
にコンデンサを配置しそれを電池として使用する。この
方法の別の効果として、ＩＣのＧＮＤからのノイズをバ
イパスして電源に、または電源からのノイズをＧＮＤに
帰すことによりＩＣのノイズを抑制することができる。
【０００４】但し、例えば、図３に示すように、一般に
コンデンサは、そのコンデンサの容量とパターンのＣ成
分とＬ成分により決定される周波数を中心とした狭い範
囲の周波数帯の信号しか通すことができず、コンデンサ
のバイパス効果を期待したＥＭＩ対策では、狭い範囲の
周波数帯のみ有効となる。そして、この場合は、既に決
まったパターンのひかれている多層プリント基板上にコ
ンデンサを実装するので、Ｌ成分の値は固定となる。
コンデンサは、そのコンデンサの容量とパターンのＣ成
分とＬ成分により決定される周波数を中心とした狭い範
囲の周波数帯の信号しか通すことができず、コンデンサ
のバイパス効果を期待したＥＭＩ対策では、狭い範囲の
周波数帯のみ有効となる。そして、この場合は、既に決
まったパターンのひかれている多層プリント基板上にコ
ンデンサを実装するので、Ｌ成分の値は固定となる。
【０００５】図３は一般に使用されているコンデンサの
等価回路図である。
等価回路図である。
【０００６】
【発明が解決しようとする課題】上述した従来の方法で
は、コンデンサの容量によって決定される周波数を中心
とした狭い周波数帯でのＥＭＩ対策効果しか期待できな
いという問題点があった。
は、コンデンサの容量によって決定される周波数を中心
とした狭い周波数帯でのＥＭＩ対策効果しか期待できな
いという問題点があった。
【０００７】さらに、大規模集積回路が使用されるよう
になると、集積回路の占有面積の大規模化と多層プリン
ト基板の採用が一般的になり、その結果コンデンサを集
積回路の近傍に実装することが不可能になり、また、多
層プリント基板の電源層とＧＮＤ層の存在からコンデン
サのバイパス効果が減少してＥＭＩ対策効果が薄れると
いう問題点があった。
になると、集積回路の占有面積の大規模化と多層プリン
ト基板の採用が一般的になり、その結果コンデンサを集
積回路の近傍に実装することが不可能になり、また、多
層プリント基板の電源層とＧＮＤ層の存在からコンデン
サのバイパス効果が減少してＥＭＩ対策効果が薄れると
いう問題点があった。
【０００８】
【課題を解決するための手段】本発明の多層プリント基
板のＥＭＩ対策法では、電源層とＧＮＤ層を持つ多層プ
リント基板のＥＭＩ対策法において、多層プリント基板
に実装される集積回路の周辺で導通パターンが切り離さ
れノイズフィルタを通して導通される電源層形成工程と
電源層の切り離された位置と同位置で切り離されノイズ
フィルタの実装位置直下で部分的に接続される接続用Ｇ
ＮＤパターンとノイズフィルタのＧＮＤと導通するＧＮ
Ｄ層形成工程とを有する多層プリント基板製造工程と、
集積回路の電源とＧＮＤ層間をノイズフィルタによりバ
イパスする製造工程とを有することを特徴としている。
板のＥＭＩ対策法では、電源層とＧＮＤ層を持つ多層プ
リント基板のＥＭＩ対策法において、多層プリント基板
に実装される集積回路の周辺で導通パターンが切り離さ
れノイズフィルタを通して導通される電源層形成工程と
電源層の切り離された位置と同位置で切り離されノイズ
フィルタの実装位置直下で部分的に接続される接続用Ｇ
ＮＤパターンとノイズフィルタのＧＮＤと導通するＧＮ
Ｄ層形成工程とを有する多層プリント基板製造工程と、
集積回路の電源とＧＮＤ層間をノイズフィルタによりバ
イパスする製造工程とを有することを特徴としている。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明によるＥＭＩ対策法の一実施
例を説明するための多層プリント基板の平面図、図２は
図１の多層プリント基板の断面図、図２（ａ）はＡ−Ａ
断面図、図２（ｂ）はＢ−Ｂ断面図である。
例を説明するための多層プリント基板の平面図、図２は
図１の多層プリント基板の断面図、図２（ａ）はＡ−Ａ
断面図、図２（ｂ）はＢ−Ｂ断面図である。
【００１１】ＥＭＩ対策の対象となる集積回路１の周辺
にて電源層４を切り離す。集積回路１に供給する電源電
流は、電源用スルーホール５とノイズフィルタ２を通し
て供給される。集積回路１の周辺にてＧＮＤ層３を切り
離す。集積回路１のＧＮＤ電流は、ノイズフィルタ２の
直下の接続用ＧＮＤパターン６を通して供給される。接
続用ＧＮＤパターン６の幅は、集積回路１で消費される
電流値より決定し、ノイズフィルタ２は、集積回路１で
消費される電流値と抑制しようとするノイズ周波数より
決定する。ノイズフィルタ２のＧＮＤはＧＮＤ用スルー
ホール７で接続用ＧＮＤパターン６と接続される。
にて電源層４を切り離す。集積回路１に供給する電源電
流は、電源用スルーホール５とノイズフィルタ２を通し
て供給される。集積回路１の周辺にてＧＮＤ層３を切り
離す。集積回路１のＧＮＤ電流は、ノイズフィルタ２の
直下の接続用ＧＮＤパターン６を通して供給される。接
続用ＧＮＤパターン６の幅は、集積回路１で消費される
電流値より決定し、ノイズフィルタ２は、集積回路１で
消費される電流値と抑制しようとするノイズ周波数より
決定する。ノイズフィルタ２のＧＮＤはＧＮＤ用スルー
ホール７で接続用ＧＮＤパターン６と接続される。
【００１２】この方法によって、集積回路１の電源電流
はノイズフィルタ２を通過し、集積回路１のＧＮＤ電流
はノイズフィルタ２直下のパターンを通過する。従っ
て、ノイズフィルタ２による効果的なバイパス効果を得
ることが可能となり、集積回路１のＥＭＩ対策を行うこ
とができる。
はノイズフィルタ２を通過し、集積回路１のＧＮＤ電流
はノイズフィルタ２直下のパターンを通過する。従っ
て、ノイズフィルタ２による効果的なバイパス効果を得
ることが可能となり、集積回路１のＥＭＩ対策を行うこ
とができる。
【００１３】
【発明の効果】以上説明したように、本発明の多重プリ
ント基板のＥＭＩ対策法では、集積回路から発生するノ
イズを広い周波数帯に渡って抑えることができ、また、
電源、ＧＮＤのパターン占有面積が少ないため、信号パ
ターンの領域を広くとることができるという効果を奏す
る。
ント基板のＥＭＩ対策法では、集積回路から発生するノ
イズを広い周波数帯に渡って抑えることができ、また、
電源、ＧＮＤのパターン占有面積が少ないため、信号パ
ターンの領域を広くとることができるという効果を奏す
る。
【図１】本発明によるＥＭＩ対策法の一実施例を説明す
るための多層プリント基板の平面図である。
るための多層プリント基板の平面図である。
【図２】図２は図１の多層プリント基板の断面図であ
る。図２（ａ）はＡ−Ａ断面図である。図２（ｂ）はＢ
−Ｂ断面図である。
る。図２（ａ）はＡ−Ａ断面図である。図２（ｂ）はＢ
−Ｂ断面図である。
【図３】一般に使用されているコンデンサの等価回路図
である。
である。
１ 集積回路 ２ ノイズフィルタ ３ ＧＮＤ層 ４ 電源層 ５ 電源用スルーホール ６ 接続用ＧＮＤパターン ７ ＧＮＤ用スルーホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46 H05K 1/02 H05K 9/00
Claims (1)
- 【請求項１】 電源層とＧＮＤ層を持つ多層プリント基
板のＥＭＩ対策法において、前記多層プリント基板に実
装される集積回路の周辺で導通パターンが切り離されノ
イズフィルタを通して導通される電源層形成工程と前記
電源層の切り離された位置と同位置で切り離され前記ノ
イズフィルタの実装位置直下で部分的に接続される接続
用ＧＮＤパターンと前記ノイズフィルタのＧＮＤと導通
するＧＮＤ層形成工程とを有する前記多層プリント基板
製造工程と、前記集積回路の電源と前記ＧＮＤ層間を前
記ノイズフィルタによりバイパスする製造工程とを有す
ることを特徴とする多層プリント基板のＥＭＩ対策法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5298803A JP2758816B2 (ja) | 1993-11-30 | 1993-11-30 | 多層プリント基板のｅｍｉ対策法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5298803A JP2758816B2 (ja) | 1993-11-30 | 1993-11-30 | 多層プリント基板のｅｍｉ対策法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154076A JPH07154076A (ja) | 1995-06-16 |
| JP2758816B2 true JP2758816B2 (ja) | 1998-05-28 |
Family
ID=17864427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5298803A Expired - Fee Related JP2758816B2 (ja) | 1993-11-30 | 1993-11-30 | 多層プリント基板のｅｍｉ対策法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758816B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127387A (ja) * | 1999-10-29 | 2001-05-11 | Fuji Xerox Co Ltd | プリント配線基板 |
| JP3925032B2 (ja) | 2000-03-14 | 2007-06-06 | 富士ゼロックス株式会社 | プリント配線基板 |
| JP4795154B2 (ja) * | 2002-03-19 | 2011-10-19 | Ｎｅｃトーキン株式会社 | ノイズフィルタ実装基板 |
| JP2006013373A (ja) * | 2004-06-29 | 2006-01-12 | Koyo Seiko Co Ltd | 多層回路基板およびトルク検出装置 |
-
1993
- 1993-11-30 JP JP5298803A patent/JP2758816B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07154076A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488540A (en) | Printed circuit board for reducing noise | |
| US5023753A (en) | Printed circuit | |
| JP2758816B2 (ja) | 多層プリント基板のｅｍｉ対策法 | |
| WO1986003365A1 (en) | Wiring structure of a terminal circuit | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP2846803B2 (ja) | 多層配線基板 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JPH0290587A (ja) | プリント基板 | |
| JP3104109B2 (ja) | 電子回路モジュール装置 | |
| JP2819775B2 (ja) | 混成集積回路装置 | |
| JPH0777290B2 (ja) | 電子回路 | |
| JP2000244128A (ja) | 多層プリント配線基板及びそれを用いたチップ型３端子ノイズフィルタの実装構造 | |
| JPH11150343A (ja) | ノイズ抑制回路とそのプリント配線板 | |
| JPH0231800Y2 (ja) | ||
| JPH05235679A (ja) | 回路基板 | |
| JPH0410710Y2 (ja) | ||
| JP2000286512A (ja) | プリント基板 | |
| JP2614034B2 (ja) | プリント配線板 | |
| JP2822800B2 (ja) | 回路基板とグランドプレーンとの接続方式 | |
| JPH0642365Y2 (ja) | 電子部品の実装構造 | |
| JPS63292689A (ja) | プリント基板の回路配線装置 | |
| JPH07283580A (ja) | プリント配線基板 | |
| JPH0230843Y2 (ja) | ||
| JPH0429585Y2 (ja) | ||
| JPH11121933A (ja) | 多層プリント配線板および電子部品を実装したプリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |