JPH07283580A - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JPH07283580A
JPH07283580A JP7759394A JP7759394A JPH07283580A JP H07283580 A JPH07283580 A JP H07283580A JP 7759394 A JP7759394 A JP 7759394A JP 7759394 A JP7759394 A JP 7759394A JP H07283580 A JPH07283580 A JP H07283580A
Authority
JP
Japan
Prior art keywords
pattern
power supply
layer
polarity
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7759394A
Other languages
English (en)
Inventor
Kenji Shirase
謙治 白勢
Minoru Oka
実 岡
Hiroaki Takemura
宏昭 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP7759394A priority Critical patent/JPH07283580A/ja
Publication of JPH07283580A publication Critical patent/JPH07283580A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 導電層を有するプリント配線基板において、
外来ノイズや不要輻射ノイズを抑制すると共に、ハンダ
付け等の製造作業を容易にする。 【構成】 絶縁基板1の表面側には、絶縁基板1表面に
形成された信号パターン2a、電源パターン2bおよび
接続部2cからなる配線パターン層2と、第1絶縁層3
と、接続部2cを介して配線パターン層2と接続される
導電層4と、第2絶縁層5とを、その順に設けている。
そして、この基板1表面側の配線パターン層2には、同
極性の電源パターン2bを配置すると共に、その電源パ
ターン2bと接続部2cを介して接続される導電層4の
極性を当該電源パターン2bの極性と逆にして、電源パ
ターンと導電層間のキャパシタンスの容量を増大させ、
ノイズ抑制効果を高める。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子回路機器に対する
外来ノイズの影響や、プリント配線基板それ自体からの
不要輻射ノイズを抑制するのに効果的なプリント配線基
板に関する。
【0002】
【従来の技術】従来、ノイズのシールド効果を目的とし
て導電層を設けたプリント配線基板が知られている。
【0003】このようなプリント配線基板では、通常、
絶縁基板上に信号パターン、電源パターンおよび接続部
からなる配線パターン層を形成して、この配線パターン
層を被覆するように通常アンダーコートと呼ばれる第1
絶縁層を形成し、そしてこの第1絶縁層上に上記接続部
を介し上記配線パターンと接続するように銀・銅ペース
ト等の導電層を被覆形成して、さらにこの導電層上に通
常オーバーコートと呼ばれる第2絶縁層を被覆形成して
構成されている。
【0004】そして、このようなプリント配線基板で
は、導電層と、その導電層が接続される配線パターン層
の接続部との間の抵抗を減少させるため、基板表面に形
成された配線パターンと導電層との接続面積を可能な限
り大きくするようにしている。また、配線パターン層と
導電層との接続部は、単に接続可能な箇所に設けるか、
あるいは電子デバイスとプリント配線基板との接続用ラ
ンドの回りに設けるようにしている。
【0005】さらに、導電層は、電源パターンの極性に
かかわらず、一様に形成する方法が採られている。
【0006】
【発明が解決しようとする課題】しかし、上記従来のプ
リント配線基板では、導電層によるシールド効果の他、
導電層とその導電層と逆極性となる電源パターン間のス
トレイキャパシタンスのみで、外来ノイズや不要輻射ノ
イズの抑制を行っていたため、ノイズ抑制が十分でな
い、という問題がある。
【0007】また、基板表面に形成された配線パターン
と導電層との接続部を電子デバイスの電源ピンから離れ
たところで設置していたため、不要輻射ノイズ等によっ
て電子デバイスの電源安定性に悪影響を与える、という
問題がある。
【0008】さらに、この電源の安定化を目的として電
子デバイスとプリント配線基板との接続用の接続ランド
の周りに接続部を設けることも考えられるが、このよう
にした場合、線基板製造上困難となり、また、ハンダ付
け時の熱がランド周りの接続部に発散して、ハンダ付け
性が難点である、という問題もある。
【0009】そこで、本発明は、外来ノイズや不要輻射
ノイズ抑制効果を増大させることができると共に、ハン
ダ付け等の製造容易なプリント配線基板を提供すること
を目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明では、基板の表裏一面側または
両面側に、信号パターン、電源パターンおよび接続部か
らなる配線パターン層と、この配線パターン層上に被覆
形成された第1絶縁層と、この第1絶縁層上に被覆形成
され上記接続部を介して上記配線パターンと接続された
導電層と、この導電層上に被覆形成された第2絶縁層と
を形成したプリント配線基板であって、上記配線パター
ン層には、同極性の電源パターンが配置され、かつ、そ
の電源パターンの極性が上記導電層の極性と逆である、
ことを特徴とする。
【0011】また、請求項2記載の発明では、請求項1
記載のプリント配線基板において、基板表面側の電源パ
ターンの極性と、基板裏面側の電源パターンの極性とが
逆である、ことを特徴とする。
【0012】また、請求項3記載の発明では、請求項1
記載のプリント配線基板において、信号パターンと隣接
するように電源パターンからガードパターンを配線す
る、ことを特徴とする。
【0013】また、請求項4記載の発明では、請求項1
記載のプリント配線基板において、配線パターン層によ
って接続される電子デバイスの端子間に電源パターンを
配線する、ことを特徴とする。
【0014】また、請求項5記載の発明では、基板の表
裏一面側または両面側に、信号パターン、電源パターン
および接続部からなる配線パターン層と、この配線パタ
ーン層上に被覆形成された第1絶縁層と、この第1絶縁
層上に被覆形成され上記接続部を介して上記配線パター
ンと接続された導電層と、この導電層上に被覆形成され
た第2絶縁層とを形成したプリント配線基板であって、
配線パターン層によって接続される電子デバイスの電源
ピンを接続部の直近に設ける、ことを特徴とする。
【0015】また、請求項6記載の発明では、基板の表
裏一面側または両面側に、信号パターン、電源パターン
および接続部からなる配線パターン層と、この配線パタ
ーン層上に被覆形成された第1絶縁層と、この第1絶縁
層上に被覆形成され上記接続部を介して上記配線パター
ンと接続された導電層と、この導電層上に被覆形成され
た第2絶縁層とを形成したプリント配線基板であって、
上記配線パターン層中の電源パターンを極性毎に別けて
配置すると共に、上記導電層を各電源パターンと対応す
るように分割して配置し、かつ、各電源パターンの極性
と対応する各導電層の極性とが逆である、ことを特徴と
する。
【0016】
【作用】請求項1〜4記載の発明では、配線パターン層
に同極性の電源パターンが配置され、かつ、その電源パ
ターンの極性が上記導電層の極性と逆であるため、電源
パターンと導電層間のキャパシタンスが増大して、ノイ
ズ抑制効果が増大する。
【0017】請求項2記載の発明では、さらに基板表面
側の電源パターンの極性と、基板裏面側の電源パターン
の極性とが逆であるため、この基板表面側と裏面側間で
もキャパシタンスが増大して、ノイズ抑制効果が増大す
る。
【0018】請求項3記載の発明では、さらに信号パタ
ーンと隣接するように電源パターンからガードパターン
を配線したため、ガードパターンの極性が導電層の極性
と逆になり、ガードパターンと導電層間の分だけキャパ
シタンスが増大して、ノイズ抑制効果が増大する。
【0019】また、請求項4記載の発明では、配線パタ
ーン層によって接続される電子デバイスの端子間に電源
パターンを配線したため、その端子間の電源パターンと
導電層間の分だけキャパシタンスが増大して、ノイズ抑
制効果が増大する。
【0020】請求項5記載の発明では、配線パターン層
によって接続される電子デバイスの電源ピンを接続部の
直近に設けたため、信号電流の通る経路が短くなり、そ
の電流経路により形成される電流ループが縮小化され、
ノイズ抑制効果が増大する。
【0021】請求項6記載の発明では、配線パターン層
中の電源パターンを極性毎に別けて配置すると共に、上
記導電層を各電源パターンと対応するように分割して配
置し、かつ、各電源パターンの極性と対応する各導電層
の極性とが逆であるため、電源パターンと導電層間のキ
ャパシタンスが増大して、ノイズ抑制効果が増大する。
【0022】
【実施例】以下、本発明に係るプリント配線基板の実施
例について説明する。
【0023】図1に、本発明に係るプリント配線基板の
第1実施例の断面構造を示す。
【0024】この第1実施例のプリント配線基板では、
絶縁基板1の表面側に、信号パターン2a、電源パター
ン2bおよび接続部2cからなる配線パターン層2と、
この配線パターン層2上に被覆形成されたアンダーコー
トである第1絶縁層3と、この第1絶縁層3上に被覆形
成され接続部2cを介して配線パターン層2と接続され
る銀・銅ペースト等の導電層4と、この導電層4上に被
覆形成されたオーバーコートである第2絶縁層5とを形
成している。
【0025】そして、本実施例では、絶縁基板1表面側
の配線パターン層2には、同極性の電源パターン2bを
集中して配置すると共に、導電層4の極性を当該電源パ
ターン2bの極性と逆にする。したがって、絶縁基板1
表面側の配線パターン層2では、同極性の電源パターン
2bのみである必要はないが、なるべく同極性の電源パ
ターン2bを重点的に配置するようにする。
【0026】一方、絶縁基板1の裏面側には、その表面
側の配線パターン層2の電源パターン2bとは逆極性の
電源パターン(図示せず)をもつ配線パターン層2´が
設けられており、表面側の配線パターン層2と裏面側の
配線パターン層2´とはバイアホール2dで接続されて
いる。なお、この図では示してないが、この配線パター
ン層2´上に絶縁基板1表面側と同様に第1絶縁層や、
導電層および第2絶縁層を被覆形成するようにしても勿
論よい。
【0027】従って、絶縁基板1表面側の電源パターン
2bの極性を“+”とした場合、導電層4の極性は
“−”となり、また電源パターン2bと接続部2cとは
同一配線パターン層2上であるがパターンが分離し、か
つ、接続部2cは導電層4と接続されるため、接続部2
cの極性は“−”となる。また、この場合、絶縁基板1
裏面側の電源パターン(図示せず)の極性も“−”にな
る。
【0028】図2は、本実施例の配線パターン層2にお
ける信号パターン2a、電源パターン2bおよび接続部
2cの配置を示している。
【0029】配線パターン層2には、上述のように同極
性の電源パターン2bが絶縁基板1上に導電層4とでき
るだけ大きな接触面積が確保できるように配置されてお
り、その電源パターン2b間に信号パターン2aが配線
されていると共に、その電源パターン2b内の複数箇所
が切り欠かれ、その複数箇所の切り欠かれた箇所に、導
電層4と配線パターン層2間の導電性と接着性とが確保
される最小面積の接続部2cが設けられている。
【0030】そして、本実施例では、上述のように絶縁
基板1の同一面側の配線パターン層中には、同極性の電
源パターンを集中して配置し、かつ、表裏面では電源パ
ターンの極性が逆極性となるようにしているため、例え
ば多層板の場合には、表面側の配線パターン層2に5V
の電源パターン2bを集中して配置させる一方、裏面側
の配線パターン層には0Vの電源パターンを集中して配
置させ、配線作業を容易にしている。また、この場合に
は、5V電源としてTTLの電圧レベルの使用を想定し
ているが、他の電源電圧のものも使用できる。
【0031】次に、本実施例の作用効果を説明する。
【0032】図3は、本実施例の基板構造を簡略化して
示している。
【0033】つまり、この図では、配線パターン層2の
電源パターン2bと導電層4とが第1絶縁層3を介して
対向面積Sで接続されており、絶縁層3の厚さがdであ
ることを示している。
【0034】また、本実施例では、電源パターン2bの
極性と、導電層4の極性とを逆極性としたため、次式
(1)に示すキャパシタンスCが形成されることにな
る。 C=εS/d・・・(1) ε:導電層と電源パターン間の絶縁層の誘電率 S:導電層と電源パターン間の対向面積 d:導電層と電源パターン間の絶縁層の厚さ
【0035】また、このキャパシタンスCを考慮して電
源部を回路モデル化すると、図4に示すような抵抗Rお
よびキャパシタンスCからなり、次式(2)の遮断周波
数を持つローパスフィルタとなる。 ωo=1/CR・・・(2) R:抵抗 C:キャパシタンス
【0036】従って、本実施例では、絶縁基板1表面側
の配線パターン層中に同極性の電源パターンを配置し、
かつ、その電源パターンの極性と逆の極性の導電層を設
けるようにしたため、従来例に比べて式(1)中の対向
面積Sが増大することになり、導電層と配線パターン層
の電源パターン間のストレイキャパシタンスCが増大す
る。
【0037】このため、本実施例では、上式(2)で表
される遮断周波数ωoが減少するので、従来例と比較し
て低周波数からノイズを減退することができると共に、
また高周波数でのノイズを大幅に減退することができ、
外来ノイズや不要輻射ノイズを低減できることになる。
【0038】また、本実施例では、絶縁基板1表面側の
配線パターン層2の電源パターン2bの極性と、絶縁基
板1裏面側の配線パターン層2´の電源パターン(図示
せず)の極性とを逆にしたため、この絶縁基板1表面側
と裏面側の電源パターン間でも、キャパシタンスCが増
大し、遮断周波数ωoが減少するので、外来ノイズや不
要輻射ノイズを低減できる。
【0039】なお、本実施例では、絶縁基板1表面側で
のみ上記のように構成して説明したが、絶縁基板1裏面
側でも上記のように構成すれば、絶縁基板1裏面側でも
上記と同様にして導電層と配線パターン層間等でノイズ
抑制効果が得られる。
【0040】次に、本発明の第2実施例を説明する。
【0041】この第2実施例のプリント配線基板は、上
記第1実施例の同様の基板構造、すなわち配線パターン
層の電源パターンの極性と、導電層の極性とを逆極性と
した基板構造等を有すると共に、本プリント配線基板上
に搭載される電子デバイスの作動モードノイズ電圧低減
のため図5に示すような配線パターン層の配線方法を採
ることを特徴としている。
【0042】図5は、本発明の第2実施例のプリント配
線基板の特徴部分の構成を示している。
【0043】この第2実施例では、配線パターン層2上
に“+”の極性の電源パターン2bを集中して配置して
おり、本プリント配線基板上に搭載される電子デバイス
6を接続する信号ライン2aに隣接して電源パターン2
b間にいわゆるガードパターン2b1と配線している。
【0044】また、電源パターン2bの極性が“+”で
あるため、第1実施例と同様に、図示はしていないがそ
の電源パターン2bと第1絶縁層を介して接続される導
電層の極性は“−”とする。
【0045】従って、この第2実施例によれば、上記第
1実施例と同様に通常の電源パターン2bと導電層間だ
けでキャパシタンスが増大するだけでなく、ガードパタ
ーン2b1と導電層との間でもコンデンサを構成して、キ
ャパシタンスを増大することになるので、よりノイズ抑
制効果が働き、電子デバイスなどの作動モードノイズ電
圧を低減することができる。
【0046】次に、本発明の第3実施例を説明する。
【0047】この第3実施例は、上記第2実施例と同様
に、上記第1実施例の同様の基板構造、すなわち配線パ
ターン層の電源パターンの極性と、導電層の極性とを逆
極性とした基板構造等を採ると共に、電子デバイスの作
動モードノイズ電圧低減のため図6に示すような配線パ
ターン層の配線方法を採ることを特徴としている。
【0048】図6は、本発明の第3実施例のプリント配
線基板の特徴部分の構成を示している。
【0049】この第3実施例では、配線パターン層上に
“+”の電源パターン2bが集中して配置されており、
ここでは図示はしていないが導電層の電源パターン2b
の極性は逆の極性“−”としている。
【0050】そして、IC等の電子デバイス6の端子6
a間にもなるべく上式(1)の面積Sが増大するよう
に、格子状等に電源パターン2bを配線するようにして
いる。この場合、電子デバイス6間を接続する信号パタ
ーン全部が絶縁基板1の反対側の面の配線パターン層
(図示せず)で配線されている。
【0051】このため、この第3実施例によれば、上記
第1実施例と同様に通常の電源パターンと導電層間だけ
でキャパシタンスが増大するだけでなく、電子デバイス
6の端子6a間の電源パターン6bと導電層間でもコン
デンサを構成して、キャパシタンスが増大するので、よ
りノイズ抑制効果が働き、電子デバイス等の作動モード
ノイズ電圧を低減することができる。
【0052】次に、本発明の第4実施例を説明する。
【0053】図7は、本発明の第4実施例のプリント配
線基板の平面を示しており、図8は、第4実施例のプリ
ント配線基板上の斜視および断面を示している。
【0054】この第4実施例では、図8に示すように、
プリント配線基板の断面構造等は第1実施例と同様で、
絶縁基板1の表裏面側各々に、配線パターン層2,2
´、第1絶縁層3,3´、導電層4,4´、第2絶縁層
5,5´を被覆形成して構成しており、ICや抵抗、コ
ンデンサ等の電子デバイス6の電源ピン6bの直近に、
導電層4と配線パターン層2とを接続する接続部2cを
設けることを特徴としている。
【0055】つまり、絶縁基板1上には電子デバイス6
を搭載すると共に、絶縁基板1表面側ではそのその基板
1上の隙間スペースになるべく広い面積を被覆できるよ
うに0V(GND)のベタパターンの電源パターン2b
を被覆形成すると共に、絶縁基板1裏面側ではそのその
基板1上に5Vのベタパターンの電源パターン2b´を
被覆形成している。
【0056】従って、絶縁基板1表面側の電源パターン
2bの極性は“−”で、導電層4の極性は“+”とな
り、絶縁基板1裏面側の電源パターン2b´の極性は
“+”で、導電層4の極性は“−”となる。
【0057】そして、電子デバイス6の“+”の電源ピ
ン6bの直近に、絶縁基板1表面側の“+”の極性の接
続部2cを設ける一方、電子デバイス6の“−”の電源
ピン6b´の直近に、絶縁基板1裏面側の“−”の極性
の接続部2c´を設けるようにしている。
【0058】また、図7に示すように、“−”の電源ピ
ン6b´は、絶縁基板1表面側の“−”の電源パターン
2bと接続されており、“+”の電源ピン6bは、図示
はしてないが絶縁基板1裏面側の“+”の電源パターン
2b´と接続されている。
【0059】次に、この第4実施例の作用効果について
説明する。
【0060】まず、一般的に、信号の伝送経路には、信
号パターンとリターン回路(グラウンドまたは電源)に
よる電流ループが形成される。
【0061】そして、この電流ループに電子デバイスの
各種動作信号等の高周波電流が流れた場合、電流ループ
面積に比例した放射状態が発生し、次式(3)に示す放
射電界強度の放射電界が生じる。 放射電界強度=K・A・In・f2 /d・・・(3) K:定数 A:ループ面積 In:ノイズ電流 f:周波数
【0062】上記(3)より、電流ループ面積Aが小さ
いほど、放射電界が小さくなり、放射電界によって生じ
る不要放射ノイズが生じないことがわかる。
【0063】ところで、本実施例では、接続部2c,2
c´が電源ピン6b,6b´の直近に設けられるため、
接続部2c,2c´と電源ピン6b,6b´との距離が
短くなり、信号電流が導電層4,4´を流れることによ
ってその信号伝送路に形成される高周波電流ループの面
積Aが小さくるので、上式(3)より放射電界強度が大
幅に抑制される。
【0064】従って、この第4実施例によれば、従来例
と比べて高周波電流ループの縮小化が図れ、放射電界強
度が大幅に抑制されるため、不要輻射ノイズを減少する
ことができる。
【0065】また、配線パターン層と導電層との接続を
ランドの周りで接続する従来方法に比べて、既存の方法
でそのまま接続部を設置できるため、基板の製造が容易
となると共に、電子デバイスとプリント配線基板の接続
部と、導電層と配線パターン層の接続部とが配線により
分離するため、ハンダ付け性も良くなる。
【0066】次に、本発明の第5実施例を説明する。
【0067】図9に、本発明の第5実施例のプリント配
線基板の構成を簡略化して示す。
【0068】この第5実施例のプリント配線基板では、
絶縁基板1上に形成された電源パターン等からなる配線
パターン層を被覆形成する際、上記第1実施例等とは異
なり、配線パターン層中に同極性の電源パターンを配置
するのではなく、配線パターン層2中の電源パターン2
bを極性毎に別けて配置すると共に、その配線パターン
2層と第1絶縁層3を介して接続される導電層4をその
各電源パターン2bと対応するように分割して配置し、
かつ、各電源パターン2bの極性と対応する各導電層4
の極性とを逆にしたものである。
【0069】つまり、図に示すように、絶縁基板1上に
は、5V極性の電源パターン2bHと、0V極性の電源パ
ターン2bLとが分離して各々設けられていると共に、各
電源パターン2bH,2bLと対応するように導電層4を分
割し、かつ、各電源パターン2bH,2bLの極性に対し逆
の極性となるように配置している。具体的には、5V極
性の電源パターン2bHには0V極性の導電層4aLが対向
し、0V電源パターン2bLには5V極性の導電層4aHが
対向するように分割して配置することを特徴としてい
る。
【0070】従って、この第5実施例によれば、従来例
と比較して各極性の電源パターン2bH,2bLと、その各
電源パターン2bH,2bLと対向する逆極性の導電層4a
L,4aHとの間で各々キャパシタンスが確保されるた
め、上記第1実施例の場合と同様に式(2)に示す遮断
周波数ωoが減少し、低周波数からノイズを減退するこ
とができると共に、また高周波数でのノイズを大幅に減
退することができ、外来ノイズや不要輻射ノイズを低減
できることになる。
【0071】なお、上記第1〜第5の各実施例では、絶
縁基板1表面側でのみ上記のように構成して説明した
が、絶縁基板1裏面側でも上記各実施例のように構成す
れば、絶縁基板1裏面側でも上記と同様に導電層と配線
パターン層間等でノイズ抑制効果が得られる。
【0072】また、上記第1〜第5の各実施例では、絶
縁基板1が1層のプリント配線基板で説明したが、本発
明では、プリント配線基板1が多層のプリント配線基板
に適用するようにしても良い。
【0073】
【発明の効果】以上説明したように、請求項1〜4記載
の発明では、配線パターン層に同極性の電源パターンが
配置され、かつ、その電源パターンの極性が上記導電層
の極性と逆であるため、電源パターンと導電層間のキャ
パシタンスが増大して、外来ノイズや不要輻射ノイズを
低減できる。
【0074】請求項2記載の発明では、さらに基板表面
側の電源パターンの極性と、基板裏面側の電源パターン
の極性とが逆であるため、この基板表面側と裏面側間で
もキャパシタンスが増大して、より外来ノイズや不要輻
射ノイズを低減できる。
【0075】請求項3記載の発明では、さらに信号パタ
ーンと隣接するように電源パターンからガードパターン
を配線したため、ガードパターンの極性が導電層の極性
と逆になり、ガードパターンと導電層間の分だけキャパ
シタンスが増大して、より外来ノイズや不要輻射ノイズ
を低減できる。
【0076】請求項4記載の発明では、配線パターン層
によって接続される電子デバイスの端子間に電源パター
ンを配線したため、その端子間の電源パターンと導電層
間の分だけキャパシタンスが増大して、より外来ノイズ
や不要輻射ノイズを低減できる。
【0077】請求項5記載の発明では、配線パターン層
によって接続される電子デバイスの電源ピンを接続部の
直近に設けたため、信号電流の通る経路が短くなり、そ
の電流経路により形成される電流ループが縮小化され
て、放射電界強度が大幅に抑制されるため、不要輻射ノ
イズを減少することができる。
【0078】また、配線パターン層と導電層との接続を
ランドの周りで接続する従来方法に比べて、既存の方法
でそのまま接続部を設置できるため、基板の製造が容易
となると共に、電子デバイスとプリント配線基板の接続
部と、導電層と配線パターン層の接続部とが配線により
分離するため、ハンダ付け性も良くなる。
【0079】請求項6記載の発明では、配線パターン層
中の電源パターンを極性毎に別けて配置すると共に、導
電層を各電源パターンと対応するように分割して配置
し、かつ、各電源パターンの極性と対応する各導電層の
極性とが逆であるため、上記第1実施例と同様に、電源
パターンと導電層間のキャパシタンスが増大して、外来
ノイズや不要輻射ノイズを低減できる。
【図面の簡単な説明】
【図1】本発明に係るプリント配線基板の第1実施例の
断面構造を示す説明図。
【図2】第1実施例の配線パターン層の配置を示す説明
図。
【図3】第1実施例の基板構造を簡略化して示す説明
図。
【図4】電源部をローパスフィルタに回路モデル化した
説明図。
【図5】本発明に係る第2実施例の特徴部分を示す説明
図。
【図6】本発明に係る第3実施例の特徴部分を示す平面
図。
【図7】本発明に係る第4実施例の特徴部分を示す平面
図。
【図8】本発明に係る第4実施例の斜視および断面構造
を説明図。
【図9】本発明に係る第5実施例の特徴部分を示す平面
図。
【符号の説明】
1 絶縁基板 2 配線パターン層 2a 信号パターン 2b 電源パターン 2b1 ガードパターン 2c 接続部 2d バイアホール 3 第1絶縁層 4 導電層 5 第2絶縁層 6 電子デバイス

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板の表裏一面側または両面側に、信号
    パターン、電源パターンおよび接続部からなる配線パタ
    ーン層と、この配線パターン層上に被覆形成された第1
    絶縁層と、この第1絶縁層上に被覆形成され上記接続部
    を介して上記配線パターンと接続された導電層と、この
    導電層上に被覆形成された第2絶縁層とを形成したプリ
    ント配線基板であって、 上記配線パターン層には、同極性の電源パターンが配置
    され、かつ、その電源パターンの極性が上記導電層の極
    性と逆である、 ことを特徴とするプリント配線基板。
  2. 【請求項2】 基板表面側の電源パターンの極性と、基
    板裏面側の電源パターンの極性とが逆である、 ことを特徴とする請求項1記載のプリント配線基板。
  3. 【請求項3】 信号パターンと隣接するように電源パタ
    ーンからガードパターンを配線する、 ことを特徴とする請求項1記載のプリント配線基板。
  4. 【請求項4】 配線パターン層によって接続される電子
    デバイスの端子間に電源パターンを配線する、 ことを特徴とする請求項1記載のプリント配線基板。
  5. 【請求項5】 基板の表裏一面側または両面側に、信号
    パターン、電源パターンおよび接続部からなる配線パタ
    ーン層と、この配線パターン層上に被覆形成された第1
    絶縁層と、この第1絶縁層上に被覆形成され上記接続部
    を介して上記配線パターンと接続された導電層と、この
    導電層上に被覆形成された第2絶縁層とを形成したプリ
    ント配線基板であって、 配線パターン層によって接続される電子デバイスの電源
    ピンを接続部の直近に設ける、 ことを特徴とするプリント配線基板。
  6. 【請求項6】 基板の表裏一面側または両面側に、信号
    パターン、電源パターンおよび接続部からなる配線パタ
    ーン層と、この配線パターン層上に被覆形成された第1
    絶縁層と、この第1絶縁層上に被覆形成され上記接続部
    を介して上記配線パターンと接続された導電層と、この
    導電層上に被覆形成された第2絶縁層とを形成したプリ
    ント配線基板であって、 上記配線パターン層中の電源パターンを極性毎に別けて
    配置すると共に、上記導電層を各電源パターンと対応す
    るように分割して配置し、かつ、各電源パターンの極性
    と対応する各導電層の極性とが逆である、 ことを特徴とするプリント配線基板。
JP7759394A 1994-04-15 1994-04-15 プリント配線基板 Pending JPH07283580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7759394A JPH07283580A (ja) 1994-04-15 1994-04-15 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7759394A JPH07283580A (ja) 1994-04-15 1994-04-15 プリント配線基板

Publications (1)

Publication Number Publication Date
JPH07283580A true JPH07283580A (ja) 1995-10-27

Family

ID=13638266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7759394A Pending JPH07283580A (ja) 1994-04-15 1994-04-15 プリント配線基板

Country Status (1)

Country Link
JP (1) JPH07283580A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347693A (ja) * 2002-05-24 2003-12-05 Toshiba Corp インタフェース基板及び表示装置
JP2004214412A (ja) * 2002-12-27 2004-07-29 Tohoku Ricoh Co Ltd ノイズシールド板及びプリント配線板
WO2020090667A1 (ja) * 2018-10-29 2020-05-07 株式会社デンソー 電池監視装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347693A (ja) * 2002-05-24 2003-12-05 Toshiba Corp インタフェース基板及び表示装置
JP2004214412A (ja) * 2002-12-27 2004-07-29 Tohoku Ricoh Co Ltd ノイズシールド板及びプリント配線板
JP4494714B2 (ja) * 2002-12-27 2010-06-30 東北リコー株式会社 プリント配線板
WO2020090667A1 (ja) * 2018-10-29 2020-05-07 株式会社デンソー 電池監視装置

Similar Documents

Publication Publication Date Title
US7271348B1 (en) Providing decoupling capacitors in a circuit board
KR0123805B1 (ko) 프린트 배선기판
US6288906B1 (en) Multiple layer printed circuit board having power planes on outer layers
WO2004021435A1 (ja) モジュール部品
US20200045815A1 (en) Circuit board and electronic device including the same
JPH09199818A (ja) グランド間接続構造
JP6504960B2 (ja) プリント基板
JP2013012528A (ja) プリント基板
KR20070037332A (ko) 커패시터 및 이의 전자 기기
JPH07283580A (ja) プリント配線基板
JP2002344092A (ja) プリント基板
JP2006211620A (ja) フィルタ及びデュプレクサ
JPH11298097A (ja) プリント配線板
JP2002016368A (ja) 多層配線基板
JP2002261410A (ja) プリント配線基板及び電子機器
JP3499399B2 (ja) 高周波回路のシールド構造
JP2000223800A (ja) 配線基板及びその製造方法
JPH04261097A (ja) 多層プリント基板
JP4760393B2 (ja) プリント配線板及び半導体装置
JP2009010273A (ja) プリント配線板の電源ノイズフィルタ構造
JP3928152B2 (ja) プリント配線板
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
JP2006049496A (ja) 印刷配線板
JP2004297384A (ja) 振動子搭載用基板及び発振子
JP2804821B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021115