JP2003347693A

JP2003347693A - インタフェース基板及び表示装置

Info

Publication number: JP2003347693A
Application number: JP2002150506A
Authority: JP
Inventors: Ayako Takagi; 亜矢子高木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-05-24
Filing date: 2002-05-24
Publication date: 2003-12-05

Abstract

(57)【要約】【課題】信号線からの放射ノイズを効果的に抑制し、
同時に電源線のインピーダンスも下げてノイズの伝搬を
抑止したインタフェース基板及びこれを備えた表示装置
を提供することを目的とする。【解決手段】信号出力体から出力された信号を信号入
力体に伝送するインタフェース基板であって、絶縁体層
（２０）と、前記絶縁体層の表面側に略並列に設けられ
た第１及び第２の信号線対（２、３、１８、１９）と、
前記絶縁体層の前記表面側において、前記第１の信号線
対と前記第２の信号線対との間に設けられた電源線
（１）と、を備えたことを特徴とするインタフェース基
板を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インタフェース基
板及び表示装置に関し、特に、不要放射ノイズの低減対
策を施したインタフェース基板及び表示装置に関する。

【０００２】

【従来の技術】近年、パソコンが扱うべきデータ量は、
画像データの高精細化などに対応して大容量化し、ハー
ドウエアの処理能力の向上が望まれている。これに対応
して、ＣＰＵのクロック周波数の高速化が進められ、周
辺のＩＣへのバス配線やクロック線、データ線なども高
速化かつ高密度化されているが、その結果として、不要
放射ノイズ、すなわちＥＭＩ（Electro-Magnetic Inter
ference）が問題となってきている。

【０００３】すなわち、デジタル機器においては、シス
テムのクロック信号やデータ信号の高調波成分が不要放
射ノイズや伝導エミッションの直接的な要因となる。ま
た、このような信号が引き起こす高周波電流が、システ
ム内の導線、プリント基板、筐体などに流れ込んだ場合
には非意図的なアンテナの放射が生じ、これも、不要放
射ノイズの要因となる。これらを根源からなくすこと
が、今後のＥＭＩ対策に望まれている。

【０００４】高周波電源電流がコモンモードの大きな放
射ノイズを引き起こすことは良く知られている。従っ
て、コモンモードノイズを減らすことが、今後のＥＭＩ
対策に望まれている。

【０００５】また、ＬＶＤＳ（low voltage differenti
al signal）伝送方式などに代表される差動信号線対
は、互いの信号線から放射される電磁界の位相が１８０
度ずれていることにより、互いに電磁界をキャンセルす
ることができるため、低ＥＭＩを実現する配線として注
目を浴びている。しかし、差動信号線の波形が中心電圧
を軸に完全に対称でなかった場合、コモンモード成分の
電流が発生し、ＥＭＩを増大させる。

【０００６】一方、フレキシブルプリント基板（flexib
le printed circuit board：ＦＰＣ基板）のようなイン
タフェース基板において「曲げやすさ」などを確保する
ためには、信号層、グラウンド層の他に電源層を設ける
ことは、基板が厚くなりすぎるので難しい。そこで、電
源も信号線と同様な配線により供給しなければならない
が、電源線にも高周波ノイズが誘起され、大きなコモン
モードノイズが生じる。このため、電源インピーダンス
を下げ、かつ、信号線どうしのクロストークノイズを低
減する配線構造が望まれている。

【０００７】図２０は、ＳＴＡＮＤＡＲＤＰＡＮＥＬ
ＳＷＯＲＫＩＮＧＧＲＯＵＰ（「ＳＰＷＧ」と略
す）出版のIndustry Standard Panels 13.3",14.1"and1
5.0" mounting and Top Level Interface Requirements
の５ページに記載されているピンアサインを表す一覧
表である。

【０００８】図２０を見ると、差動信号線対（Rin0- ,
Rin0+など）同士の間にはグラウンドピン（Vss）がアサ
インされ、電源ピン（VDD）は最も外側の２ピンにアサ
インされている。

【０００９】図２１は、図２０のピンアサインを実現す
るインタフェース基板のレイアウトを表す模式図であ
る。すなわち、このインタフェース基板は、図示しない
送信基板と受信基板との間で、画像表示信号などの伝送
を行うための基板であり、一対のコネクタ８、８の間に
設けられている。

【００１０】図２１に例示したインタフェース基板の場
合、隣接する差動信号線対（２、３）の間にガードグラ
ウンド（５）を配置することにより、差動信号線どうし
のクロストーク低減を図っている。しかし、電源線
（１）は、第１ピン（Ｎｏ．１）及び第２ピン（Ｎｏ．
２）にしかアサインされていないため、電源の配線幅は
十分広いとはいえず、数オーム（Ω）以下の低い電源イ
ンピーダンスを保つことができない。

【００１１】そして、クロックの高周波化につれ、送信
基板および受信基板の電源面に生じている電源ノイズの
周波数も数百ＭＨｚの高周波領域に及ぶため、インタフ
ェース基板の電源インピーダンスを十分に低いインピー
ダンスにしなければ、放射ノイズの増大を招く可能性が
高くなる。

【００１２】これに対して、特開平７―２０２３５８号
公報においては、共振周波数を高くすることにより良好
な信号伝送を図るインタフェース基板が開示されてい
る。

【００１３】図２２は、特開平７―２０２３５８号に記
載されたインタフェース基板の要部平面構造を表す模式
図である。これは、２層構造フレキシブル基板におい
て、絶縁ストリップの上面および下面の接地線パターン
を、図示したように、絶縁材ストリップの幅方向にジグ
ザグに屈曲させた構造を有する。そして、基板の複数箇
所で、これら接地線パターンをＸ字状に交差させるよう
にし、これら交差部分において上下の接地線をスルーホ
ールによって接続する。こうすることにより、絶縁材ス
トリップの上面および下面の接地線パターンとこれらを
つなぐスルーホールとによって複数の小さなループが形
成される。このため、共振周波数を信号周波数域より高
くすることができ、高速、高品位の信号伝送が可能とな
る。

【００１４】しかし、この構造の場合、グラウンドのル
ープが形成されるため、高周波電流がより短い経路に流
れるように考慮されているが、グラウンドが配線で形成
されるため、信号線間のグラウンドのインダクタンスは
増大している。

【００１５】

【発明が解決しようとする課題】近年、クロックの高周
波化が加速され、デジタル信号の周波数も、数百ＭＨｚ
におよび、配線からの放射ノイズも数百ＭＨｚに及ぶよ
うになってきた。また、デジタルＩＣを扱うシステムに
おいて、波形の立ち上がり、立ち下がりの時にＩＣ内に
生じる電源グラウンド間の貫通電流は、ＩＣの電源ピン
に高速の電源ノイズを生じさせる。その電源ノイズが基
板の電源面に流れ込み、電源グラウンド層間に共振を生
じ、放射ノイズの主な原因となっていた。それらの高周
波電流が電源部、グラウンド部内で非意図的に回り込む
ことにより、放射磁界ノイズを増大させる原因になる。

【００１６】インタフェース基板として用いられるフレ
キシブルプリント基板のように配線長の長い基板におい
ては、２００〜５００ＭＨｚ帯の比較的低周波で共振が
起こるため、４０〜８０ＭＨｚのクロック周波数のシス
テムにおいては、１０次以内の高調波成分に含まれるこ
ととなり、放射ノイズが増大する傾向が見られる。

【００１７】このため、共振を引き起こさないために、
電源、グラウンド、信号配線の配置に対して総合的な最
適配置が要求される。

【００１８】また、基板間を接続するコネクタなどを介
したインタフェース基板の場合、信号線におけるインピ
ーダンスの不連続による反射は大きな放射ノイズを引き
起こす。高周波化している信号線の高調波成分によるノ
イズのうちでも、特に、配線長などに起因した共振によ
る放射ノイズの増大を防ぐ必要がある。また、クロック
周波数の高周波化に伴い、電源ノイズも高周波化するた
め、インタフェース基板のような限られた領域の中で電
源線のインピーダンスを下げることにより、ノイズの伝
播を防ぎ、放射ノイズを下げる必要がある。

【００１９】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、信号線からの放射ノイ
ズを効果的に抑制し、同時に電源線のインピーダンスも
下げてノイズの伝搬を抑止したインタフェース基板及び
これを備えた表示装置を提供することにある。

【課題を解決するための手段】上記目的を達成するた
め、本発明のインタフェース基板は、信号出力体から出
力された信号を信号入力体に伝送するインタフェース基
板であって、絶縁体層と、前記絶縁体層の表面側に略並
列に設けられた第１及び第２の信号線対と、前記絶縁体
層の前記表面側において、前記第１の信号線対と前記第
２の信号線対との間に設けられた電源線と、前記絶縁体
層の前記表面側において前記第１及び第２の信号線対よ
りも外側に設けられた基準電位線と、前記絶縁体層の裏
面側に設けられた基準電位層と、を備えたことを特徴と
する。

【００２０】上記構成によれば、電源線のインピーダン
スを下げつつ信号線対同士の間隔を広くして信号線対同
士のクロストークを効果的に抑制し、ノイズの放出を抑
止できる。同時に、信号線や電源線をガードし、これら
から放出される電界を閉じさせてノイズの放出を効果的
に抑止できる。

【００２１】また、前記信号出力体に対して接続される
第１の端部と、前記信号入力体に対して接続される第２
の端部のそれぞれにおいて、前記第１の信号線対と前記
電源線との間に設けられた第１の基準電位端子と、前記
第２の信号線対と前記電源線との間に設けられた第２の
基準電位端子と、をさらに備え、前記第１及び第２の基
準電位端子は、前記絶縁体層を貫通する導電体により前
記基準電位層に接続されてなるものとすれば、同相成分
のリターン電流が最短経路で流れるため、インタフェー
ス基板の端部での信号線の不連続を緩和でき、コネクタ
などの接続部における反射を防ぐこどができる。

【００２２】またここで、前記第１及び第２の基準電位
端子に近接した部分における前記電源線の幅は、前記第
１及び第２の基準電位端子から離れた部分に比べて狭い
ものとすれば、電源のインピーダンスを効果的に下げ
て、ノイズの放射をさらに抑制できる。

【００２３】一方、本発明の表示装置は、上記のいずれ
かのインタフェース基板と、前記インタフェース基板の
一端に接続された前記信号出力体と、前記インタフェー
ス基板の他端に接続された前記信号入力体と、を備え、
前記信号出力体が出力する画像表示信号が前記インタフ
ェース基板を介して前記信号入力体に伝送され、画像が
表示されることを特徴とする。

【００２４】上記構成によれば、高精細画像信号を高速
で伝送してもノイズの放射を抑制できる表示装置が提供
される。

【００２５】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施の形態について詳細に説明する。

【００２６】図１は、本発明の実施の形態にかかるイン
タフェース基板の構造を例示する模式図である。すなわ
ち、同図（ａ）はその要部平面配置図、同図（ｂ）はそ
のＡ−Ａ’線断面図である。

【００２７】また、図２は、本実施形態のインタフェー
ス基板の両端における配線の順序を表す表である。すな
わち、この表は、インタフェース基板の両端に設けるこ
とができるコネクタのピン配置表に対応するものであ
る。

【００２８】図１に表したように、本実施形態のインタ
フェース基板は、その両端に設けられたコネクタ８を介
して図示しない送信基板や受信基板などの間を電気的に
接続する。図１に例示した構造は、２０ピンタイプのも
のであり、コネクタ８は、２０本の接続ピン３０を有す
る。但し、本発明のインタフェース基板は、必ずしもコ
ネクタ８を介して送信基板や受信基板などに接続される
必要はなく、これらの基板に対して半田付けなどの手法
により接続してもよい。

【００２９】本具体例のインタフェース基板は、図示の
如く、絶縁性部材２０の表面側に、マイクロストリップ
ライン構造をもつ２ｎ本の高速差動信号線２、３と、電
位をもった電源線１と、基準電位をもったグラウンド線
（基準電位線）５およびグラウンド端子（基準電位端
子）５Ｐと、を有し、裏面側には、グラウンド層（基準
電位層）７を有する。

【００３０】信号線２、３や、電源線１、グラウンド線
５は、インタフェース基板の一端から他端に亘って連続
的に配線されている。これに対して、グラウンド端子５
Ｐは、インタフェース基板の表面側においては連続的に
は延在せず、インタフェース基板の端部のみに設けられ
ている。そして、グラウンド端子５Ｐは、スルーホール
６を介して裏面側のグラウンド層７に接続されている。
これらの配線やグラウンド層７は、誘電体などの絶縁性
部材２０により適宜絶縁された状態で保持されている。

【００３１】高速差動信号線２、３の間隔は、コネクタ
８の付近からインタフェース基板の長手方向に伸びる際
に、コネクタピン３０における間隔よりも互いに接近す
るように設けられている。このように接近させることに
より、ノイズのキャンセル効果が、より大きく得られ
る。

【００３２】また、インタフェース基板の両端部におけ
る配線順序、すなわちコネクタ８のピン配置を見ると、
これら高速差動信号線２、３（Rin0-,Rin0+など）の両
側にグラウンド端子５Ｐ（Vss）が設けられている。こ
れらのグラウンド端子５Ｐは、前述したように、裏面側
のグラウンド層７に接続されている。また、最も外側に
位置する差動信号線対２、３のさらに外側には、グラウ
ンド線５が配置されている。

【００３３】そして、互いに隣接する高速差動信号線対
２、３同士の間には、２ピンのグラウンド端子５Ｐ（Vs
s）にはさまれた１ピン以上の電源ピン（VDD）が配置さ
れている。高速差動信号線対２、３同士の間に設けられ
たこれらの電源ピン（VDD）に接続された電源線１は、
インタフェース基板の端部においては幅狭で、端部から
離れると幅広に形成されている。

【００３４】本実施形態によれば、まず、信号線２、３
からの放射ノイズを低減できる。以下、この点について
説明する。

【００３５】図３及び図４は、１対の信号線における２
種類の固有モードを表す模式図である。すなわち、図３
は、対となる信号線２、３の奇モード（差動成分）につ
いての配線断面と電気力線を表す模式図である。また、
図４は、対となる信号線２、３の偶モード（同相成分）
の電気力線を表す模式図である。

【００３６】図３に表したように、差動信号駆動の場
合、互いに対となる信号線２、３に、１８０度位相のず
れた同振幅の信号を入力することにより、互いの信号か
ら生じる放射ノイズが遠方からは互いにキャンセルされ
る。対となる信号が電磁界的に引き合うので電磁界も閉
じている。

【００３７】これに対して、図４に表したように、同相
信号駆動の場合、互いに対となる信号線２、３に同相同
振幅の信号が入力され、互いの信号から生じる放射ノイ
ズが遠方でもキャンセルされないため、大きな放射ノイ
ズが生じる。これらの同相成分は波形の立ち上がり、立
ち下がりのアンバランスで生じることが多いため、クロ
ック周波数の２倍の周波数で大きくなる。

【００３８】また、図３と図４とを比較してわかるよう
に、偶モード（図４）の方が電気力線の広がりが大きく
なっている。このため、このような差動信号線対に隣接
して他の差動信号線対が存在する場合に、これら差動信
号線対同士の間隔が狭くなるとクロストークが増大し、
ＥＭＩが増大してしまう。

【００３９】図２０及び図２１に例示したような従来の
インタフェース基板の場合、信号線２、３の両脇にガー
ドグラウンド５が配線されているため、差動信号線対
２、３の電界を閉じる意味では優れている。しかし、比
較的太い電源線１とグラウンド線５Ｇが外側に配置され
ているため、隣接する差動信号線対２、３同士は比較的
近接した位置にあり、電源線も十分幅広くとることがで
きない。つまり、差動信号線対２、３と、これに隣接す
る他の差動信号線対２、３との間の間隔を十分に広く確
保できず、クロストークが懸念される。

【００４０】これに対して、本実施形態によれば、図２
０及び図２１に例示したような外側の電源線１をなくす
ことにより、コネクタのピン数で数えると２ピン分、差
動信号線対２、３同士を遠ざけることができる。つま
り、クロストークを低減できる。

【００４１】さらに、本実施形態によれば、図１及び図
２に表したように、信号線２、３の両側をガードするた
めの配線として、ガードグラウンドではなく、ガード電
源線１を設けている。コネクタのピン数には限りがある
が、ガードグラウンドのかわりにガード電源を使用する
ことにより、電源ピン数を増やすことができる。その結
果として、電源線のインピーダンスを効果的に下げるこ
ともできる。

【００４２】図５は、本実施形態のインタフェース基板
の断面構造を例示する模式図である。同図を参照しつ
つ、隣接する差動信号線対同士のうちの一方の信号線２
と他方の信号線１８との間のクロストークについて、さ
らに詳細に説明する。

【００４３】ここで、配線としては、信号線２、信号線
３、信号線１８、信号線１９、信号線３と信号線１８と
の間にある電源線１の５つの信号線と、裏面側のグラウ
ンド層７を導体とした。そして、これら導体の断面形状
及び配置関係から、スペクトラルドメイン法により、そ
れぞれの配線間の自己インダクタンスＬ１１、相互イン
ダクタンスＬ１２、自己キャパシタンスＣ１１、相互キ
ャパシタンスＣ１２を求めた。

【００４４】また、これら４つのパラメータから近端ク
ロストーク係数Ｋｂ、遠端クロストーク係数ｋｆが求め
られる。なお、これらの係数から、近端クロストークで
誘起される電圧Ｖｎｅと、遠端クロストークで誘起され
る電圧Ｖｆｅとを求めることができる。ＶｎｅとＶｆｅ
は、次式により表すことができる。Ｖｎｅ／Ｖ＝Ｋｂ＝（Ｌ１２／Ｌ１１−Ｃ１２／Ｃ１１）／４Ｖｆｅ／Ｖ＝Ｋｆ×Ｔｄ／Ｔｒ×ｌ＝−（Ｌ１２／Ｌ１１−Ｃ１２／Ｃ１１）×Ｔｄ／Ｔｒ
×ｌ／２ここで、Ｔｄは周期、Ｔｒは立ち上がり時間、ｌは配線
長をそれぞれ表す。

【００４５】インタフェース基板の配線幅を１１０μ
ｍ、配線間距離１４５μｍ、誘電体厚６５μｍ、誘電体
をポリイミドとすると、近端クロストーク係数Ｋｂ、遠
端クロストーク係数ｋｆは、それぞれ以下の通りであ
る。近端クロストーク係数Ｋｂ遠端クロストーク係数ｋｆ（比較例１）：１．４２Ｅ−０４８．６５Ｅ−１０（比較例２）：４．９９Ｅ−０５３．０８Ｅ−１０（本発明）：５．２０Ｅ−０５３．３２Ｅ−１０ここで、（比較例１）は、図２０及び図２１に表したイ
ンタフェース基板、（比較例２）は、図１において電源
線１の代わりにグラウンド線５を配線した構造、（本発
明）は、図１及び図２に表したインタフェース基板、を
それぞれ表す。

【００４６】（比較例１）と（本発明）とを比較する
と、本発明のインタフェース基板のクロストーク係数が
半分以下に改善されることがわかる。また、（比較例
１）と（比較例２）とを比較すると、両者ともにガード
グラウンド構造であるため、違いは配線間距離のみとな
り、配線間距離がクロストーク低減に与える効果の度合
いが理解できる。また、（比較例２）と（本発明）とを
比較すると、信号線対の間隔が同じ構造の場合、ガード
電源よりガードグラウンドの方がクロストーク係数が小
さいが、その差は概ね１０％以内であることが分かる。
なお、（比較例２）の構造は、電源線が除外されている
ので、電源線の確保という観点からは、現実的には採用
が容易でない。

【００４７】この結果から、信号線対２、３同士の距離
が離れるほどクロストーク量は低減するので、先に説明
したとおり、差動信号線対２、３同士の間隔はなるべく
大きくした方がよいことが分かる。

【００４８】以上説明したように、本発明においては、
電源線を差動信号線対同士の間に配置することにより、
インタフェース基板の限られた領域内で、電源線を確保
しつつ、差動信号線どうしを最大限遠ざけることができ
るため、クロストークを低減し、ＥＭＩを低減するがで
きる。

【００４９】次に、本発明において、インタフェース基
板の両端部で、差動信号線対２、３の両側にグラウンド
端子５Ｐ（Vss）を設ける点について説明する。

【００５０】図６は、本実施形態のインタフェース基板
の端部すなわちコネクタ８の周辺の拡大図である。すな
わち、同図には、１対の信号線２、３とその両脇のグラ
ウンド端子５Ｐが表されている。

【００５１】これらのグラウンド端子５Ｐは、前述した
ようにスルーホール６を介してインタフェース基板の裏
面側のグラウンド層７と接続されている。そして、本発
明においては、信号線２、３から裏面のグラウンド層７
までの距離が、同一層内に隣接するガード電源線１まで
の距離の約１／５以下になるようにすることが望まし
い。このようにすれば、インタフェース基板において、
信号線２、３は、隣接するガード電源線１よりも、裏面
グラウンドとのカップリングが強くなるため、インタフ
ェース基板内ではインピーダンスの不連続も生じない。

【００５２】しかし、シールド付きコネクタのようなＥ
ＭＩ対策を施したコネクタでも、あらかじめ、グラウン
ドピンがアサインされていない場合は、裏面グラウンド
層７はコネクタの外側の金属シェルに接続され、この金
属シェルを介してコネクタの両脇２箇所で接続される相
手の基板のグラウンド面に接続される。このため、コネ
クタ部において信号線２、３の両脇にグラウンド端子５
Ｐがないと、同相成分のリターン電流は、遠い経路を通
ってインタフェース基板と別基板との間を伝搬すること
となり、放射ノイズを増大させる。

【００５３】そこで、図５に表したように、インタフェ
ース基板と接続相手の基板との不連続を小さくするため
に、インタフェース基板の端部において差動信号線２、
３の両脇にグラウンド端子５Ｐを設け、裏面グラウンド
層７にスルーホール６で接続する。このようにすると、
リターン電流が最短距離で流れるようになり、放射ノイ
ズの増大を抑止できる。

【００５４】次に、本実施形態において、インタフェー
ス基板の最も外側に設けられた差動信号線２、３のさら
に外側にグラウンド線５を配置する点について説明す
る。一般に、フレキシブル基板のように曲げやすいイン
タフェース基板を得るためには、その配線を、高周波特
性の許容する限り細くする方がよい。このため、一般
に、コネクタ８の幅と同程度の幅でフレキシブル基板
（インタフェース基板）が形成される。

【００５５】その時、フレキシブル基板の最も外側に信
号線２、３、あるいは電源線１が配置されると、裏面グ
ラウンド層７との間に高周波的に電磁界が発生する。こ
の電磁界は、信号線２、３や電源線１が内側にある場合
には、裏面グラウンド層７との間で閉じることができる
が、これらの配線が外側にあると電磁界が空間に放射さ
れる割合が高くなる。

【００５６】そこで、本実施形態においては、フレキシ
ブル基板の最も外側の差動配線対２、３の外側にグラウ
ンド線５をおき、信号線２、３、および、電源線１から
の電磁界を閉じるようにする。なお、このグラウンド線
５は、インタフェース基板の上部のカバーに穴（図示せ
ず）をあけ、ガスケット接続等に使用する場合もあるの
で、１ｍｍ以上の幅を与えることが望ましい。

【００５７】最後に、本実施形態のインタフェース基板
における電源線１からの放射ノイズ低減について説明す
る。

【００５８】図７は、図２０に例示した如く電源線１を
外側に配置した場合の送信基板ＴＸ、受信基板ＲＸ、イ
ンタフェース基板ＩＦを含めた電源配線の平面図であ
る。従来方式では、例えば図２０のようにコネクタにお
いてピンアサインで２ピンアサインされているので、ピ
ンピッチ（ｐ）の１．８倍程度の電源線幅（Ｗ２）とな
る。また、コネクタのピンアサインとしてインタフェー
ス基板の外側の方にまとめてピンが出ている。

【００５９】図８は、本実施形態のガード電源線１を設
けた場合の送信基板ＴＸ、受信基板ＲＸ、インタフェー
ス基板ＩＦを含めた電源配線の平面図である。図２に例
示したようなピンアサインとした場合、ひとつの電源線
１にコネクタピンとして１ピンのみがアサインされてい
るが、電源線１（VDD）がグラウンド端子５Ｐ（Vss）に
両脇をはさまれた構造となっている。グラウンド端子５
Ｐ（Vss）は、インタフェース基板の表面においては延
在せず、スルーホール６により裏面側のグラウンド層７
に接続されている。このため、差動信号線対２、３同士
の間に設けられた電源ピン（VDD）から伸びる電源線１
の幅は、３ピン分の領域をとることができる。電源線１
の幅としては、およそ２．８倍（Ｗ３）の電源線幅を確
保できる。

【００６０】図９は、図７に表した配置における電源線
の等価回路を表す模式図である。すなわち、送信基板Ｔ
Ｘの電極パッド部におけるインピーダンスをＺｐ１、コ
ネクタ（主に、フィードスルー部）におけるインピーダ
ンスをＺｃｏｎ、インタフェース基板におけるインピー
ダンスをＺｆ、受信基板ＲＸの電極パッド部におけるイ
ンピーダンスをＺｐ２と表すことができる。

【００６１】図９から分かるように、この比較例の場
合、ひとつの電源線（Ｚｆ）にコネクタから２ピン分
（Ｚｃｏｎ）接続された構造になっている。すなわち、
２つのＺｃｏｎとひとつのＺｆとが結合されており、イ
ンピーダンスの不連続による損失がデメリットとなりや
すいことが分かる。

【００６２】図１０は、図８に表した配置における電源
線の等価回路を表す模式図である。本実施形態のインタ
フェース基板の場合、ひとつの電源線１にはコネクタ８
から１ピン分接続されている。つまり、ひとつのＺｆと
ひとつのＺｃｏｎが結合されており、インピーダンスの
不連続は生じにくい。さらに、本具体例の場合、同様の
電源供給ラインが３本並列に形成されているため、合計
のインピーダンスを下げることができる。

【００６３】図１１は、本発明及び比較例における電源
ラインのＳ１１パラメータを表すグラフ図である。すな
わち、同図は、図９及び図１０に表した等価回路におい
て、送信側のコネクタ部８とインタフェース基板との間
をポート１の観測点とし、受信側のコネクタ部８とイン
タフェース基板との間をポート２とした時のＳ１１を表
す。ここで、Ｓ１１とは、２ポートのＳパラメータにお
いて、ポート１から出てポート１に入る成分、すなわ
ち、反射特性を表すものである。

【００６４】電源インピーダンスＺは、簡易的に次式で
表すことができる。Ｚ＝１２０πｄ／（Ｗｋ^１／２）ここで、ｄは、電源線１とグラウンド層７との間に設け
られる誘電体の厚み、であり、Ｗは電源線１の幅、ｋは
誘電体の比誘電率をそれぞれ表す。

【００６５】例えば、ｄ＝４５μｍ、ｋ＝３．３とする
と、電源インピーダンスＺは以下の如くとなる。Ｗ＝１ｍｍ：Ｚ＝１３Ω Ｗ＝２．２５ｍｍ：Ｚ＝５．８Ω Ｗ＝３．５ｍｍ：Ｚ＝３．７Ω 図１１においては、図７における幅Ｗ２を２．２５ｍ、
図８におけるＷ３を３．５ｍｍとした。図１１からわか
るように、周波数が高くなるにつれて、反射特性が０ｄ
Ｂ（デシベル）よりも小さくなっていく。また、特定の
周波数で、インタフェース基板の配線長による共振現象
により、Ｓ１１の落ち込みがみられる。Ｓ１１が落ちこ
む周波数では、反射が小さくなっているため、インタフ
ェース基板を介して電源ノイズが通りやすくなってい
る。Ｓ１１の落ち込みが大きければ大きいほど電源ノイ
ズが通りやすくなり、インタフェース基板からの放射ノ
イズを大きくすると思われる。

【００６６】図１１から、１ＧＨｚ以下の周波数では、
比較例（図７）よりも本発明（図８）のインタフェース
基板のほうが、全般的にＳ１１の落ち込みが小さくなっ
ていることが分かる。つまり、本発明のインタフェース
基板のほうが、比較例のものより電源線からのノイズ放
射を小さくすることができる。

【００６７】図１２は、本発明において電源線１をＮ本
とした場合のＳ１１を表すグラフ図である。電源線１の
本数を増やすことによって、インタフェース基板での反
射が小さくなることがわかる。これは、接続する相手の
基板において十分に高い周波まで低インピーダンスを維
持できる電源面に接続する個所を増やすことができるか
らである。Ｓ１１をマイナス３ｄＢ以上とするために
は、電源線１の本数Ｎを２以上とすることがが望まし
い。

【００６８】次に、電源線１の幅（あるいは厚み）を大
きくし、電源インピーダンスを小さくすることによる反
射の効果について説明する。

【００６９】図１３は、本発明のインタフェース基板に
おいて電源線１のインピーダンスによるＳ１１の変化を
表すグラフ図である。すなわち、同図は、電源線１のイ
ンピーダンスを３．７オーム、８オーム、１３オームと
した場合のＳ１１を表す。

【００７０】図１１に例示したような電源線の本数によ
る変化よりは小さいが、図１３から、電源線１のインピ
ーダンスが小さいほど、反射量は小さくなることがわか
る。反射量をマイナス３ｄＢ以上とするためには、１本
の電源線のインピーダンスを１３Ω以下とすることが望
ましい。また、電源線１をインタフェース基板の最も外
側に配置するのではなく、差動信号線対２、３同士の間
のように、インタフェース基板の内部に配置することに
より、放射ノイズをさらに低減することができる。

【００７１】図１４は、インタフェース基板の端部にお
ける電源ピンの数の効果を表すグラフ図である。すなわ
ち、本発明のインタフェース基板の端部において、１ピ
ンの電源ピンを電源線１に接続した場合（本発明１）
と、２ピンの電源ピンを電源線１に接続した場合（本発
明２）について、Ｓ１１を表した。電源線１の幅Ｗ３を
３．５ｍｍとした場合、インタフェース基板の端部（コ
ネクタ部）での電源のピンアサインを１本から２本に増
やすことにより、概ね２００〜５００ＭＨｚでの反射を
小さくできることが分かる。すなわち、本発明において
は、差動信号線対２、３同士の間に設ける電源ピンのピ
ン数は１本以上とすることが望ましい。

【００７２】以上、図１乃至図１４に関して説明した特
徴点をまとめると、以下の如くである。

【００７３】（１）差動信号線対２、３同士の間に電源
線１を配置する構造を採用することにより、電源線１の
本数を増やすことができる。その結果として、コネクタ
などを介した別基板との接続個所を増やすことができ、
別基板がフレキシブル基板より低インピーダンスの電源
面をもっている場合、系全体の電源インピーダンスを小
さくし、ノイズの伝播を防ぐことができる。

【００７４】（２）差動信号線対２、３同士の間にグラ
ウンド端子５Ｐ（VDD）を配置すると、インタフェース
基板の端部（コネクタ部）での信号線の不連続を緩和す
ることができ、インタフェース基板の端部での反射を小
さくできる。

【００７５】（３）差動信号線対２、３同士の間に、グ
ラウンド端子５Ｐ（VDD）にはさまれた電源ピン（Vss）
を配置し、グラウンド端子５Ｐはインタフェース基板の
表面側では延在させず裏面側のグラウンド層７に接続
し、表面側には電源線１のみを配線することにより、電
源線１の幅を広くすることができ、電源インピーダンス
を小さくし、ノイズの伝播を防ぐことができる。

【００７６】（４）差動信号線対２、３同士の間のピッ
チを広くとることにより、差動信号線対２、３同士のク
ロストークを低減することができる。図１５は、図２１
に表した比較例のピンアサインと図２に表した本発明の
ピンアサインによるインタフェース基板を実装したノー
トＰＣからの３ｍ法によるＥＭＩの放射特性を表すグラ
フ図である。比較例より、本発明のほうが、２００ＭＨ
ｚでの放射ノイズが４［ｄＢμＶ／ｍ］低減しているこ
とが分かる。同図には、クラスＢの規制値レベルも併せ
て表したが、本発明によれば、この規制値を満足してお
り、ＥＭＩの低減に効果的であることが分かる。

【００７７】図１６は、本発明のインタフェース基板の
実施例を表す模式図である。同図については、図１乃至
図１５に関して前述したものと同様の要素には同一の符
号を付して詳細な説明は省略する。

【００７８】ノートＰＣなどの各種の表示装置において
は、動作クロックがますます高周波化する傾向を有し、
ガードグラウンド構造が必要となる場合もあると考えら
れる。このような場合、図１６に例示したように、ガー
ド電源線１をガードグラウンド線５により挟んだ配線構
造をすればよい。

【００７９】図１７は、本発明のインタフェース基板の
別の実施例を表す模式図である。同図についても、図１
乃至図１６に関して前述したものと同様の要素には同一
の符号を付して詳細な説明は省略する。

【００８０】図１及び図２に表した具体例の場合、信号
線の数を２ｎ本とすると、差動信号線対の間にアサイン
される電源線１の本数の合計はｎ本以上、グラウンド端
子５Ｐの合計は２ｎ本となる。図１のように、差動信号
線対が４対の場合は、本発明は、図２０及び図２１に例
示した比較例と比べてほぼ同じコネクタのピン数とな
る。しかし、差動信号線対が８対になると、図２０及び
図２１に例示比較例のピン配置では２５ピン程度である
のに対して、図１及び図２の構造では３１ピンが必要で
ある。つまり、インタフェース基板の端部（コネクタ）
でのピン数が増大し、コネクタの自由度が減ってしま
う。

【００８１】そこで、図１７に例示したように、差動信
号線対２、３を、ある程度等間隔に配置し、それらの間
に、グラウンド端子５Ｐにはさまれた電源線１を置く場
合と、グラウンド端子５Ｐを設けずに電源線１のみを置
く場合とを設ける。つまり、グラウンド端子５Ｐを部分
的に省略する。このようにすれば、インタフェース基板
の端部（コネクタ）でのピン数の増大を防ぐことができ
る。

【００８２】この時、クロック信号線のようにデータの
オン（ＯＮ）、オフ（ＯＦＦ）の激しい信号線の両脇に
はグラウンドピンを配置するような構造にするとよい。

【００８３】図１８は、本発明のインタフェース基板の
さらに別に実施例を表す模式図である。すなわち、同図
（ａ）はその平面図、同図（ｂ）はそのＡ−Ａ’線断面
図である。同図についても、図１乃至図１７に関して前
述したものと同様の要素には同一の符号を付して詳細な
説明は省略する。

【００８４】インタフェース基板の最も外側に位置する
グラウンド線５のカバーに穴Ｈをあけることにより、グ
ラウンドパッドとして金属を露出させる。パソコン、液
晶モニター、ＰＤＡ（Personal Digital Assistant）、
携帯電話などのように、表示部と、画像信号を伝送する
インタフェース基板と、送信基板（筺体）と、を有する
表示装置においては、送信基板（筺体）のグラウンドと
インタフェース基板のグラウンドとが近接し、大きなコ
モンモードの高周波電流を筐体のグラウンドに誘起し、
ＥＭＩを増大させることがある。

【００８５】このような場合、インタフェース基板のグ
ラウンドと筐体のグラウンドとをガスケット等により電
気的に接続すると高周波電流の回り込みが小さくなるた
め、ＥＭＩが低減する場合がある。本実施例において、
ガスケットを接続する場合、図１８に表したようなカバ
ー穴Ｈによってグラウンド線５の金属面を露出させ、こ
の部分に導電性シールド１３を貼り、その導電性シール
ド１３と筐体のグラウンドとを接続させることができ
る。このような導電性シールド１３としては、例えば、
導電性布などを用いることもできる。

【００８６】このようにすると、導電性シールド１３
は、信号線に対するシールドの機能だけでなく、電源線
１に対するシールドの機能も持ち、インタフェース基板
の裏面グラウンド層７との間ではさむことにより、電源
線１は、より低インピーダンスとなると同時に高周波の
電界を閉じることができ、ノイズ放出をさらに効果的に
低下させることができる。

【００８７】図１９は、本発明の表示装置を例示する概
念図である。すなわち、この表示装置は、本体筺体１０
９とディスプレイ部筺体１０８とが、ヒンジ部１０２に
より結合された、いわゆる「折り畳み型」の表示装置で
ある。このような表示装置としては、具体的には、折り
畳み型のノートＰＣ、液晶モニター、ＤＶＤプレイヤ
ー、ＰＤＡ（Personal Digital Assistant）、携帯電話
などを挙げることができる。

【００８８】本体筺体１０９には、グラウンド導電部材
によるシールド構造が設けられ、この上に適宜、表示信
号を送信する送信基板（図示せず）などが設けられてい
る。そして、この送信基板から送信側コネクタ１０７を
介して本発明のインタフェース基板１０３に画像表示信
号などが送出される。

【００８９】一方、ディスプレイ部筺体１０８において
は、ベゼル１０４と金属板１０５により機械的な支持と
グラウンドが確保され、表示装置（図示せず）が設けら
れている。表示装置としては、コネクタ１０６を介して
インタフェース基板１０３から画像表示信号を受け取
り、所定の画像を表示する。表示装置としては、液晶表
示装置（ＬＣＤ）、ＥＬ表示装置、プラズマ表示装置
（ＰＤＰ）をはじめとする各種の構造のものを用いるこ
とができる。

【００９０】本実施例においては、インタフェース基板
１０３として、図１乃至図１８に関して前述したような
本発明のインタフェース基板を用いることにより、電源
インピーダンスを低減して、電源からの放射を低減し、
かつ、隣接する差動信号線対同士のピッチを大きくする
ことにより、クロストークノイズを低減して、信号線か
らの放射も低減できる。

【００９１】ノートＰＣやその他各種の携帯型の表示装
置のように、薄さを追及する筐体構造においては、イン
タフェース基板からのノイズ放射が筐体グラウンドに干
渉することにより、筐体グラウンド自体がアンテナとな
り、大きな放射ノイズを引き起こすことがある。そのた
め、本実施例の表示装置のように、本発明のインタフェ
ース基板を用いることにより、インタフェース基板から
の放射を低減することは極めて有効である。

【００９２】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明は、上述した各
具体例に限定されるものではない。

【００９３】例えば、本発明のインタフェース基板にお
ける信号線の本数や、電源線、グラウンド線の幅あるい
は厚みなどについては、当業者が適宜変更したものも本
発明の範囲に包含される。

【００９４】また、本発明の表示装置は、液晶ディスプ
レイを用いたものには限定されず、その他、ＥＬ（Elec
troLuminescent）ディスプレイ、ＬＥＤ（Light Emitti
ng Diode）ディスプレイ、プラズマディスプレイ、冷陰
極型ディスプレイ、をはじめとした、周波数の高い表示
信号を取り扱うすべての表示装置を包含する。

【００９５】さらに、これらインタフェース基板や表示
装置を構成する各要素の構造、形状、材料、寸法などに
関しても、当業者が適宜設計変更したものも、本発明の
特徴を有する限り本発明の範囲に包含される。

【００９６】すなわち、本発明は各具体例に限定される
ものではなく、その要旨を逸脱しない範囲で、種々変形
して実施することが可能であり、これらすべては本発明
の範囲に包含される。

【００９７】

【発明の効果】以上詳述したように、本発明によれば、
高周波の差動信号線対をインタフェース基板内で最大限
に互いに離すことができ、電源線をインタフェース基板
の端部において均等に配置することにより、電源インピ
ーダンスを下げ、電源線の配線長に起因する共振による
反射を小さくすることができ、不要放射ノイズを低減す
るインタフェース基板及びこれを備えた表示装置を提供
することができる。

【００９８】その結果として、高精細画像のための表示
信号を高速で伝送した場合にもＥＭＩの放出を抑制でき
るインタフェース基板及び表示装置を実現でき産業上の
メリットは多大である。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかるインタフェース基
板の構造を例示する模式図である。

【図２】本発明の実施形態のインタフェース基板の両端
における配線の順序を表す表である。

【図３】対となる信号線２、３の奇モード（差動成分）
についての配線断面と電気力線を表す模式図である。

【図４】対となる信号線２、３の偶モード（同相成分）
の電気力線を表す模式図である。

【図５】本発明の実施形態のインタフェース基板の断面
構造を例示する模式図である。

【図６】本発明の実施形態のインタフェース基板の端部
すなわちコネクタ８の周辺の拡大図である。

【図７】図２０に例示した如く電源線１を外側に配置し
た場合の送信基板ＴＸ、受信基板ＲＸ、インタフェース
基板ＩＦを含めた電源配線の平面図である。

【図８】本発明の実施形態のガード電源線１を設けた場
合の送信基板ＴＸ、受信基板ＲＸ、インタフェース基板
ＩＦを含めた電源配線の平面図である。

【図９】図７に表した配置における電源線の等価回路を
表す模式図である。

【図１０】図８に表した配置における電源線の等価回路
を表す模式図である。

【図１１】本発明及び比較例における電源ラインのＳ１
１パラメータを表すグラフ図である。

【図１２】本発明において電源線１をＮ本とした場合の
Ｓ１１を表すグラフ図である。

【図１３】本発明のインタフェース基板において電源線
１のインピーダンスによるＳ１１の変化を表すグラフ図
である。

【図１４】インタフェース基板の端部における電源ピン
の数の効果を表すグラフ図である。

【図１５】図２１に表した比較例のピンアサインと図２
に表した本発明のピンアサインによるインタフェース基
板を実装したノートＰＣからの３ｍ法によるＥＭＩの放
射特性を表すグラフ図である。

【図１６】本発明のインタフェース基板の実施例を表す
模式図である。

【図１７】本発明のインタフェース基板の別の実施例を
表す模式図である。

【図１８】本発明のインタフェース基板のさらに別に実
施例を表す模式図である。

【図１９】本発明の表示装置を例示する概念図である。

【図２０】ＳＰＷＧ出版のIndustry Standard Panels 1
3.3",14.1"and15.0" mounting and Top Level Interfac
e Requirements の５ページに記載されているピンアサ
インを表す一覧表である。

【図２１】図２０のピンアサインを実現するインタフェ
ース基板のレイアウトを表す模式図である。

【図２２】特開平７―２０２３５８号に記載されたイン
タフェース基板の要部平面構造を表す模式図である。

【符号の説明】

２、３信号線（信号線対）５グラウンド線５Ｐグラウンド端子６スルーホール７グラウンド層８コネクタ１３導電性シールド１８、１９信号線２０絶縁性部材３０コネクタピン１０２ヒンジ部１０３インタフェース基板１０４ベゼル１０５金属板１０６受信側コネクタ１０７送信側コネクタ１０８ディスプレイ部筺体１０９本体筺体

フロントページの続きＦターム(参考） 2H092 GA40 GA50 NA25 PA06 5E317 AA07 GG11 5E338 AA02 CC01 CC04 CC05 CC06 CD32 EE13 5G435 AA16 BB05 BB06 BB12 EE41 HH12 HH14

Claims

【特許請求の範囲】

【請求項１】信号出力体から出力された信号を信号入力
体に伝送するインタフェース基板であって、絶縁体層と、前記絶縁体層の表面側に略並列に設けられた第１及び第
２の信号線対と、前記絶縁体層の前記表面側において、前記第１の信号線
対と前記第２の信号線対との間に設けられた電源線と、前記絶縁体層の前記表面側において前記第１及び第２の
信号線対よりも外側に設けられた基準電位線と、前記絶縁体層の裏面側に設けられた基準電位層と、を備えたことを特徴とするインタフェース基板。
【請求項２】前記信号出力体に対して接続される第１の
端部と、前記信号入力体に対して接続される第２の端部
のそれぞれにおいて、前記第１の信号線対と前記電源線との間に設けられた第
１の基準電位端子と、前記第２の信号線対と前記電源線との間に設けられた第
２の基準電位端子と、をさらに備え、前記第１及び第２の基準電位端子は、前記絶縁体層を貫
通する導電体により前記基準電位層に接続されてなるこ
とを特徴とする請求項１記載のインタフェース基板。
【請求項３】前記第１及び第２の基準電位端子に近接し
た部分における前記電源線の幅は、前記第１及び第２の
基準電位端子から離れた部分に比べて狭いことを特徴と
する請求項２記載のインタフェース基板。
【請求項４】請求項１〜３のいずれか１つに記載のイン
タフェース基板と、前記インタフェース基板の一端に接続された前記信号出
力体と、前記インタフェース基板の他端に接続された前記信号入
力体と、を備え、前記信号出力体が出力する画像表示信号が前記インタフ
ェース基板を介して前記信号入力体に伝送され、画像が
表示されることを特徴とする表示装置。