KR0123805B1 - 프린트 배선기판 - Google Patents
프린트 배선기판Info
- Publication number
- KR0123805B1 KR0123805B1 KR1019900002040A KR900002040A KR0123805B1 KR 0123805 B1 KR0123805 B1 KR 0123805B1 KR 1019900002040 A KR1019900002040 A KR 1019900002040A KR 900002040 A KR900002040 A KR 900002040A KR 0123805 B1 KR0123805 B1 KR 0123805B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- substrate
- circuit pattern
- conductive layer
- insulating layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09272—Layout details of angles or corners
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
본 발명은 전자기기에 사용되는 프린트 배선기판에 관한 것으로서, 기판과, 이 기판상 형성된 그라운드라인패턴 및 신호라인패턴을 포함하는 회로패턴과, 상기한 기판상에 그라운드라인패턴의 적어도 일부를 제외하고 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 그라운드라인패턴이 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기한 절연층의 패턴을 회로패턴중에서 IC 그라운드핀 접속용 랜드부도 제외한 패턴으로 설정하고, 이 랜드부와 상기한 도전층을 접속한 것을 특징으로 하는 것이다.
Description
도1, 도2는 본 발명의 실시예의 배선기판의 단면도.
도3, 도4는 본 발명의 기타 실시예를 각각 보여준 도면.
도5는 종래예와 상기 기타 실시예의 임피던스의 주파수 특성도.
도6, 도7은 본 발명의 또 다른 실시예의 프린트 배선기판의 단면도.
도8(A),(B)는 본 발명의 또 다른 실시예의 프린트 배선기판의 단면도.
도10(A)는 본 발명의 또 다른 실시예의 프린트 배선기판이 단면도.
도10(B),(C),(D)는 라인패턴의 절곡부의 예를 보여주는 도면.
도11은 본 실시예의 프린트 배선기판의 효과를 설명하기 위한 도면.
제12는 본 발명의 또 다른 실시예의 프린트 배선기판의 단면도.
제13은 본 실시예의 프린트 배선기판의 효과를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판, 2 : 회로패턴,
4 : 언더코오트층, 5 : 도전페이스트층,
6 : 오버코오트층, 8 : 접속기랜드,
9 : 제2도전층, 20 : 신호패턴,
21 : 그라운드패턴, 22 : 전원패턴,
21 : IC 그라운드핀 접속용 랜드부, 24 : IC 신호핀 접속용 랜드부.
[산업상의 이용분야]
본 발명은 전자기기에 사용되는 프린트 배선기판에 관한 것으로 더욱 상세하게는 전자방해(Electro Magnetic Interference; EMI)의 대책을 실시한 프린트 배선기판에 관한 것이다.
[종래의 기술]
근년에 와서 전자기기의 발달에 따라 프린트 배선기판에 형성되는 회로의 고속화와 고밀도화가 촉진되게 되었으나, 이에 따라 EMI에 대한 규제가 엄해지고 있다. 종래에서부터 생각되어온 EMI 대책중, 전형적인 방법은 기판을 수납하는 고리상자 모양체를 차폐케이스로하여 복사소음(Radiation noise)의 저감과 진입음의 저감을 계량하는 방법이다. 그러나, 이러한 방법에서는 밀폐케이스내에 밀폐된 전자파 에너지가 케이블을 통하여 외부에 복사된다는 문제가 있고, 또한, 이런 방법은 기본적으로는 회로의 고주파 특성에 의거하여 발생하는 전자파 에너지를 감소하는 것은 아니기 때문에 복사소음을 완전하게 억제한다는 것은 거의 불가능하다. 따라서, 새로운 EMI 대책용 프린트 배선기판이 USP 4,801,489호로 제안되어 있다. 이러한 배선기판은 신호라인패턴(이하 단순히 신호패턴이라 함), 그라운드라인패턴(이하 그라운드패턴이라 함) 및 전원라인패턴(이하 단순히 전원패턴이라 함)등의 회로패턴을 형성한 기판상에 그라운드패턴의 적어도 일부를 제외하고, 절연층을 형성하여(이하 본 절연층을 언더(under) 코오트층이라 함), 그 위에 그라운드패턴의 절연되어 있지 않은 부분과 접속되도록 도전페이스트(paste)층 등의 도전층을 형성한 것이다. 또한, 통상시는 이러한 도전층의 위에 다시 절연층(이하 이러한 절연층을 오버코오트층이라 함)이 형성된다.
이와 같은 구성의 프린트 배선기판에서는 주로 4개의 이유에서 방사잡음의 저감을 도모할 수가 있다.
제1은 접근한 도전층에 의한 신호패턴 및 전원패턴으로부터의 고주파성분의 제거이다. 즉, 언더코오트층은 소위 소울더(solder; 납) 레지스트로 형성되는데, 이러한 막두께는 20∼40μm 정도의 엷은 것이기 때문에 그 위에 형성되어, 그라운드패턴에 접속된 도전층에 대한 신호패턴 및 전원패턴의 분포 정전용량(靜電容量)이 커진다. 따라서, 링킹(linking)등에 의하여 발생하는 불필요한 고주파성분이 그라운드패턴의 고주파적으로 접지되고, 복사소음이 억제된다.
제3은 도전층에 의한 신호패턴 및 전원패턴의 임피던스의 균일화이다. 즉, 도전층에 의하여 신호패턴, 전원패턴이 덮어씌워 있음으로 이들의 회로패턴과, 그라운드패턴에 접속된 도전층과의 사이의 거리가 균일화되고, 각 회로패턴의 임피던스도 균일화된다. 그 결과 고주파 전송상의 임피던스 부정합부의 생성과 그것에 기인한 불필요한 고주파성분의 발생이 억제되는 것이 된다.
더욱, 또 다른 하나의 이유는 도전층 자신에 의한 밀봉효과이다.
이상 4개의 이유, 즉 도전층에 의한 그라운드패턴의 저임피던스화, 접근화 도전층에 의한 고주파성분의 제거, 회로패턴의 임피던스의 균일화, 및 도전층 자신에 의한 통상의 밀봉효과에 의하여 복사소음을 효과적으로 억제할 수가 있다.
그러나, 종래의 EMI 대책 프린트 배선기판에서는 IC 그라운드핀에 이르는 그라운드패턴의 폭이 좁기 때문에 고주파에 대한 임피던스가 높고, 그 길이방향에 따라 전위차를 내기 때문에 IC의 그라운드레벨을 불안정하게 하고, 이러한 그라운드레벨의 변동에 의하여 복사소음을 발생하고, 또한 같은 이유로, IC의 출력 신호에 복사소음을 발생하는 원인이 되며, 그 결과 충분한 EMI 대책 효과가 얻을 수 없다는 문제가 있었다.
또한, 일반적으로 전자회로기판에서는 기판의 단부에 배치되는 연결부 및 전원단자 및 그라운드 단자부에 고주파소음을 바이패스시키는 바이패스콘덴서가 장착되어 있다. 불필요한 고주파성분을 바이패스한다는 기능에서 이러한 바이패스콘덴서는 용량이 비교적 작은 것이 사용되나, 종래의 프린트 배선기판에서는 바이패스콘덴서가 디스크리이드의 부품으로서 기판상에 실제로 장비되어 있었다. 이 때문에 콘덴서를 기판상에 실제로 장비하기 위한 납땜작업이 필요하게 되어, 기판의 소형화를 저해하는 결점이 있었다. 또한, 바이패스콘덴서의 리이드선이 고주파에 대하여 인덕턴스(inductance)분(分)으로서 작용하여 그 결과 임피던스의 주파수 특성이 불량하게 된다는 문제가 있었다.
또한, 일반적으로 회로기판에서는 그라운드패턴과 회로패턴 사이에, 또한 전원패턴과 그라운드패턴 사이에 불필요한 고주파성분을 바이패스시키기 위한 바이패스콘덴서(이하 패스콘이라 함)가 적당한 개수 장착되어 있다. 그러나, 종래의 프린트 배선기판에서는 이러한 패스콘이 디스크리이드의 부품으로서 납땜으로 기판상에 실제 장비되어 있기 때문에 그들을 납땜하기 위한 작업이 필요하게 될뿐아닐 패스콘이 존재하는 분만큼 기판의 소형화를 저해하는 문제가 있었다.
또한, 바이패스콘덴서의 리이드선이 고주파에 대한 인덕턴스분으로서 작용하여 그 결과 임피던스의 주파수특성이 불량하게 된다는 문제가 있다.
또한, 언더코오트층의 위에 도전층을 형성한 종래의 배선기판은 IC 직하부를 제외하고, 그의 주변부분에만 도전층을 형성하였기 때문에, 도전층의 효과를 충분해 낼수가 없었다.
또한, 본 발명자들이 상기와 같은 프린트 배선기판에 대하여 여러가지 실험과 검토를 거듭한 결과 회로 패턴중 신호패턴의 형상에 따라서는 전자파의 복사소음(고주파소음)의 저감이라는 점에서 충분한 효과를 얻을 수 없다는 것을 알았다. 즉, 신호패턴의 굴절부의 내각의 각도가 90°에 가까운 각도이면, 복사소음의 저감효과가 충분하게 나타나지 않는다는 문제가 있었다. 그 이유는 명백하지 않으나, 굴절부에서 임피던스 부정합부가 생겨, 그것에 기인한 반사파가 발생하기 때문에, 그 부분에서 등가적인 고주파 임피던스가 증가하기 때문이라고 생각된다. 특히, 세밀피치(fine pitch)의 고집적 배선기판에서는 회로패턴의 설계에 CAD가 사용되는데, 이러한 지원장치를 사용하여 회로패턴을 설계한 배선기판에서는 신호패턴의 절곡부가 90°가 되어있는 것이 많으며, 이러한 기판의 신호라인의 선폭, 피치의 루울(Rule)을 엄하게 하면 할수록 복사소음이 무시할 수 없을 정도로 크게 된다는 문제가 있었다.
또한 용도에 따라 기판의 설계는 여러가지로 도전층을 접속하기 위한 그라운드패턴 면적을 충분하게 확보할 수 없을 경우도 있다. 이러한 경우에는 그라운드패턴과 도전층과의 접속면적이 작게 되고, 고주파적으로 임피던스가 증가하게 되어 효과가 저감되는 문제가 생긴다. 또한, 그라운드 회로에서 장소에 따른 전위의 차가 생기지 않도록 하기 위하여 그라운드패턴과 도전층과를 복수의 곳에서 접속하는 것이 소망스럽다고 말할수 있으나 설계에 의하여 이러한 것이 바랄수 없을 경우에는 EMI에 대한 요구성능을 충분하게 실현할 수 없는 가능성이 있었다.
[발명의 요약]
본 발명은 회로패턴을 형성한 기판상에 그라운드패턴 또는 전원패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 상기한 절연층상에 상기한 그라운드패턴 또는 상기한 전원패턴의 절연되지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기한 도전층, 상기한 절연층의 패턴형상을 궁리하거나 그들의 적층수를 증가하거나 하여 복사소음 억제효과를 높게하는 것이다.
본 발명의 목적은 설계의 제한상의 문제 등에 의하여 IC 그라운드핀에 이르는 그라운드패턴의 폭이 좁다는 등의 이유 때문에 임피던스를 작게하기가 곤란한 경우에도 EMI 대책상 우수한 효과를 얻을 수 있는 프린트 배선기판의 제공을 목적으로 한다.
본 발명의 기타 목적은 상기한 바이패스콘덴서를 도전층을 사용함으로서 형성한 프린트 배선기판을 제공하는데 있다.
본 발명의 또 다른 목적은 밀봉용 도전층을 절연층을 사이에 끼워서 적층함으로서 이 부분에 패스콘을 형성하도록 한 프린트 배선기판을 제공하는데 있다.
본 발명의 또 다른 목적은 IC핀 삽입구멍 사이에도 도전층의 부분을 형성함으로서 상기의 문제를 해결할 수 있는 프린트 배선기판을 제공하는데 있다.
본 발명의 또 다른 목적은 신호패턴의 세밀피치화가 진행되어도 도전층에 의한 전자파의 복사소음 저감효과를 감퇴시키는 일이 없는 프린트 배선기판을 제공하는데 있다.
본 발명의 또 다른 목적은 도전층과 그라운드패턴의 접속면적이 제한되는 경우라도 전원패턴과의 접속이 용이한 설계인 경우에 EMI에 대한 우수한 억제효과를 얻을 수 있는 프린트 배선기판을 제공하는데 있다.
본 발명에서는 소음발생원인인 IC의 그라운드핀 접속용 랜드부와 도전층과를 직접 접속함으로써 IC의 그라운드핀 접속을 랜드부와 그라운드패턴의 별개의 곳이 도전층을 사이에 두고 접속되는 것이 되기 때문에 그 사이의 그라운드패턴의 고주파에서의 임피던스가 저하하고, 따라서 IC 그라운드핀의 전위가 안정하여, 전위변동에 의하여 발생하는 복사소음은 효과적으로 억제된다.
또한, 그라운드핀 접속용 랜드부의 면적을 넓게 함으로서 접속부의 임피던스 작게되고 그 분만큼 더욱 복사소음의 억제효과가 증대한다.
또한, 도전층을 그라운드패턴에 대신하여 전원패턴에 접속한 EMI 대책 프린트기판에 있어서도 IC 전원핀 접속용 랜드부와 도전층과를 직접 접속함으로서 IC의 전원핀 접속용 랜드부와 전원패턴의 별개의 곳이 도전층을 사이에 두고 접속되는 것이 되기 때문에 그 사이의 전원패턴의 고주파에서는 임피던스가 저하하고, 따라서 IC 전원핀의 전위가 안정되고, 전위변동에 의하여 발생하는 복사소음을 효과적으로 억제되는 것이다.
또한, 그 IC 전원핀 접속용 랜드부의 면적을 기타의 IC 신호핀 접속용 랜드부보다도 넓게 함으로서 더욱 IC의 기준전위가 안정하여 그 분만큼 더욱 복사소음의 억제효과가 증대한다.
또한, 본 발명에서는 연결구랜드의 위쪽에 도전층을 마련함으로서 절연층을 사이에 끼고, 이 도전층과 접속기랜드와 콘덴서가 형성되는 것이 된다. 이 콘덴서가 패스콘(바이패스콘덴서)으로서의 기능을 한다. 혹은 전원단자랜드의 위쪽에 도전층이 존재하는 경우에는 이 전원단자랜드와 그 위쪽에 있는 도전층 부분에서 패스콘이 형성된다. 한편, 불필요한 고주파성분에 대한 회로의 임피턴스를 저하시키고 또한, 균일화함으로서 복사소음의 억제효과란 견지에서는 상기한 도전체를 그라운드패턴에 접속하여도 전원패턴에 접속하여도 같은 것이라고 생각하여도 좋다. 따라서, 설계적으로 그라운드패턴과 도전층과의 접속이 곤란하고 오히려 전원패턴과의 접속이 용이한 경우에는 도전층을 전원패턴에 접속하고, 접속기부에서 그 도전층과 접속기랜드로서 패스콘을 형성한다. 또하는, 그라운드단자와 도전층으로 패스콘을 형성한다.
또한, 본 발명에서는 제1의 도전층과 제2;의 도전층와의 사이에 제2의 절연층을 개재시킴으로서, 이 제1의 도전층과 제2의 도전층과 콘덴서를 구성할 수가 있다. 따라서, 제2의 도전층을 회로패턴의 임의의 부분에 접속하면, 그 콘덴서를 신호라인의 패스콘으로서 사용할 수가 있다. 또한 제1의 도전층을 그라운드라인 패턴에 접속한때는 제2의 도전층을 전원라인패턴에 접속함으로서 그 부분에 전원그라운드 사이의 패스콘을 구성할 수가 있다. 또한, 이러한 패스콘은 제1의 도전층을 전원라인패턴에 접속하고, 제2의 도전층을 그라운드라인패턴에 접속한 경우에도 형성된다.
또한, 본 발명에서는 IC핀을 삽입구멍 사이에 IC핀 랜드에 접촉하지 않는 범위에서 도전층의 일부를 형성함으로서, 이 부분에서 발생하는 불필요한 고주파성분을 작게할 수가 있고, 복사소음이 억제된다.
또한, 신호라인패턴의 절곡부의 내각을 대략 135°이상으로 설정함으로서 이러한 절곡부에서의 신호반사가 적게 된다고 생각되며, 그 결과 배선기판 전체로서 발생하는 복사소음이 저하한다. 같은 모양으로 신호라인패턴의 절곡부를 원호형상으로 함으로서 프린트 배선기판 전체에서 발생하는 복사소음이 적어진다. 이들의 사실은 후술하는대로 본 발명자 등의 실험에 의하여 확인되었다.
또한, 본 발명에서는 도전층이 그라운드패턴에 대신하여 전원패턴에 접속됨으로서 전원패턴에 접속된 도전층에 신호패턴 및 그라운드패턴의 분포정전용량이 크게되고, 회로의 임피던스가 작아지기 때문에 링킹등에 의하여 발생하는 불필요한 고주파성분이 전원패턴에 고주파적으로 접지되어 복사소음이 억제된다. 또한, 전원패턴에 접속된 도전층에 의하여 신호패턴 및 그라운드패턴 전체가 피복되기 때문에, 각 회로의 임피던스가 균일화되며, 그 결과 고주파전송상의 임피던스부정합부의 생성과 그에 기인하는 불필요한 고주파성분의 발생이 억제되는 것이 된다.
또한, 도전층 자신에 의한 통상적 차폐효과도 여기에 추가되게 된다.
[실시예]
도1(A),(B)는 본 발명의 실시예의 프린트 배선기판의 단면도를 각각 보여주고 있다.
에폭시수지, 페놀수지, 유리섬유, 세라믹스 등의 절연재료로 된 기판(1)의 사연에는 구리박(銅箔)으로 된 회로패턴(2)이 형성된다. 이 회로패턴(2)은 신호라인패턴(20), 그라운드라인패턴(21), 전원패턴(22) 및 IC 그라운드핀 접속용 랜드부(23)와 IC 신용핀 접속용 랜드부(24)를 포함하고 있다. 도면의 (3)은 관통구멍을 표시하고 있다. 회로패턴중 IC 그라운드핀 접속용 랜드부(23)의 면적은 기타의 IC 신호핀 접속용 랜드부(24) 보다도 면적이 수배 크게 설정되어 있다. 이러한 IC 그라운드핀 접속용 랜드부의 면적은 패턴의 설계가 허용하는한 될 수 있는대로 큰 것이 바람직하다. 이들의 각 패턴은 공지의 포오토리소그래피(photolithography) 기술에 의하여 형성된다.
필요한 패턴을 형성한후 그라운드패턴(21)의 일부의 영역(A) 및 IC 핀 접속용 랜드부(23)의 일부의 영역(B) 및 그라운드패턴의 일부의 영역(A)의 부분을 남기고 언더코오트층(4)을 형성한다. 이 언더코오트층(4)은 수지절연재료로 된 소울더 레지스트(solder resist)층이다. 이 언더코오트층(4)은 스크린인쇄에 의하여 간단하게 형성할 수가 있다. 언더코오트층을 형성하면 그 위에 도전페이스트층(5)을 스크린인쇄에 의하여 형성한다. 이 도전층을 본 실시예에서는 구리페이스트로 되어, 언더코오트층(4)의 거의 전면을 덮어씌우도록 형성한다. 구리페이스트의 재료는 예를 들면 다음의 조성을 갖는 것이 사용가능하나 이것에 한정되는 것은 아니다.
즉, 기본적으로 필러(filler)로서의 구리의 미립자와, 이들 미립자끼리를 강고하게 접착하기 위한 바인더(Binder)와 도전성을 오래도록 안전하게 유지하기 위한 각종 첨가제를 혼합하여 제조되는데, 구체적으로는 금속구리분 100중량부와, 메라민수지 35∼50중량%와 폴리에스텔계수지 20∼35중량%와 레졸형페놀수지 15∼30중량%로 된 수지혼화물 10∼25중량부와, 지방산 또는 그 금속염 0.5∼2중량부와 킬레이트(chelate) 형성제 0.5∼4중량부를 배합하여 형성된다. 금속구리분은 편(片)형상, 수지(樹脂)형상, 구(球)형상, 부정(不定)형상 등의 어느 형상이어도 좋고, 그 입자의 직경은 100㎛이하가 바람직하며, 특히 1∼30㎛가 바람직하다.
도전페이스트층(5)을 도포한후 가열하여서 경화하고, 다시 그 위에 절연수지재료로 된 오버코오트층(overcoat)(6)을 도전페이스트층(5)의 상면 전체에 형성한다. 이 오버코오트층(6)은 언더코오트층(4)과 전적으로 동일재료로 구성할 수가 있어, 도전페이스트층(5) 및 언더코오트층(4)과 함께 인쇄공정에 의하여 간단하게 형성할 수가 있다.
상기한 구성에 있어서, 고전페이스트층(5)은 IC 그라운드핀 접속용 랜드부(23)에 직접 접속되어 있기 때문에 이러한 IC 그라운드핀의 전위가 안정되며 전위변동에 의한 복사소음의 발생이 억제된다. 또한, 도1에 표시한 바와 같이 이러한 IC 그라운드핀 접속용 랜드부(23)는, 기타의 IC 신호핀 접속용 랜드부(24) 보다도 넓은 면적으로 형성되어 있기 때문에, 도전페이스트층(5)과의 접속에 걸리는 임피던스를 보다 낮게 억제할 수가 있어, 복사소음의 억제효과를 보다 높일 수가 있다.
또, 도1에 보여주는 실시예에서는 도전페이스트층(5)과 오버코오트층(6)을 기판(1)의 표면에만 형성하고 있으나, 물론 기판(1)의 이면에도 형성하는 것이 바람직하고, 또한 도전페이스트층(5)과 접속하는 영역(A), 영역(B)의 곳을 증가하면 증가할수록 좋다.
도2는 본 발명의 기타 실시예를 표시한 것이다. 이 구성에 있어서, 도1에 표시한 바와 같이 프린트 배선기판과 상이한 점은 도전페이스트층(5)과 접속되는 IC핀 접속용 랜드부가, IC 전원핀 접속용 랜드부(25)이고, 또한 도전페이스트층(5)과 접속하는 부분이 전원패턴(22)의 일부가 되어 있다는 점이다. 기타의 점에 대하여도 도1의 전적으로 같은 모양이다. 이와같이 구성한 프린트 배선기판이라도 IC의 기준전위가 IC 전원핀인 곳에서 안정화하기 위하여 EMI에 대하여 억제효과로서는 도1에 표시한 배선기판과 전적으로 같은 모양의 것을 얻을 수가 있다.
상기한 실시예에 의하면 IC 그라운드핀을 그랜드부를 통하여 도전층을 직집 접속하도록 한 것에서 기판의 그라운드패턴을 사이에 두고 IC 그라운드핀을 간접적으로 도전층에 접속하는 종전의 EMI 대채 프린트 배선기판에 비교하여 복사소음의 억제효과의 대폭 향상을 기대할 수가 있다. 또한, 그 IC 그라운드핀 접속용 랜드부의 면적을 넓게 함으로서, 상기한 효과를 더욱 높일 수가 있다.
또한, 설계상, 도전층을 그라운드회로와 접속할 수 없는 경우, 그러나, 전원 패턴과의 접속에 충분한 면적이 취해지는 경우에는 상기한 도전층을 이러한 전원패턴에 접속함으로서 도전층을 그라운드패턴에 접속하도록 그라운드한 배선기판과 전혀 동등한 EMI 억제효과를 얻을 수가 있다. 따라서, 이러한 전원패턴과 도전층을 접속한 배선기판으로도 IC 전원핀 접속용 면적의 확대에 의한 EMI 억제효과도 물론 얻을 수가 있다.
도3은 본 발명의 기타 실시예의 프린트 배선기판을 표시한 것으로서, 이 도면의 (A)는 (B)의 X-X'선 종단면도이고, (B)는 평면도를 표시한 것이다. 에폭시수지, 페놀수지, 유리섬유, 세라믹스 등의 절연재료로 된 기판(1)의 표면에는 최초에 도시한 바와 같이 회로패턴(2)이 형성된다. 이 회로패턴은 신호패턴(20), 그라운드패턴(21) 및 도시하지 않은 전원패턴을 포함한다.
본 실시예에서는 이러한 회로패턴에 추가하여 접속기가 접속되는 접속기랜드(8)가 통상적 접속기랜드(8a)보다도 넓은 면적에 회로패턴과 동시에 기판(1)의 끝부에 형성된다. 이들의 각패턴을 공정의 포토리소그래피 기술(photolithography 技術)에 의하여 형성된다. 필요한 패턴을 형성한후, 그라운드패턴(21)의 일부의 영역(A)의 부분을 남기고 언더코오트층(4)을 형성한다. 이러한 언더코오트층(4)은 수지절연재료로 된 소울더 레지스트층이다. 그라운드패턴(21)이 노출하는 영역(A)은 바람직하게는 기판의 여러 곳에서 형성하는 편이 좋으나, 적어도 1개소만 있어도 좋다. 이 언더코오트층(4)은 상기한 회로패턴과 함께 접속기랜드(8)의 위쪽도 덮어씌우도록 스크린인쇄에 의하여 형성된다. 언더코오트층(4)을 형성하면, 그 위에 밀봉용의 도전층(5)을 도포형성한다. 이 도전층(5)도 상기한 회로패턴과 동시에 접속기랜드(8)의 위쪽을 덮어씌우도록 언더코오트층(4)의 위에 인쇄에 의하여 형성된다. 이 도전층(5)은 본 실시예에서는 페이스트로 되어 있다.
도전층(5)을 도포한 뒤 가열함으로서 경화하여 다시 그위의 절연수지재료로된 오버코오트층(6)을 도전층(5)의 상면체에 형성한다. 이 오버코오트층(6)은 언더코오트층(4)과 전적으로 같은 재료로 구성할 수가 있고, 도전층(5) 및 언더코오트층(4)과 동시에 인쇄공정에 따라 간단하게 형성된다.
상기한 구성에서 접속기랜드(8)와 그 뒤에 위치한 도전층(5)이 중복되어 있는 영역(C)은 언더코오트층(4)을 사이에 끼고 콘덴서를 구성하고 있다. 언더코오트(4)의 두께는 겨우 20∼40㎛이기 때문에, 영역(C)에서는 적당한 면적에서 패스콘에 필요한 용량을 충분하게 얻을 수가 있다. 따라서, 각 신호패턴이 접속되는 접속기랜드 전체에 대하여 도3(A)에 표시한 영역(C)같은 콘덴서부를 구성함으로서 디스크리이드 부품으로서의 패스콘을 납땜하여 접속하지 않아도 필요한 패스콘을 형성할 수가 있다.
이상과 같이 접속기랜드와 도전층과 패스콘을 형성한 경우와, 종래와 같이 디스크리이드의 부품으로서 바이패스콘덴서를 사용한 경우를 실예에 따라 비교하여 보면, 다음과 같은 차이가 있다.
우선, 종래와 같이 디스크리이드의 부품으로서 패스콘을 사용하는 경우, 패스콘의 리이드선 2개가, 모두 길이는 5㎜, 직경은 0.6㎜의 금속선이라 하면, 리이드선의 인덕턴스(inductance)(L)는 (1)식에 의하여 계산된다.
여기서
μ : 금속선의 투자율
(=4π×10-7[H/m])
(=5×10-3[m])
r : 리이드선의 반경
(=0.3×10-3[m])
즉, 리이드 1개당의 인덕턴스는
이제, 패스콘 자체의 정전용량(C)을 330×10-2[F]라 하면, 2개의 리이드선의 인덕턴스로 구성되는 직열 임피던스 Z는 (2)식에서 계산된다.
여기서,
f : 주파수[Hz]
이제, f=1000MHz에서의 임피던스를 구하면
다음에 접속기랜드와 도전층으로 패스콘을 형성하는 경우는 정전용량만을 생각하면 좋으니까, 임피던스 Z는 (3)식에서 계산된다.
여기서,
ε0 : 진공의 유전률
(8.854*1012[F]
εr : 언더코오트층의 비유전률
S : 접속기랜드의 도전층의 대향면적[㎠]
d : 언더코오트층의 두께[㎛]
이제,
εr =5, S=2㎠, d=30㎛라 하면,
같은 모양으로 10MHz에서 1000MHz까지의 임피던스의 주파수특성을 양자에 대하여 계산하고, 양대수그래프에 플로트(plot)하게 되면, 도5와 같이 된다.
도5에 있어서, 횡축은 주파수(MHz), 종축은 임피던스(Ω)로, ZA는 종전예, ZB는 실시예의 임피던스의 주파수특성을 표시한다.
또한, ZAC및 ZAL는 각각 종래예의 패스콘 본체의 정전용량에 의한 임피던스 및 리이드선의 인덕턴스에 의한 임피던스의 주파수특성을 표시한다.
도5에서 명백한 바와 같이, 종래예에서는 주파수가 높아짐에 따라 리이드선의 인덕턴스에 의한 임피던스가 크게 되어 이것이 가산되기 때문에 전체의 임피던스 ZA도 100MHz 이상에서는 증가하게 된다.
이것에 대하여 실시예의 패스콘은 인덕턴스분이 없기 때문에 주파수가 높아질수록 임피던스가 저하함으로 패스콘으로서의 극히 효과적이다.
또한, 도3에 표시한 예에서는 접속기랜드(8)와 도전층(5)과의 사이의 패스콘을 표시하였지만, 기판(1)의 단부에는 전원단자랜드를 형성하기 때문에 이러한 전원단자랜드와 도전층(5)과의 사이에서 패스콘을 형성하는 것도 물론 된다. 또한, 디스크리드 부품으로서의 패스콘을 병용하여 효과를 높이는 것도 물론 가능하다.
또한, 상기한 도3에 표시한 바와 같이 실시예에서는 도전층(5)을 그라운드 패턴(21)에 접속하도록 하였으나, 이 도전층(5)을 그라운드패턴(21)에 대신하여 전원패턴에 접속하도록 하여도 좋다. 도4(A),(B)는 이러한 예를 표시하였다. 즉, 언더코오트층(4)을 인쇄형성할때 전원패턴(22)의 일부를 남기고, 이 위에 도전층(5)을 인쇄형성함으로서, 도전층(5)의 전위를 전원전압에 설정할 수가 있다. 그렇게 하면, 영역(C)에서는 접속기랜드(8)와 전원과의 사이에서 패스콘이 형성되는 것이 되는데 상기와 같이 전원 임피던스가 고주파적으로 거의 무시되기 때문에 고주파성분소음(복사소음)이 억제효과의 점에서는 도3에 표시한 실시예와 전적으로 동일한 것을 얻을 수 있다. 또한, 도4에 표시한 실시예의 경우에는 접속기 랜드(8)외에 그라운드 단자랜드와 도전층(5)과의 사이에서 패스콘을 형성할 수가 있다.
상기한 도3 및 도4에 표시한 바와 같이 도전층(5)은 그라운드패턴(21)에 접속하여도 전원패턴(22)에 접속하여도 동일효과를 얻을 수 있기 때문에, 기판의 설계에 기본한 그라운드패턴이나 전원패턴의 제한이 있는 경우, 고주파음의 억제의 점에서 유효한 쪽을 선택할 수가 있다.
상기한 실시예에 의하면 종전의 EMI 대책 프린트 배선기판과 같이 기판상에 패스콘을 별도 납땜 등으로 실제 장착할 필요가 없기 때문에 기판의 소형화가 가능하다. 또한, 리이드선을 필요로 하지 않기 때문에 인덕턴스분이 없으며, 패스콘으로서 우수한 주파수특성을 얻게 된다. 또한, 본 발명에서는 패스콘을 형성하는데 절연층 및 도전층을 연설하기만 하면 됨으로 인쇄공정수를 전혀 증가하지 않아도 좋다. 즉, 작업성이 극히 좋으며, 제조코스트도 올라 가지도 않는다.
도6(A),(B)는 본 발명의 또 다른 실시예의 프린트 배선기판을 표시한다. 에폭시수지, 페놀수지 유리섬유, 세라믹스 등의 절연재료로된 기판(1)의 표면에는 최초에 도시한 바와 같이 회로패턴(2)이 형성된다. 회로패턴(2)은 신호패턴(20,20'), 그라운드패턴(21) 및 도시아니한 전원패턴을 포함하고 있다. 이들의 각 패턴은 공지의 포토리소그래피 기술에 의하여 형성된다. 필요한 패턴을 형성한 뒤에 그라운드패턴(21)의 일부의 영역(A) 및 신호패턴(20)의 일부의 영역(D)의 부분을 남겨서 제1의 언더코오트층(4)을 형성한다. 이 언더코오트층(4)은 수지절연재료로 된 소울더 레지스트층이다.
그라운드패턴(21)이 노출하는 영역(A)은 바람직하게는 기판의 복수의 한정된 곳에 형성한 쪽이 좋으나, 적어도 1개소에 있으면 된다. 이러한 언더코오트(4)은 스크린인쇄에 의하여 간단하게 형성할 수가 있다. 제1의 언더코오트(4)을 형성하면, 그 위에 차폐용의 제1의 도전층(5)을 스크린인쇄에 의하여 도포형성한다. 이 경우에 제1의 도전층(5)은 도면의 우측의 영역, 즉 신호패턴(20')의 상부를 덮어씌우지 않는 범위로, 제1의 언더코오트층(4)의 위면에 형성된다. 다음에 기술하는 바와 같이, 신호패턴(20')의 상부를 덮어씌우도록 제1의 도전층(5)을 형성하는 것은 제1의 도전층(5)과 다음에 기술하는 제2의 도전층(9)이, 신호패턴(20')의 상부에서 접촉하지 않게 하기 위한 것이다.
상기한 제1의 도전층(5)은 본 실시예에서는 구리페이스트로 되어 있다.
상기한 제1도의 도전층((5)을 도포한 뒤 가열함으로서 경화되고, 또 그 위에 절연수지재료로 된 제1의 오버코오트층(6)으로 제1의 도전층(5)을 덮어씌우도록 형성한다. 제1의 오버코오트층(6)은 언더코오트층(4)과 전적으로 동일한 재료로 구성할 수가 있고, 제1의 도전층(1) 및 언더코오트층(4)과 동시에 인쇄공정에 의하면 간단하게 형성할 수가 있다. 상기한 제1의 오버코오트층(6)을 형성하면, 다음에 상기한 신호패턴(20')의 상부의 영역에 제2의 도전층(9)을 형성한다. 이 제2의 도전층(9)은 제1의 도전층(5)과 전적으로 동일재료로 스크린인쇄에 의하여 형성하여, 신호패턴(20')의 상부에 형성되게 함으로서 영역(D)에서의 신호패턴(20')과 접속상태가 된다. 또한, 이 제2의 도전층(9)의 형성범위는 그의 일부도면에서 좌측부가 제1의 도전층(5)의 일부와 대향하도록 되는 크기로 결정된다. 상기한 도6에서는 영역(C)에서 제2의 도전층(9)과 제1의 도전층(5)이 대향하고 있다. 상기한 영역(C)에서의 제1의 오버코오트층(6)이 제2의 도전층(9)과 제1의 도전층(5)의 사이에 끼워져 있고, 그 부분에서 콘덴서가 형성된다. 그리하여, 이 제2의 도전층(9)을 형성한 뒤에, 기판전면에 걸치 제2의 오버코오트층(10)을 형성한다. 이 제2의 오버코오트층(10)은 제1의 오버코오트층(6) 및 언더코오트층(4)과 동일재료이고, 또한 동일 인쇄공정으로 형성된다.
상기한 구성으로 영역(C)에서는 제1의 오버코오트층(6)이 제1의 도전층(5)과 제2의 도전층(9)의 사이에 끼워져서 대향되어 있으며, 이런 부분에 콘덴서가 형성되지만, 제1의 도전층(5)은 영역(A)에서 그라운드패턴(21)에 접속되고, 제2의 도전층(9)은 영역(D)에서 신호패턴(20')에 접속되어 있기 때문에, 이 영역(D)에 형성되는 콘덴서는 신호패턴(20')에 접속되는 패스콘으로서 기능을 한다. 여기서, 제1의 오버코스트층(6)의 두께는 20∼40㎛ 정도로 극히 엷게 형성되어 있기 때문에, 이 영역(C)의 부분에서 형성되는 패스콘의 용량은 패스콘으로서 가능하기에 충분한 용량이 된다. 제1의 도전층(5)과 제2의 도전층(9)이 대향하는 면적은 스크린메슈의 설계에 의하여 자유롭게 대체할 수가 있기 때문에 용량이 작은 패스콘도 용량이 큰 패스콘도 대단히 간단하게 형성할 수가 있다.
이상의 실시예에서는 신호패턴(20')과 그라운드패턴(21)과의 사이에 패스콘을 형성하는 예를 표시하였지만, 제1의 도전층(5)을 패턴(21)에 대체하여 전원패턴에 접속하도록 하여도 좋다. 이와같이 구성하였을 경우라도, 영역(C)의 구성은 전혀 변함없이 필요한 용량이 패스콘을 얻을 수 있다.
도7은 전원패턴과 그라운드패턴 사이에 패스콘을 형성하는 경우의 예를 표시하였다. 도6에 표시한 배선기판과 구성에서 상이한 점은 도2의 도전층(9)이 접속되는 부분을 신호패턴(20')으로 대체하여 전원패턴(22)으로 한 점이다. 그 외는 모두 동일하다. 또한, 제1의 도전층(5)을 전원패턴(22)에 접속하여, 제2의 도전층(9)을 그라운드패턴(21)에 접속하도록 하여도 좋다. 어떤 경우에서도 영역(C)에서는 전원, 그라운드패턴 사이의 고주파음을 흡수하기 위한 패스콘이 형성된다.
상기한 실시예에 의하면, 제1의 도전층에 의하여 종래의 EMI 대책 프린트 배선기판과 같은 모양의 복사소음의 억제효과를 얻을 수가 있으며, 또한 그 제1의 도전층을 이용하여 그 위에 제2의 절연층과 제2의 도전층을 적층하는 것으로, 제1의 도전층과 제2의 도전층과의 대향부에 패스콘을 형성할 수가 있다. 이 때문에, 복사소음 억제효과와 동시에 배선기판의 소형화를 실현할 수가 있다. 또한, 리이드선을 필요로 하지 않기 때문에 인덕턴스 성분이 없고 패스콘으로서 우수한 주파수특성이 얻어진다. 또한 모든 절연층 및 도전층은 공지의 스크린인쇄에 의하여 형성될 수 있기 때문에, 제조공정을 대단히 간략화 할 수 있는 이점이 있다.
도8(A),(B)는 본 발명의 또 다른 실시예의 배선기판의 IC 실제 장착부 주변의 단면도를 표시한 것이다.
동 도면의 (A)는 (B)의 Y-Y'선 단면사시도이고, (B)는 (A)의 X-X'선 단면사시도이다.
에폭시수지, 페놀수지, 유리섬유, 세라믹스 등의 절연재료로 된 기판(1)의 표면에는 최초에 표시한 바와같이, 회로패턴(2)이 형성된다. 이 회로패턴(2)은 신호패턴, 그라운드패턴, 전원패턴 및 관통홀(hole) 구리박부를 포함하고 있다.
이들의 패턴은 포토리소그래피 기술에 의하여 형성한다. 필요한 패턴을 형성한후, 도시아니한 그라운드패턴의 일부의 영역과 IC핀 삽입구멍인 관통홀(11)의 랜드부(IC핀 랜드부)(2a)를 남겨서 언턴코오트층(4)을 형성한다. 이 언더코오트층(4)은 수지절연재료로 된 소울더 레지스트층이며 스크린인쇄에 의하여 간단하게 형성하는 것이 가능하다. 언더코오트층(4)을 형성하면, 그 위에 IC 직하부(12)에도 주변부(9)와 같은 모양의 도전페이스트층(5)을 상호 연속하도록 스크린인쇄에 의하여 형성하는데 그때의 마스크(mask)부는 IC핀랜드부(2a)이고, 인접하는 IC핀 랜드부(2a)와의 사이에 틈새가 생길수 있게 한다. 그리하여, 이 도전페이스트층(5)을 가열함으로서 경화하고, 다시 그 위에 절연수지재료로 된 오버코오트층(6)을 IC핀의 랜드부(2a)를 남겨서 기판(1)의 상면전체에 형성한다. 오버코오트층(6)은 언더코오트층(4)과 전혀 동일한 재료로 구성할 수가 있어, 도전페이스트층(5) 및 언더코오트층(4)과 동시에, 인쇄공정에 의하여 간단하게 형성할 수가 있다.
상기 구성에 있어서, 도8(B)에 표시한 바와 같이 도전페이스트층(5)은 IC핀 끼워넣는 구멍 사이에도, IC핀 랜드부(2a)에 접촉하지 않는 범위에서 형성되어 있기 때문에, 이 부분에서 발생한 불필요한 고주파성분을 작게 할 수가 있으며, 복사소음이 억제된다.
본 실시예에 있어서는 도8에 표시한 바와 같이 언더코오트층(4), 도전페이스트층(5) 및 오버코오트층(6)은 다같이 종래에서부터 실행되고 있는 스크린인쇄공정에서 간단하게 형성될 수 있는 것이다. 즉 복잡한 공정을 얻지 않아도 EMI 대책의 실시된 기판을 간단하게 얻을 수 있는 것이다. 또한, IC핀 삽입구멍사이, 즉 관통홀(구멍)사이에도 상기한 도전페이스트층을 형성하도록 되어 있기 때문에, 이런 부분에서 발생하는 불필요한 고주파성분을 작게 할 수가 있어 복사소음이 억제된다. 특히, 크록(clock)이나, 펄스(pulse)신호가 상기 흐르고 있는 핀에 대하여는 고주파음의 저감의 견지에서 본 실시예와 같이 구성하는 것은 대단히 효과적이다.
도9는 횡축에 기판의 IC핀 사이의 처리%, 즉 모든 IC핀 사이에 대하여 도전 페이스트층을 형성한 %를 표시하고, 종축에 복사소음의 저감효과를 표시한 그래프이다. 이 도면에서 명백한 바와 같이 IC핀 사이의 처리를 증가시키면 복사소음의 감쇠효과가 극히, 명료하게 나타난다. 따라서, IC핀 사이의 처리는 많을수록 좋으나, 1/4에 도전페이스트층을 형성한 것만으로도 약 7dB의 저감효과가 있음으로 IC핀 사이의 일부에 도전층을 형성한 것도 본 발명에 포함된 것이 분명하다.
또한, 도8에는 표시하여 있지 않으나, 기판의 이면에도 언더코오트층(4), 도전페이스트층(5) 및 오버코오트층(6)을 이러순으로 형성하는 것이 더 좋다. 또한, 상기한 실시예에서는 도전페이스트층(5)의 접속포인트를 그라운드패턴으로 하였으나, 도전페이스트층(5)의 접속포인트를 전원패턴으로 하여도 같은 효과를 얻을 수가 있다.
상기한 실시예에 의하면, IC핀 삽입구멍 사이에도 도전층의 일부가 형성되기 때문에, 그 부분에서 발생하는 불필요한 고주파성분, 즉 복사소음의 발생을 억제할 수가 있다. 특히, 프린트 배선기판에서는 IC핀에 상시 크록이나, 펄스신호가 흐르고 있기 때문에 이 부분에서 복사소음이 발생하기 쉬운데, 본 발명의 구성을 함으로서 복사소음의 억제가 가장 효과적인 것이 된다. 또한, 제조공정은 통상의 스크린 인쇄공정으로 좋고, 단순히 도전층의 배치패턴을 대체하는 것만으로 좋기 때문에, 제조코스트를 올리는 일도 전혀없다.
도10은 본 발명의 또 다른 실시예의 프린트 배선기판을 보여준다. 에폭시수지, 페놀수지, 유리섬유 및 세라믹스 등의 절연재료로 된 기판(1)의 표면에는 최초에 도시한 바와 같이 회로패턴이 형성된다. 회로패턴은 신호패턴(20) 및 그라운드패턴(21)을 포함한다. 이들의 각 패턴은 공지의 포토리소그래피 기술에 의하여 형성된다. 필요한 패턴을 형성한 뒤에 그라운드패턴(21)의 일부의 영역(A)의 부분을 남기고 언더코오트층(4)을 형성한다. 이 언더코오트층(4)의 수지절연재료로 된 소울더 레지스트층인 것이다. 그라운드패턴(21)이 노출하는 영역(A)은 바람직하게는 기판의 복수의 한정된 곳에서 형성한 쪽이 좋으나, 적어도 1개소만 있어도 좋다. 이 언더코오트층(4)은 스크린인쇄에 의하여 간단하게 형성할 수 있다. 언더코오트층(4)을 형성하면, 그 위에 밀봉용의 도전페이스트층(5)을 같은 모양으로 스크린인쇄에 의하여 도포형성한다. 이 도전페이스트층(5)은 본 실시예에서는 구리페이스트로되어 언더코오트층(4)이 거의 전면에 걸쳐 있다.
도전페이스트층(5)을 도포한후 가열함으로서 경화하고, 다시 그 위에 절연수지재료로 된 오버코오트층(6)을 기판(1)의 상면전체에 형성한다. 이 오버코오트(6)은 오버코오트층(4)과 전적으로 동일재료로 구성할 수가 있고, 도전페이스트층(5) 및 오버코오트층(4)과 함께 인쇄공정에 의하여 간단하게 형성할 수가 있다.
도10(B)에 표시한 바와 같이 신호패턴(20)은, 그 전부가 절곡부(B)의 내각이 대략 135°로 설정되어 있다. 각 신호라인의 패턴을 도면과 같이 135°로 설정하면, 그 절곡부(B)에 있어서의 신호반사가 적게되고 고주파 임피던스의 증대가 방지된다. 따라서, 종래와 같이 이 절곡부(B)를 직각으로 한 경우와 비교하여 복사소음(고주파소음)의 발생량이 적어진다. 하나의 절곡부(B)에서는 고주파소음 발생량의 저하는 극히 약간이나, 통상 한 장의 기판에는 다수의 신호라인의 절곡부가 있기 때문에 전체의 량을 총합하여 보면 상당히 큰 효과가 된다. 또한 실험에 따르면 이 절곡부의 내각이 대략 135°를 분기점으로 하여 그 이하의 각도에서는 효과가 희박하고, 그 이상의 각도에서는 대략 같은 정도의 효과를 얻을 수 있다는 것을 알았다. 도10(B)에 표시한 바와 같이 절곡부의 내각이 135°이상이면 소요의 효과를 얻는 것이 가능하나, 또 다시 이 도면(C),(D)에 표시한 바와 같이, 절곡부(B)에서 R을 붙이도록(절곡부 B를 원호형상으로 함)하여도 효과를 얻을 수 있다는 것을 알았다.
도11은 횡축에 주파수, 종축에 전계강도를 취한 그래프를 표시하였으며, 절곡부(B)를 직각으로 하는 종래의 배선기판(a)과, 절곡부의 내각을 대략 135°에 설정하고 있는 도10(B)에 표시한 실시예의 배선기판(b)과 내각을 대략 135°에 설정함과 동시에 절곡부 R을 붙인 도10(C)에 표시한 실시예의 배선기판(c)과의 비교를 표시하고 있다. 도시한 바와 같이 본 실시예의 b,c의 회로기판을 사용하면, 분명히 전자파의 억제효과가 나타나 있다. 또한, 도10(D)에 표시한 실시예의 프린트 배선기판(d)의 그래프는 도시하지 아니하였으나, 프린트 배선기판(a)과 (b)와의 중간정도의 것이며, b,c 정도는 아니나, 분명히 a보다는 좋았다. 또한, 도10에서는 보여주지 않았으나, 기판의 이면에도 도전페이스트층(5)과 오버코오트층(6)을 형성하는 것이 바람직하다. 더욱이, 상기한 실시예에서는 도전페이스트층(5)을 그라운드패턴(21)에 접속하도록 하고 있으나, 이러한 도전페이스트층(5)을 그라운드패턴(21)에 대체하여 도시아니한 전원패턴에 접속하도록 하여도 좋다.
상기한 실시예에 의하면, 굴절부의 내각을 대략 135°이상으로 설정하거나 또는 그 굴절부를 원호모양으로 설정함으로서 그 굴절부에서의 고주파 임피던스의 증대를 방지할 수 있기 때문에, 도전층의 작용과 상호부합되어 기판전체에서 발생하는 복사소음의 억제효과가 크게 높아진다는 유리한 점이 있다.
도12는 본 발명의 또 다른 실시예의 프린트 배선기판을 표시한 것이다. 에폭시수지, 페놀수지, 유리섬유 및 세라믹스 등의 절연재료로 된 기판(1)의 표면에는 최초에 도시한 바와 같이 회로패턴이 형성된다. 이 회로패턴은 신호패턴(20), 신호랜드(20a), 그라운드패턴(21) 및 전원패턴(22)을 포함하고 있다. 이들의 각 패턴은 공지의 포토리소그래피 기술에 의하여 형성된다. 필요한 패턴을 형성한 후에 전원패턴(22)의 일부의 영역(A)의 부분을 남기고 언더코오트층(4)을 형성한다. 이 언더코오트층(4)의 수지절연재료로 된 소울더 레지스트층이다. 전원패턴(22)이 노출하는 영역(A)은, 바람직하게는 기판이 될 수 있는 한 넓은 면적에 형성한 쪽이 좋으나, 적어도 1개소 있으면 좋다. 이 언더코오트층(4)은 스크린인쇄에 의하여 간단하게 형성하는 것이 가능하다. 언더코오트층(4)을 형성하면 그 위에 도전페이스트층(5)을 도포형성한다. 이 도전페이스트층(5)은 본 실시예에서는 구리페이스트로 형성하되 기판(1) 표면의 거의 전면에 걸쳐서 형성되어 있다.
도전페이스트층(5)을 도포한후 가열함으로서 경화되고, 다시 그 위에 절연재료로 된 오버코오트(6)을 기판(1)의 상면전체에 형성한다. 이 오버코오트층(6)은 오버코오트층(4)과 전적을 동일재료로 구성할 수가 있어, 도전페이스트층(5) 및 언더코오트층(4)과 함께 인쇄공정에 의하여 간단하게 형성할 수가 있다.
상기한 구성에 있어서 언더코오트층(4), 도전페이스트층(5) 및 오버코오트층(6)은 모두 종래에서부터 시행되고 있는 인쇄공정으로 간단하게 형성될 수 있는 것이다. 즉 복잡한 공정을 거치지 않아도 EMI 대책이 시행된 기판을 간단하게 얻을 수 있게 된다. 도13은 횡축에 주파수, 종축에 복사전계강도를 취한 그래프를 표시하였으며, EMI 대책을 시행하지 않은 종래의 프린트 배선기판과 도12에 표시한 본 실시예의 프린트 배선기판과의 비교를 보여준다. 도시한 바와 같이 본 실시예의 프린트 배선기판을 사용하면, 분명히 전자파의 복사를 억제할 수가 있다. 또한, 도12에는 보여주지 않았으나 기판의 상하양면에 회로패턴을 형성한 양면 기판에서는 기판의 이면에도 언더코오트층(4), 도전페이스트층(5) 및 오버코오트층(6)의 순으로 형성된다. 전자파 복사의 억제의 견지에서는 이와같은 기판양면에 언더코오트층(4), 도전페이스트층(5) 및 오버코오트층(6)을 형성하는 것이 보다 더 좋다.
상기한 실시예에 의하면 설계상 도전층과 접속하기 위한 그라운드패턴의 영역이 면적적으로 충분하게 잡힐 수 없을 경우, 그러나 전원패턴에는 충분한 면적을 잡을수 있는 경우에는 상기한 도전층을 이러한 전원패턴에 접속함으로서, 도전층을 그라운드패턴에 접속하도록 한 종전의 프린트 배선기판과 전적으로 동일한 EMI 억제효과를 지닌 프린트 배선기판을 얻을수가 있다 또한, 제조공정상은 그라운드패턴에 도전층을 접속하는 종전의 EMI 대책 프린트 배선기판과 모두 동일하기 때문에 제조코스트를 올리는 일도 없다.
Claims (19)
- 기판과, 이 기판상에 형성된 그라운드라인패턴 및 신호라인패턴을 포함하는 회로패턴과, 상기한 기판상에 그라운드라인패턴의 적어도 일부를 제외하고 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 그라운드라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기 절연층의 패턴을 회로패턴중에서 IC그라운드핀 접속용 랜드부도 제외한 패턴을 설정하고, 이 랜드부와 상기한 도전층을 접속한 것을 특징으로 하는 프린트 배선기판.
- 제1항에 있어서, IC 그라운드핀 접속용 랜드부의 면적은, 다른 IC 신호핀 접속용 랜드부보다도 넓은 프린트 배선기판.
- 기판과, 이 기판상에 형성된 전원라인패턴 및 신호라인패턴을 포함하는 회로패턴과, 이 기판상에 전원라인패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 전원라인패턴과 접속되도록 형성된 도전층을 구비하고, 상기한 절연층의 패턴을 회로패턴중 IC 전원핀 접속용 랜드부도 제외한 팬턴에 설정하고, 이 랜드부와 상기한 도전층을 접속한 것을 특징으로 하는 프린트 배선기판.
- 제3항에 있어서, IC 전원핀 접속용 랜드부의 면적은 기타 IC 신호핀 접속용 랜드부보다도 넓은 프린트 배선기판.
- 기판과, 이 기판상에 형성된 그라운드라인패턴 및 신호라인패턴을 포함하는 회로패턴과, 이 회로패턴을 형성한 상기한 기판상에 그라운드라인패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 그라운드라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기한 절연층 및 상기한 도전층을 접속기가 접속되는 접속기랜드까지 연설하여, 이 접속기랜드와 그 위치쪽 위치하는 도전층부분으로 바이패스콘덴서를 형성하는 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 형성된 그라운드라인패턴 및 신호라인패턴을 포함하는 회로패턴과, 이 회로패턴을 형성한 상기한 기판상에 그라운드라인패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 그라운드라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층 구비하고, 상기한 절연층 및 상기한 도전층을 접속기가 접속되는 전원단자랜드까지 연설하여, 상기한 전원단자랜드와 그 위쪽에 위치하는 도전층 부분으로 바이패스콘덴서를 형성한 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 형성된 전원라인패턴 및 신호라인패턴을 포함하는 회로패턴과, 이 회로패턴을 형성한 상기한 기판상에 전원라인패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 전원라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기한 절연층 및 유전층을 접속기가 접속되는 그라운드단자랜드까지 연설하여, 이 그라운드단자랜드와 그 위쪽에 위치하는 도전층 부분으로 바이패스콘덴서를 형성한 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 전원라인패턴 및 신호라인패턴을 포함하는 회로패턴과, 이 회로패턴을 형성한 기판상에 전원라인패턴의 적어도 일부를 제외하고, 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 전원라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기한 절연층 및 상기한 도전층을 접속기가 접속된 접속기랜드까지 연결하여, 이 접속기랜드와 그 위쪽에 위치하는 도전층 부분으로 바이패스콘덴서를 형성한 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 형성된 회로패턴과 이 회로패턴을 형성한 기판상에 상기한 회로패턴내의 그라운드라인패턴의 적어도 일부를 제외하고 상기 회로패턴을 덮어씌우도록 형성된 제1의 절연층과, 이 제1의 절연층상에 그라운드라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 제1의 도전층을 구비하고, 상기한 제1의 도전층상에 또 제2의 절연층과 이 제2의 도전층을 적층하여, 이 제2의 도전층을 상기한 회로패턴의 임의의 부분에 접속한 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 형성된 회로패턴과, 이 회로패턴을 형성한 기판상에 회로 패턴내의 전원라인패턴의 적어도 일부를 제외하고, 회로패턴을 덮어씌우도록 형성된 제1의 절연층과, 이 제1의 절연층상에 전원라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 제1의 도전층을 구비하고, 상기한 제1의 도전층상에 또 제2의 도전층을 적층하고, 상기한 제2의 도전층을 상기한 회전패턴의 임의의 부분에 접속한 것을 특징으로 하는 프린트 배선기판.
- 청구항 9 또는 청구항 10에 있어서, 회로패턴의 임의의 부분을 전원라인패턴인 프린트 배선기판.
- 청구항 9 또는 청구항 10항에 있어서, 회로패턴의 임의의 부분은 그라운드라인패턴의 프린트 배선기판.
- 기판과 이 기판상에 형성된 회로패턴과, 이 회로패턴을 형성한 기판상에 상기한 회로패턴내의 그라운드라인패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 그라운드라인패턴의 절연되어 있지 아니한 부분과 접속되어, IC핀 랜드에 접속아니한 범위에서 IC핀 삽입 구멍 사이에 형성된 도전층을 구비한 것을 특징으로 하는 프린트 배선기판.
- 기판과 이 기판상에 형성된 회로패턴과, 이 회로패턴을 형성한 기판상에 회로패턴내의 전원라인패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 상기한 전원라인패턴의 절연되어 있지 아니한 부분과 접속되어 IC핀 랜드에 접속안한 범위에서 IC핀 삽입구멍 사이에 형성된 도전층을 구비한 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 형성된 회로패턴과, 이 회로패턴을 형성한 기판상에 회로패턴내의 전원패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 전원라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기한 회로패턴내의 신호라인패턴의 절곡부의 내각이 대략 135°이상으로 설정되어 있는 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 형성된 회로패턴과, 이 회로패턴을 형성한 기판상에 회로패턴내의 그라운드라인패턴이 적어도 일부를 제외하고, 상기한 회로패턴을 덮어 씌우도록 형성된 절연층과, 이 절연층상에 상기한 그라운드라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기한 회로패턴내의 신호라인패턴의 절곡부의 내각이 대략135°이상으로 설정되어 있는 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 형성된 회로패턴과, 이 회로패턴을 형성한 기판상에 회로패턴내의 그라운드라인패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 상기한 그라운드라인패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기한 회로패턴내의 신호라인패턴의 절곡부가 원호형상으로 설정되어 있는 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 형성된 회로패턴과, 이 회로패턴을 형성한 기판상에 회로패턴내의 전원라인패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 상기한 꺄의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비하고, 상기한 회로패턴의 신호라인패턴의 절곡부가 원호형상으로 설정되어 있는 것을 특징으로 하는 프린트 배선기판.
- 기판과, 이 기판상에 형성된 전원라인패턴 및 신호라인패턴을 포함하는 회로패턴과, 이 회로패턴을 형성한 기판상에 전원패턴의 적어도 일부를 제외하고 상기한 회로패턴을 덮어씌우도록 형성된 절연층과, 이 절연층상에 전원패턴의 절연되어 있지 아니한 부분과 접속되도록 형성된 도전층을 구비한 것을 특징으로 하는 프린트 배선기판.
Applications Claiming Priority (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1-40836 | 1989-02-21 | ||
JP1-19219 | 1989-02-21 | ||
JP4083889 | 1989-02-21 | ||
JP1-40837 | 1989-02-21 | ||
JP4083689 | 1989-02-21 | ||
JP4083789 | 1989-02-21 | ||
JP1-19220 | 1989-02-21 | ||
JP1921889 | 1989-02-21 | ||
JP1922089 | 1989-02-21 | ||
JP1-40838 | 1989-02-21 | ||
JP1-19218 | 1989-02-21 | ||
JP1921989 | 1989-02-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900013820A KR900013820A (ko) | 1990-09-06 |
KR0123805B1 true KR0123805B1 (ko) | 1997-12-04 |
Family
ID=27548844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900002040A KR0123805B1 (ko) | 1989-02-14 | 1990-02-20 | 프린트 배선기판 |
Country Status (7)
Country | Link |
---|---|
US (2) | US5341274A (ko) |
EP (3) | EP0384644B1 (ko) |
KR (1) | KR0123805B1 (ko) |
AU (1) | AU636129B2 (ko) |
CA (1) | CA2010128C (ko) |
DE (3) | DE69033522T2 (ko) |
FI (1) | FI113937B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9989277B2 (en) | 2009-11-20 | 2018-06-05 | Webasto SE | Heating device |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH073660Y2 (ja) * | 1989-02-27 | 1995-01-30 | 任天堂株式会社 | Emi対策用回路基板 |
US4904968A (en) * | 1989-04-07 | 1990-02-27 | Tektronix, Inc. | Circuit board configuration for reducing signal distortion |
JP3260941B2 (ja) * | 1993-06-18 | 2002-02-25 | 株式会社日立製作所 | 多層配線基板および多層配線基板の製造方法 |
US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
US5500789A (en) * | 1994-12-12 | 1996-03-19 | Dell Usa, L.P. | Printed circuit board EMI shielding apparatus and associated methods |
JP3368451B2 (ja) * | 1995-03-17 | 2003-01-20 | 富士通株式会社 | 回路基板の製造方法と回路検査装置 |
SE506941C2 (sv) * | 1995-03-31 | 1998-03-02 | Ericsson Telefon Ab L M | Kretskort med interferensskärmande skikt |
US5981043A (en) * | 1996-04-25 | 1999-11-09 | Tatsuta Electric Wire And Cable Co., Ltd | Electroconductive coating composition, a printed circuit board fabricated by using it and a flexible printed circuit assembly with electromagnetic shield |
JP3581971B2 (ja) * | 1996-05-22 | 2004-10-27 | 株式会社ボッシュオートモーティブシステム | 車載用コントロールユニットのemi用接地構造 |
KR100227741B1 (ko) * | 1996-11-29 | 1999-11-01 | 윤종용 | 스텐바이 전원을 가진 전자제품 |
JP2004506309A (ja) | 1997-12-31 | 2004-02-26 | エルパック(ユーエスエー)、インコーポレイテッド | モールドされた電子パッケージ、製作方法およびシールディング方法 |
US6160714A (en) | 1997-12-31 | 2000-12-12 | Elpac (Usa), Inc. | Molded electronic package and method of preparation |
JP3501674B2 (ja) * | 1999-04-21 | 2004-03-02 | 日本電気株式会社 | プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体 |
JP3455498B2 (ja) * | 2000-05-31 | 2003-10-14 | 株式会社東芝 | プリント基板および情報処理装置 |
US6618787B2 (en) * | 2000-12-14 | 2003-09-09 | Hewlett-Packard Development Company, L.P. | Computer printed circuit system board with LVD SCSI device direct connector |
US6614662B2 (en) * | 2000-12-14 | 2003-09-02 | Hewlett-Packard Development Company, L.P. | Printed circuit board layout |
US6753746B2 (en) * | 2001-11-07 | 2004-06-22 | Compeq Manufacturing Co., Ltd. | Printed circuit board having jumper lines and the method for making said printed circuit board |
US6717485B2 (en) * | 2002-02-19 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces |
WO2004017372A2 (en) * | 2002-08-14 | 2004-02-26 | Honeywell International, Inc. | Method and apparatus for reducing electromagnetic emissions from electronic circuits |
DE10305520A1 (de) * | 2003-02-11 | 2004-08-19 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung |
DE102006027748A1 (de) * | 2006-06-16 | 2007-12-20 | Robert Bosch Gmbh | Leiterplatte und Verfahren zur Herstellung einer lötfreien elektrischen Verbindung |
JP4877791B2 (ja) * | 2007-01-26 | 2012-02-15 | 日東電工株式会社 | 配線回路基板 |
US8276268B2 (en) * | 2008-11-03 | 2012-10-02 | General Electric Company | System and method of forming a patterned conformal structure |
US8373317B2 (en) * | 2009-05-04 | 2013-02-12 | Ingersoll Rand Company | RFI suppression system and method of mounting for DC cordless tools |
TWI387407B (zh) * | 2009-06-10 | 2013-02-21 | Htc Corp | 軟式印刷電路板其及組成方法 |
US9545043B1 (en) * | 2010-09-28 | 2017-01-10 | Rockwell Collins, Inc. | Shielding encapsulation for electrical circuitry |
CN203015272U (zh) | 2012-12-21 | 2013-06-19 | 奥特斯(中国)有限公司 | 印制电路板 |
JP2017118015A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社トーキン | 電子装置及び電磁干渉抑制体の配置方法 |
US10694620B1 (en) * | 2019-04-02 | 2020-06-23 | Microsoft Technology Licensing, Llc | Method and apparatus for circuit board noise shielding and grounding |
USD980842S1 (en) | 2020-08-24 | 2023-03-14 | Intel Corporation | Shielding for circuit board |
CN117256203A (zh) * | 2022-02-03 | 2023-12-19 | 微软技术许可有限责任公司 | 用于印刷电路板的印刷去耦平面 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1936899A1 (de) * | 1969-07-19 | 1971-02-04 | Siemens Ag | Baugruppentraeger fuer Steuer- bzw. Regelanlagen |
US3740678A (en) * | 1971-03-19 | 1973-06-19 | Ibm | Strip transmission line structures |
DE2260195A1 (de) * | 1972-12-08 | 1974-06-12 | Michael M Dipl Ing Iloff | Leiterplatte fuer elektrische schaltungen |
FR2212740B1 (ko) * | 1972-12-28 | 1977-02-25 | Honeywell Bull | |
EP0082216B1 (de) * | 1981-12-23 | 1985-10-09 | Ibm Deutschland Gmbh | Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen |
FR2527039A1 (fr) * | 1982-05-14 | 1983-11-18 | Inf Milit Spatiale Aeronaut | Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique |
JPS6016701A (ja) * | 1983-07-08 | 1985-01-28 | Nec Corp | マイクロ波プリント板回路 |
US4723197A (en) * | 1985-12-16 | 1988-02-02 | National Semiconductor Corporation | Bonding pad interconnection structure |
US4724040A (en) * | 1986-01-14 | 1988-02-09 | Asahi Chemical Research Laboratory Co., Ltd. | Method for producing electric circuits on a base boad |
FR2593346B1 (fr) * | 1986-01-17 | 1990-05-25 | Nec Corp | Substrat de cablage utilisant une ceramique comme isolant |
US5043526A (en) * | 1986-03-13 | 1991-08-27 | Nintendo Company Ltd. | Printed circuit board capable of preventing electromagnetic interference |
CA1261481A (en) * | 1986-03-13 | 1989-09-26 | Kazumasa Eguchi | Printed circuit board capable of preventing electromagnetic interference |
US4717988A (en) * | 1986-05-05 | 1988-01-05 | Itt Defense Communications Division Of Itt Corporation | Universal wafer scale assembly |
US4770921A (en) * | 1986-09-11 | 1988-09-13 | Insulating Materials Incorporated | Self-shielding multi-layer circuit boards |
JPS6453498A (en) * | 1987-05-15 | 1989-03-01 | Sanki Eng Co Ltd | Multilayer interconnection board |
US4963697A (en) * | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
US4927983A (en) * | 1988-12-16 | 1990-05-22 | International Business Machines Corporation | Circuit board |
JP2631548B2 (ja) * | 1989-03-15 | 1997-07-16 | 日本シイエムケイ株式会社 | シールド層を備えるプリント配線板 |
US5003273A (en) * | 1989-12-04 | 1991-03-26 | Itt Corporation | Multilayer printed circuit board with pseudo-coaxial transmission lines |
US5285017A (en) * | 1991-12-31 | 1994-02-08 | Intel Corporation | Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias |
-
1990
- 1990-02-06 FI FI900580A patent/FI113937B/fi not_active IP Right Cessation
- 1990-02-07 AU AU49200/90A patent/AU636129B2/en not_active Ceased
- 1990-02-08 US US07/477,322 patent/US5341274A/en not_active Expired - Fee Related
- 1990-02-15 EP EP90301612A patent/EP0384644B1/en not_active Expired - Lifetime
- 1990-02-15 EP EP94202846A patent/EP0631460B1/en not_active Expired - Lifetime
- 1990-02-15 EP EP94202845A patent/EP0633715B1/en not_active Expired - Lifetime
- 1990-02-15 DE DE69033522T patent/DE69033522T2/de not_active Expired - Fee Related
- 1990-02-15 DE DE69019030T patent/DE69019030T2/de not_active Expired - Fee Related
- 1990-02-15 DE DE69033784T patent/DE69033784T2/de not_active Expired - Fee Related
- 1990-02-15 CA CA002010128A patent/CA2010128C/en not_active Expired - Fee Related
- 1990-02-20 KR KR1019900002040A patent/KR0123805B1/ko not_active IP Right Cessation
-
1994
- 1994-03-30 US US08/220,257 patent/US5449863A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9989277B2 (en) | 2009-11-20 | 2018-06-05 | Webasto SE | Heating device |
Also Published As
Publication number | Publication date |
---|---|
CA2010128C (en) | 1996-03-19 |
EP0631460A2 (en) | 1994-12-28 |
FI113937B (fi) | 2004-06-30 |
DE69033522T2 (de) | 2000-12-21 |
DE69033784D1 (de) | 2001-10-04 |
DE69033784T2 (de) | 2002-07-04 |
EP0384644B1 (en) | 1995-05-03 |
EP0633715A3 (en) | 1995-07-26 |
EP0631460B1 (en) | 2000-04-26 |
DE69019030D1 (de) | 1995-06-08 |
EP0384644A1 (en) | 1990-08-29 |
EP0633715A2 (en) | 1995-01-11 |
FI900580A0 (fi) | 1990-02-06 |
DE69033522D1 (de) | 2000-05-31 |
KR900013820A (ko) | 1990-09-06 |
EP0633715B1 (en) | 2001-08-29 |
DE69019030T2 (de) | 1995-12-21 |
CA2010128A1 (en) | 1990-08-21 |
US5449863A (en) | 1995-09-12 |
EP0631460A3 (en) | 1995-07-26 |
AU636129B2 (en) | 1993-04-22 |
US5341274A (en) | 1994-08-23 |
AU4920090A (en) | 1990-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0123805B1 (ko) | 프린트 배선기판 | |
US6778040B2 (en) | Feed-through filter having improved shielding and mounting functions | |
US5912597A (en) | Printed circuit board | |
JP5863801B2 (ja) | 高周波に使用するための多平面印刷配線板 | |
US5466893A (en) | Printed circuit board having enhanced EMI suppression | |
JPH09199818A (ja) | グランド間接続構造 | |
JP4494714B2 (ja) | プリント配線板 | |
JPH08204377A (ja) | 遮蔽体 | |
JPH11307894A (ja) | プリント配線基板 | |
US20100061072A1 (en) | Multi-layer printed circuit board | |
JP2977018B2 (ja) | インタフェースケーブル接続用コネクタ | |
JPH073660Y2 (ja) | Emi対策用回路基板 | |
JP4694035B2 (ja) | 配線構造基板 | |
JPH04261097A (ja) | 多層プリント基板 | |
JP4161323B2 (ja) | プリント配線板 | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
AU648943B2 (en) | Printed circuit board | |
JPH07235776A (ja) | 多層プリント配線基板 | |
JPH0682890B2 (ja) | Emi対策用回路基板とその製造方法 | |
JPH09246776A (ja) | プリント配線板 | |
JP2013222924A (ja) | 部品内蔵基板 | |
WO2021124805A1 (ja) | 電子部品モジュール | |
JP2613368B2 (ja) | プリント回路基板およびその製造方法 | |
JPH077129U (ja) | 積層セラミックコンデンサ | |
US20060274478A1 (en) | Etched capacitor laminate for reducing electrical noise |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040910 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |