JP3368451B2 - 回路基板の製造方法と回路検査装置 - Google Patents
回路基板の製造方法と回路検査装置Info
- Publication number
- JP3368451B2 JP3368451B2 JP05857495A JP5857495A JP3368451B2 JP 3368451 B2 JP3368451 B2 JP 3368451B2 JP 05857495 A JP05857495 A JP 05857495A JP 5857495 A JP5857495 A JP 5857495A JP 3368451 B2 JP3368451 B2 JP 3368451B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- unit circuit
- circuit
- unit
- boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000007689 inspection Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 description 41
- 229910052751 metal Inorganic materials 0.000 description 41
- 239000004065 semiconductor Substances 0.000 description 25
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000000919 ceramic Substances 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10924—Leads formed from a punched metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49799—Providing transitory integral holding or handling portion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Combinations Of Printed Boards (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、コンデンサ、抵抗、ト
ランジスタ、IC等の回路素子を回路パターンに実装し
た回路基板、特に、マイクロ波半導体回路装置を形成す
る回路基板の製造方法に関するものである。
ランジスタ、IC等の回路素子を回路パターンに実装し
た回路基板、特に、マイクロ波半導体回路装置を形成す
る回路基板の製造方法に関するものである。
【0002】マイクロ波帯域で用いられる半導体回路装
置は、多くの場合、同一の回路パターンを有するプリン
ト回路基板またはセラミック回路基板に、コンデンサ、
抵抗、トランジスタ、IC等のチップ型の回路素子を実
装してハイブリッド方式で構成される。
置は、多くの場合、同一の回路パターンを有するプリン
ト回路基板またはセラミック回路基板に、コンデンサ、
抵抗、トランジスタ、IC等のチップ型の回路素子を実
装してハイブリッド方式で構成される。
【0003】
【従来の技術】このチップ型の回路素子を実装する際、
一般的には半田付法により実施され、搭載工程として
は、 単位回路基板上の回路パターンに、チップ型の回路
素子を実装するためのパターンランド部にクリーム状の
半田を印刷塗布し、または、ディスペンサにより半田塗
布を行う。 チップ型の回路素子を、高速素子搭載機(チップマ
ウンタ)等を用いて回路パターンの上の半田層の上に接
着搭載する。 半田リフロー炉中で、回路素子を接着搭載した単位
回路基板上の半田を溶融し、チップ型回路素子を固着す
る。
一般的には半田付法により実施され、搭載工程として
は、 単位回路基板上の回路パターンに、チップ型の回路
素子を実装するためのパターンランド部にクリーム状の
半田を印刷塗布し、または、ディスペンサにより半田塗
布を行う。 チップ型の回路素子を、高速素子搭載機(チップマ
ウンタ)等を用いて回路パターンの上の半田層の上に接
着搭載する。 半田リフロー炉中で、回路素子を接着搭載した単位
回路基板上の半田を溶融し、チップ型回路素子を固着す
る。
【0004】上記の〜のチップ型回路素子の接着搭
載を行うには、単品の単位回路基板として処理するよ
り、複数個の単位回路基板を一括して一体化処理するこ
とが望ましい。
載を行うには、単品の単位回路基板として処理するよ
り、複数個の単位回路基板を一括して一体化処理するこ
とが望ましい。
【0005】また、一般に、回路パターンを外部に接続
するための外出用端子として単位回路基板の裏面に複数
個の金属製のリードを取り付け、また、回路素子から発
生する熱を外部に放出させるために、単位回路基板の裏
面に金属等の熱伝導性放熱板を設けることが知られてい
る。
するための外出用端子として単位回路基板の裏面に複数
個の金属製のリードを取り付け、また、回路素子から発
生する熱を外部に放出させるために、単位回路基板の裏
面に金属等の熱伝導性放熱板を設けることが知られてい
る。
【0006】また、外部の電磁波が回路に影響するのを
防ぐため、あるいは、回路から発生する電磁波が外部に
放射されるのを防ぐため、回路を電磁シールド用の金属
製キャップで覆い、接地電位に維持することも知られて
いる。
防ぐため、あるいは、回路から発生する電磁波が外部に
放射されるのを防ぐため、回路を電磁シールド用の金属
製キャップで覆い、接地電位に維持することも知られて
いる。
【0007】図4は、従来の半導体パッケージの製造方
法の説明図であり、(A)は表面を示し、(B)は裏面
を示している。この図において、11a,11b,・・
・,11nは単位回路基板、12a,12b,・・・,
12nは放熱板、13は金属製リード端子、14はリー
ドフレームである。
法の説明図であり、(A)は表面を示し、(B)は裏面
を示している。この図において、11a,11b,・・
・,11nは単位回路基板、12a,12b,・・・,
12nは放熱板、13は金属製リード端子、14はリー
ドフレームである。
【0008】従来の半導体パッケージ等の回路基板の製
造方法の典型的なものにおいては、同一の回路パターン
を有するプリント回路基板またはセラミック回路基板等
の単位回路基板11a,11b,・・・,11nを、リ
ードフレーム14から延びる金属製リード端子13によ
って接続支持し、この図には示されていないが、これら
の単位回路基板11a,11b,・・・,11nの上の
回路パターンに、コンデンサ、抵抗、トランジスタ、I
C等の回路素子を実装してマイクロ波整合回路、マイク
ロ波増幅回路、マイクロ波発振回路、マイクロ波変調回
路等のマイクロ波回路を形成し、単位回路基板11a,
11b,・・・,11nの裏面に、金属製の放熱板12
a,12b,・・・,12nを接着する。
造方法の典型的なものにおいては、同一の回路パターン
を有するプリント回路基板またはセラミック回路基板等
の単位回路基板11a,11b,・・・,11nを、リ
ードフレーム14から延びる金属製リード端子13によ
って接続支持し、この図には示されていないが、これら
の単位回路基板11a,11b,・・・,11nの上の
回路パターンに、コンデンサ、抵抗、トランジスタ、I
C等の回路素子を実装してマイクロ波整合回路、マイク
ロ波増幅回路、マイクロ波発振回路、マイクロ波変調回
路等のマイクロ波回路を形成し、単位回路基板11a,
11b,・・・,11nの裏面に、金属製の放熱板12
a,12b,・・・,12nを接着する。
【0009】また、同様に、この図には示されてない
が、単位回路基板11a,11b,・・・,11nのマ
イクロ波回路を電磁シールドの目的から金属製キャップ
で覆う構造を採用する。
が、単位回路基板11a,11b,・・・,11nのマ
イクロ波回路を電磁シールドの目的から金属製キャップ
で覆う構造を採用する。
【0010】
【発明が解決しようとする課題】前記の従来の半導体パ
ッケージ等の回路基板の製造方法によると、図4に示さ
れているようにリードフレーム14から延びる金属製リ
ード端子13によって同一回路パターンが形成された単
位回路基板11a,11b,・・・,11nが連続的に
接続支持されている。
ッケージ等の回路基板の製造方法によると、図4に示さ
れているようにリードフレーム14から延びる金属製リ
ード端子13によって同一回路パターンが形成された単
位回路基板11a,11b,・・・,11nが連続的に
接続支持されている。
【0011】そして、これら個々の単位回路基板11
a,11b,・・・,11nの上にチップ型回路素子を
実装するには、半田印刷またはディスペンサを用いて半
田を塗布し、所定の位置にチップ型回路素子を接着し、
ついで半田リフロー炉により半田層を溶融し、再び固体
化してチップ型回路素子を固着する。
a,11b,・・・,11nの上にチップ型回路素子を
実装するには、半田印刷またはディスペンサを用いて半
田を塗布し、所定の位置にチップ型回路素子を接着し、
ついで半田リフロー炉により半田層を溶融し、再び固体
化してチップ型回路素子を固着する。
【0012】図5は、従来の半導体パッケージの製造方
法の問題点の説明図である。この図において、11a,
11b,・・・,11nは単位回路基板、13は金属製
リード端子、14はリードフレームである。
法の問題点の説明図である。この図において、11a,
11b,・・・,11nは単位回路基板、13は金属製
リード端子、14はリードフレームである。
【0013】従来の半導体パッケージの製造方法におい
ては、一見、単位回路基板11a,11b,・・・,1
1nが、リードフレーム14から延びる金属製リード端
子13に整然と配列されているかのように見えるが、半
田印刷、ディスペンサによる半田塗布、高速素子搭載機
(チップマウンタ)等によるコンデンサ、抵抗、トラン
ジスタ、IC等のチップ型の回路素子の実装に要求され
る精度から見ると、個々の単位回路基板11a,11
b,・・・,11nが、X,Y,θ方向に大きな位置ず
れが発生している。
ては、一見、単位回路基板11a,11b,・・・,1
1nが、リードフレーム14から延びる金属製リード端
子13に整然と配列されているかのように見えるが、半
田印刷、ディスペンサによる半田塗布、高速素子搭載機
(チップマウンタ)等によるコンデンサ、抵抗、トラン
ジスタ、IC等のチップ型の回路素子の実装に要求され
る精度から見ると、個々の単位回路基板11a,11
b,・・・,11nが、X,Y,θ方向に大きな位置ず
れが発生している。
【0014】このため、連続的に自動的な半田印刷、チ
ップ型回路素子の実装等の作業を行うには、個々の単位
回路基板11a,11b,・・・,11nの上でパター
ン認識を行い、位置ずれを修正しながら行わなければな
らず、作業能率を高めることができないという問題があ
った。本発明は、複数の単位回路基板の相互の位置ずれ
を防ぎ、作業能率を向上することができる回路基板の製
造方法を提供することを目的とする。
ップ型回路素子の実装等の作業を行うには、個々の単位
回路基板11a,11b,・・・,11nの上でパター
ン認識を行い、位置ずれを修正しながら行わなければな
らず、作業能率を高めることができないという問題があ
った。本発明は、複数の単位回路基板の相互の位置ずれ
を防ぎ、作業能率を向上することができる回路基板の製
造方法を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明に依る回路基板の
製造方法においては、複数の単位回路基板が連続して接
続された状態の単位回路基板アレイに対し、 フレーム
部材に支持されているリードと放熱板とを該単位回路基
板の各々に対応して接続した後、該単位回路基板アレイ
を個々の単位回路基板に分割することが基本になってい
る。
製造方法においては、複数の単位回路基板が連続して接
続された状態の単位回路基板アレイに対し、 フレーム
部材に支持されているリードと放熱板とを該単位回路基
板の各々に対応して接続した後、該単位回路基板アレイ
を個々の単位回路基板に分割することが基本になってい
る。
【0016】この場合、リードは、各単位回路基板の各
々に対応してフレーム部材に支持されてなり、また、該
フレームに支持された状態で該リードが該単位回路基板
に接続される工程とすることができる。また、この場
合、該フレーム部材には、さらに放熱板が接続されてな
り、該リードの接続とともに放熱板が該単位回路基板に
接続される工程とすることができる。
々に対応してフレーム部材に支持されてなり、また、該
フレームに支持された状態で該リードが該単位回路基板
に接続される工程とすることができる。また、この場
合、該フレーム部材には、さらに放熱板が接続されてな
り、該リードの接続とともに放熱板が該単位回路基板に
接続される工程とすることができる。
【0017】また、これらの場合、リードが接続される
辺が一辺だけである該単位回路基板アレイを相互に、か
つ、そのリード接続辺を180度回転して接続された状
態の単位回路基板群を形成し、該単位回路基板群の対向
するリード接続辺のそれぞれにリードを接続した後に、
個々の単位回路基板に分割する工程とすることができ
る。
辺が一辺だけである該単位回路基板アレイを相互に、か
つ、そのリード接続辺を180度回転して接続された状
態の単位回路基板群を形成し、該単位回路基板群の対向
するリード接続辺のそれぞれにリードを接続した後に、
個々の単位回路基板に分割する工程とすることができ
る。
【0018】また、これらの場合、単位回路基板の回路
パターンを利用して回路素子を接続する回路組み立て、
あるいは、その特性を検査するための処理が、該単位回
路基板アレイあるいは単位回路基板群の状態で行われる
工程とすることができる。
パターンを利用して回路素子を接続する回路組み立て、
あるいは、その特性を検査するための処理が、該単位回
路基板アレイあるいは単位回路基板群の状態で行われる
工程とすることができる。
【0019】また、この場合、単位回路基板の特性を検
査するための処理は、シールド部材によって該単位回路
基板アレイあるいは単位回路基板群の状態となっている
各単位回路基板表面の回路パターンおよび回路素子の表
面を覆って実施される工程とすることができる。
査するための処理は、シールド部材によって該単位回路
基板アレイあるいは単位回路基板群の状態となっている
各単位回路基板表面の回路パターンおよび回路素子の表
面を覆って実施される工程とすることができる。
【0020】また、これらの場合、単位回路基板表面を
覆うキャップ部材が、該単位回路基板アレイあるいは単
位回路基板群の状態で該単位回路基板上に設けられる工
程とすることができる。また、本発明にかかる回路検査
装置においては、検査対象となる回路の表面を覆うシー
ルド部材を備え、該シールド部材を検査対象となる回路
の表面に被せた状態で、該回路の検査を実施する構成を
採用した。
覆うキャップ部材が、該単位回路基板アレイあるいは単
位回路基板群の状態で該単位回路基板上に設けられる工
程とすることができる。また、本発明にかかる回路検査
装置においては、検査対象となる回路の表面を覆うシー
ルド部材を備え、該シールド部材を検査対象となる回路
の表面に被せた状態で、該回路の検査を実施する構成を
採用した。
【0021】
【作用】本発明の半導体パッケージ等の回路基板の製造
方法のように、同一の回路パターンを有するプリント回
路基板またはセラミック回路基板からなる単位回路基板
を複数個相互に連続した単位回路基板アレイを形成し、
該複数個相互に連続している単位回路基板アレイを構成
する単位回路基板上に形成された回路パターンの各々に
回路を組み立て、あるいは、その特性を確認するための
処理(特性測定)を施し、しかる後に、該複数個相互に
連続していた単位回路基板の各々を分離と、単位回路基
板の相対的な位置ずれを完全に防ぐことができ、作業能
率を向上することができる。
方法のように、同一の回路パターンを有するプリント回
路基板またはセラミック回路基板からなる単位回路基板
を複数個相互に連続した単位回路基板アレイを形成し、
該複数個相互に連続している単位回路基板アレイを構成
する単位回路基板上に形成された回路パターンの各々に
回路を組み立て、あるいは、その特性を確認するための
処理(特性測定)を施し、しかる後に、該複数個相互に
連続していた単位回路基板の各々を分離と、単位回路基
板の相対的な位置ずれを完全に防ぐことができ、作業能
率を向上することができる。
【0022】また、この場合、同一の回路パターンを有
するプリント回路基板またはセラミック回路基板からな
る単位回路基板の裏面に放熱板および外出用リードを固
着し、放熱板および外出用リードを、同一の板から成型
すると、放熱板と外出用リードの外面を一致させること
ができ、半導体回路装置を放熱兼配線基板に実装する場
合電気的接続と、熱伝導を同時に最適化することができ
る。
するプリント回路基板またはセラミック回路基板からな
る単位回路基板の裏面に放熱板および外出用リードを固
着し、放熱板および外出用リードを、同一の板から成型
すると、放熱板と外出用リードの外面を一致させること
ができ、半導体回路装置を放熱兼配線基板に実装する場
合電気的接続と、熱伝導を同時に最適化することができ
る。
【0023】また、これらの場合、同一の回路パターン
を有するプリント回路基板またはセラミック回路基板か
らなる単位回路基板を複数個相互に連続した単位回路基
板アレイと、同一の回路パターンを有するプリント回路
基板またはセラミック回路基板からなる単位回路基板を
複数個相互に連続した単位回路基板アレイを180度回
転して突き合わせて相互に連続した単位回路基板群を形
成し、該複数個相互に連続している単位回路基板群上に
形成された回路パターンの各々に回路を組み立て、ある
いは、その特性を確認するための処理を施し、しかる後
に、該複数個相互に連続していた単位回路基板の各々を
分離すると、さらに作業能率を向上することができる。
を有するプリント回路基板またはセラミック回路基板か
らなる単位回路基板を複数個相互に連続した単位回路基
板アレイと、同一の回路パターンを有するプリント回路
基板またはセラミック回路基板からなる単位回路基板を
複数個相互に連続した単位回路基板アレイを180度回
転して突き合わせて相互に連続した単位回路基板群を形
成し、該複数個相互に連続している単位回路基板群上に
形成された回路パターンの各々に回路を組み立て、ある
いは、その特性を確認するための処理を施し、しかる後
に、該複数個相互に連続していた単位回路基板の各々を
分離すると、さらに作業能率を向上することができる。
【0024】また、これらの場合、回路パターン上の少
なくとも一部にディスペンサ等によって半田層を形成
し、該半田印刷を施した部分にコンデンサ、抵抗、トラ
ンジスタ、IC等の回路素子をチップ搭載機等によって
接着し、熱処理によって半田をリフローして回路素子を
実装すると、実装工程の完全自動化が可能になる。
なくとも一部にディスペンサ等によって半田層を形成
し、該半田印刷を施した部分にコンデンサ、抵抗、トラ
ンジスタ、IC等の回路素子をチップ搭載機等によって
接着し、熱処理によって半田をリフローして回路素子を
実装すると、実装工程の完全自動化が可能になる。
【0025】また、これらの場合、電磁シールド用の金
属製キャップを、回路パターンの周辺に形成された周辺
部パターンに接着し、必要に応じて、スルーホールを介
して単位回路基板の裏面のアース部と放熱板取り付け部
に接続すると、外部の電磁波が回路に影響するのを防
ぎ、あるいは、回路から発生する電磁波が外部に放射さ
れるのを防ぐことができる。
属製キャップを、回路パターンの周辺に形成された周辺
部パターンに接着し、必要に応じて、スルーホールを介
して単位回路基板の裏面のアース部と放熱板取り付け部
に接続すると、外部の電磁波が回路に影響するのを防
ぎ、あるいは、回路から発生する電磁波が外部に放射さ
れるのを防ぐことができる。
【0026】
【実施例】以下、本発明の実施例を説明する。
(第1実施例)図1は、第1実施例の半導体パッケージ
の製造工程説明図であり、(A)は表面を示し、(B)
は裏面を示している。図において、1a,1b,・・
・,1nは単位回路基板、2a,2b,・・・,2nは
放熱板、3は金属製リード端子、4はリードフレームで
ある。
の製造工程説明図であり、(A)は表面を示し、(B)
は裏面を示している。図において、1a,1b,・・
・,1nは単位回路基板、2a,2b,・・・,2nは
放熱板、3は金属製リード端子、4はリードフレームで
ある。
【0027】この実施例の半導体パッケージ等の回路基
板の製造方法においては、同一の回路パターンを有する
プリント回路基板またはセラミック回路基板等の単位回
路基板1a,1b,・・・,1nを複数個相互に連続し
た回路基板アレイを形成し、単位回路基板1a,1b,
・・・,1nを、リードフレーム4から延びる金属製リ
ード端子3によって接続支持し、この図には示されてい
ないが、これらの単位回路基板1a,1b,・・・,1
nの上の回路パターンに、コンデンサ、抵抗、トランジ
スタ、IC等の回路素子を実装してマイクロ波整合回
路、マイクロ波増幅回路、マイクロ波発振回路、マイク
ロ波変調回路等のマイクロ波回路を形成し、単位回路基
板1a,1b,・・・,1nの裏面に、金属製の放熱板
2a,2b,・・・,2nを接着する。
板の製造方法においては、同一の回路パターンを有する
プリント回路基板またはセラミック回路基板等の単位回
路基板1a,1b,・・・,1nを複数個相互に連続し
た回路基板アレイを形成し、単位回路基板1a,1b,
・・・,1nを、リードフレーム4から延びる金属製リ
ード端子3によって接続支持し、この図には示されてい
ないが、これらの単位回路基板1a,1b,・・・,1
nの上の回路パターンに、コンデンサ、抵抗、トランジ
スタ、IC等の回路素子を実装してマイクロ波整合回
路、マイクロ波増幅回路、マイクロ波発振回路、マイク
ロ波変調回路等のマイクロ波回路を形成し、単位回路基
板1a,1b,・・・,1nの裏面に、金属製の放熱板
2a,2b,・・・,2nを接着する。
【0028】この場合、放熱板2a,2b,・・・,2
nおよびリードフレーム4、金属製リード端子3の材質
をFe−Ni−Coの合金であるコバール、またはFe
−Niの合金である42アロイ、Cu合金、Fe合金等
によって構成し、板厚を0.1〜0.5mm程度とする
ことができる。
nおよびリードフレーム4、金属製リード端子3の材質
をFe−Ni−Coの合金であるコバール、またはFe
−Niの合金である42アロイ、Cu合金、Fe合金等
によって構成し、板厚を0.1〜0.5mm程度とする
ことができる。
【0029】このように、放熱板2a,2b,・・・,
2nおよび金属製リード端子3を同一の金属板を成型し
て形成すると、採用する金属板の厚さにばらつきがあっ
ても、その厚さが基板内で均一であれば、放熱板2a,
2b,・・・,2nおよびリードフレーム4、金属製リ
ード端子3の表面を一致させることができ、単位回路基
板1a,1b,・・・,1nに形成された回路パターン
に回路素子等を実装する場合に、チップ搭載機等の自動
機械を有効に用いることができる。また、ユーザーにお
いて完成した半導体回路装置を放熱兼回路基板に実装す
る場合、放熱板2a,2b,・・・,2nを放熱基板に
密着させることができ、同時に、金属製リード端子3を
回路基板に密着させることができるため、放熱効率と電
気的接続を最適化することができる。
2nおよび金属製リード端子3を同一の金属板を成型し
て形成すると、採用する金属板の厚さにばらつきがあっ
ても、その厚さが基板内で均一であれば、放熱板2a,
2b,・・・,2nおよびリードフレーム4、金属製リ
ード端子3の表面を一致させることができ、単位回路基
板1a,1b,・・・,1nに形成された回路パターン
に回路素子等を実装する場合に、チップ搭載機等の自動
機械を有効に用いることができる。また、ユーザーにお
いて完成した半導体回路装置を放熱兼回路基板に実装す
る場合、放熱板2a,2b,・・・,2nを放熱基板に
密着させることができ、同時に、金属製リード端子3を
回路基板に密着させることができるため、放熱効率と電
気的接続を最適化することができる。
【0030】また、単位回路基板1a,1b,・・・,
1nをプリント基板またはセラミック基板とすることが
でき、これらの単位回路基板1a,1b,・・・,1n
にはマイクロ波整合回路パターン、回路パターン等が形
成され、板厚を0.2〜0.8mm程度とすることがで
きる。
1nをプリント基板またはセラミック基板とすることが
でき、これらの単位回路基板1a,1b,・・・,1n
にはマイクロ波整合回路パターン、回路パターン等が形
成され、板厚を0.2〜0.8mm程度とすることがで
きる。
【0031】また、回路素子の実装、リードフレーム4
を除去した上での特性の測定等の工程が終了した後、一
体化されていた単位回路基板1a,1b,・・・,1n
を分割して単体としての単位回路基板を形成するために
は、従来から知られているように、予め単位回路基板の
境界線上にスナップライン(V溝)を設けることがで
き、あるいは、後工程でレーザー光によりカットするこ
とができ、または切断刃を有する金型を用いて切断する
ことができる。しかる後に、金属製リード端子3を所定
の長さと形状に切断し、必要に応じて半田層を形成し、
あるいは耐蝕性被膜を形成して完成品とする。
を除去した上での特性の測定等の工程が終了した後、一
体化されていた単位回路基板1a,1b,・・・,1n
を分割して単体としての単位回路基板を形成するために
は、従来から知られているように、予め単位回路基板の
境界線上にスナップライン(V溝)を設けることがで
き、あるいは、後工程でレーザー光によりカットするこ
とができ、または切断刃を有する金型を用いて切断する
ことができる。しかる後に、金属製リード端子3を所定
の長さと形状に切断し、必要に応じて半田層を形成し、
あるいは耐蝕性被膜を形成して完成品とする。
【0032】この実施例によれば、同一の回路パターン
を形成した複数の単位回路基板を一体化した状態で、半
田層の印刷、回路素子の実装、特性の測定等の処理を一
括して行うため、個々の回路パターンの位置ずれを防止
することができ、所定の位置への部品搭載を精度良く、
かつ、短時間で行うことが可能になる。
を形成した複数の単位回路基板を一体化した状態で、半
田層の印刷、回路素子の実装、特性の測定等の処理を一
括して行うため、個々の回路パターンの位置ずれを防止
することができ、所定の位置への部品搭載を精度良く、
かつ、短時間で行うことが可能になる。
【0033】また、この図には示されてないが、単位回
路基板1a,1b,・・・,1nのマイクロ波回路を電
磁シールドし、あるいは、内部で電磁波を特定の方向に
誘導するために金属製キャップを、回路パターンの周辺
に形成された周辺部パターンに接着し、必要に応じて、
スルーホールを介して単位回路基板の裏面のアース部と
放熱板取り付け部に接続することによって、外部の電磁
波が回路に影響するのを防ぎ、回路から発生する電磁波
が外部に放射されるのを防ぐことができる(後述の図3
に関する説明を参照)。
路基板1a,1b,・・・,1nのマイクロ波回路を電
磁シールドし、あるいは、内部で電磁波を特定の方向に
誘導するために金属製キャップを、回路パターンの周辺
に形成された周辺部パターンに接着し、必要に応じて、
スルーホールを介して単位回路基板の裏面のアース部と
放熱板取り付け部に接続することによって、外部の電磁
波が回路に影響するのを防ぎ、回路から発生する電磁波
が外部に放射されるのを防ぐことができる(後述の図3
に関する説明を参照)。
【0034】(第2実施例)図2は、第2実施例の半導
体パッケージの製造工程説明図であり、(A)は表面を
示し、(B)は裏面を示している。図において、1
a1 ,1a2 ,1b1 ,1b2 ,・・・,1n1 ,1n
2 は単位回路基板、2a1 ,2a2 ,2b1 ,2b2 ,
・・・,2n1 ,2n2 は放熱板、31 ,32 は金属製
リード端子、41 ,42 はリードフレームである。
体パッケージの製造工程説明図であり、(A)は表面を
示し、(B)は裏面を示している。図において、1
a1 ,1a2 ,1b1 ,1b2 ,・・・,1n1 ,1n
2 は単位回路基板、2a1 ,2a2 ,2b1 ,2b2 ,
・・・,2n1 ,2n2 は放熱板、31 ,32 は金属製
リード端子、41 ,42 はリードフレームである。
【0035】この実施例の半導体パッケージ等の回路基
板の製造方法においては、同一の回路パターンを有する
プリント回路基板またはセラミック回路基板等の単位回
路基板1a1 ,1b1 ,・・・,1n1 を複数個相互に
連続した単位回路基板アレイと、同一の回路パターンを
有するプリント回路基板またはセラミック回路基板等の
単位回路基板1a2 ,1b2 ,・・・,1n2 を複数個
相互に連続した単位回路基板アレイを、180度回転し
て突き合わせて相互に連続した単位回路基板群を形成
し、単位回路基板1a1 ,1b1 ,・・・,1n1 をリ
ードフレーム41から延びる金属製リード端子31 によ
って接続支持し、単位回路基板1a2 ,1b2 ,・・
・,1n2 を、リードフレーム42 から延びる金属製リ
ード端子32によって接続支持し、これらの単位回路基
板1a1 ,1b1 ,・・・,1n1 ,1a2 ,1b2 ,
・・・,1n2 の上の回路パターンに、コンデンサ、抵
抗、トランジスタ、IC等の回路素子を実装してマイク
ロ波整合回路、マイクロ波増幅回路、マイクロ波発振回
路、マイクロ波変調回路等のマイクロ波回路を形成し、
単位回路基板1a1 ,1b1 ,・・・,1n1 ,1
a2 ,1b2 ,・・・,1n 2 の裏面に、金属製の放熱
板2a1 ,2a2 ,2b1 ,2b2 ,・・・,2n1,
2n2 を接着する。
板の製造方法においては、同一の回路パターンを有する
プリント回路基板またはセラミック回路基板等の単位回
路基板1a1 ,1b1 ,・・・,1n1 を複数個相互に
連続した単位回路基板アレイと、同一の回路パターンを
有するプリント回路基板またはセラミック回路基板等の
単位回路基板1a2 ,1b2 ,・・・,1n2 を複数個
相互に連続した単位回路基板アレイを、180度回転し
て突き合わせて相互に連続した単位回路基板群を形成
し、単位回路基板1a1 ,1b1 ,・・・,1n1 をリ
ードフレーム41から延びる金属製リード端子31 によ
って接続支持し、単位回路基板1a2 ,1b2 ,・・
・,1n2 を、リードフレーム42 から延びる金属製リ
ード端子32によって接続支持し、これらの単位回路基
板1a1 ,1b1 ,・・・,1n1 ,1a2 ,1b2 ,
・・・,1n2 の上の回路パターンに、コンデンサ、抵
抗、トランジスタ、IC等の回路素子を実装してマイク
ロ波整合回路、マイクロ波増幅回路、マイクロ波発振回
路、マイクロ波変調回路等のマイクロ波回路を形成し、
単位回路基板1a1 ,1b1 ,・・・,1n1 ,1
a2 ,1b2 ,・・・,1n 2 の裏面に、金属製の放熱
板2a1 ,2a2 ,2b1 ,2b2 ,・・・,2n1,
2n2 を接着する。
【0036】回路素子の実装、あるいは、リードフレー
ム41 ,42 を除去した上での特性測定等の工程が終了
した後、一体化されていた単位回路基板1a1 ,1
b1 ,・・・,1n1 ,1a2 ,1b2 ,・・・,1n
2 を分割して単体としての単位回路基板を形成する。こ
の実施例によると、第1実施例と同様の効果を得ること
ができるほか、第1実施例の場合よりも短時間で大量の
単位回路基板を処理することができる。
ム41 ,42 を除去した上での特性測定等の工程が終了
した後、一体化されていた単位回路基板1a1 ,1
b1 ,・・・,1n1 ,1a2 ,1b2 ,・・・,1n
2 を分割して単体としての単位回路基板を形成する。こ
の実施例によると、第1実施例と同様の効果を得ること
ができるほか、第1実施例の場合よりも短時間で大量の
単位回路基板を処理することができる。
【0037】図3は、第2実施例の半導体装置の製造方
法によって製造された半導体回路装置の構成説明図であ
り、(A)は表面を示し、(B)は裏面を示している。
この図において、1a1 は単位回路基板、2a1 は放熱
板、31 は金属製リード端子、5は金属製キャップであ
る。
法によって製造された半導体回路装置の構成説明図であ
り、(A)は表面を示し、(B)は裏面を示している。
この図において、1a1 は単位回路基板、2a1 は放熱
板、31 は金属製リード端子、5は金属製キャップであ
る。
【0038】単位回路基板1a1 のマイクロ波回路を電
磁シールドするために金属製キャップ5を回路パターン
の周辺に形成された周辺部パターンに接着し、この金属
製キャップ5を必要に応じて、スルーホールを介して単
位回路基板1a1 の裏面の金属製リード端子31 の一部
であるアース部と放熱板2a1 取り付け部に接続してい
る。この金属製キャップ5によって、外部の電磁波が回
路に影響するのを防ぎ、回路から発生する電磁波が外部
に放射されるのを防ぐことができる。
磁シールドするために金属製キャップ5を回路パターン
の周辺に形成された周辺部パターンに接着し、この金属
製キャップ5を必要に応じて、スルーホールを介して単
位回路基板1a1 の裏面の金属製リード端子31 の一部
であるアース部と放熱板2a1 取り付け部に接続してい
る。この金属製キャップ5によって、外部の電磁波が回
路に影響するのを防ぎ、回路から発生する電磁波が外部
に放射されるのを防ぐことができる。
【0039】(第3実施例)この実施例は、前記の第1
実施例と第2実施例の回路基板の製造方法によって製造
された回路の特性を検査する回路検査装置である。その
構成は、検査対象となる回路の表面を覆うシールド部材
を備え、このシールド部材を検査対象となる回路の表面
に被せた状態で、回路の検査を実施することができる。
実施例と第2実施例の回路基板の製造方法によって製造
された回路の特性を検査する回路検査装置である。その
構成は、検査対象となる回路の表面を覆うシールド部材
を備え、このシールド部材を検査対象となる回路の表面
に被せた状態で、回路の検査を実施することができる。
【0040】単位回路基板アレイ、単位回路基板群のよ
うに複数の回路基板が近接して配置されている状態での
検査は、複数の回路基板の一括検査等が可能であり、か
つ能率的であるが、前記のように、各回路基板のそれぞ
れが近接しているため、各回路基板を動作させた状態で
検査する場合は、周囲の電磁波等からの影響を避ける手
段を講じることが必要である。
うに複数の回路基板が近接して配置されている状態での
検査は、複数の回路基板の一括検査等が可能であり、か
つ能率的であるが、前記のように、各回路基板のそれぞ
れが近接しているため、各回路基板を動作させた状態で
検査する場合は、周囲の電磁波等からの影響を避ける手
段を講じることが必要である。
【0041】また、マイクロ波帯域で用いられる半導体
回路装置においては、内部の回路を電磁シールドするた
めの金属製キャップを設けた後に特性を測定しないと、
実際の特性を知ることができず、また、金属製キャップ
の規格、寸法精度等によって特性が変動する場合があ
る。
回路装置においては、内部の回路を電磁シールドするた
めの金属製キャップを設けた後に特性を測定しないと、
実際の特性を知ることができず、また、金属製キャップ
の規格、寸法精度等によって特性が変動する場合があ
る。
【0042】この実施例の回路検査装置によると、金属
製キャップによって回路を覆った後に各回路の特性を検
査することができ、また、最終的に用いる金属製キャッ
プと同じ寸法形状を有するダミーの金属製キャップ、あ
るいは、複数の金属製キャップを有するダミーの金属製
キャップ群を装着した状態で特性の測定を行い、目的と
する特性をもつようにトランジスタ、コンデンサ等の回
路素子の付替や、抵抗被膜のトリミング等回路の変更を
行った後に、最終的に用いる個々の金属製キャップを固
着するようにすると、容易に製造歩留りを向上すること
ができる。
製キャップによって回路を覆った後に各回路の特性を検
査することができ、また、最終的に用いる金属製キャッ
プと同じ寸法形状を有するダミーの金属製キャップ、あ
るいは、複数の金属製キャップを有するダミーの金属製
キャップ群を装着した状態で特性の測定を行い、目的と
する特性をもつようにトランジスタ、コンデンサ等の回
路素子の付替や、抵抗被膜のトリミング等回路の変更を
行った後に、最終的に用いる個々の金属製キャップを固
着するようにすると、容易に製造歩留りを向上すること
ができる。
【0043】
【発明の効果】以上説明したように、本発明によると、
複数の単位回路基板を一体化することにより、チップ型
回路素子の実装精度を向上し、その結果、高速搭載機の
適用による大量処理およびコスト低減を実現することが
でき、併せて半導体回路装置の特性の安定化を図ること
ができ、また、パッケージの信頼性を向上し、半導体回
路装置の回路基板上への表面実装精度を向上することが
でき、半導体回路装置の実装技術分野において寄与する
ことろが大きい。
複数の単位回路基板を一体化することにより、チップ型
回路素子の実装精度を向上し、その結果、高速搭載機の
適用による大量処理およびコスト低減を実現することが
でき、併せて半導体回路装置の特性の安定化を図ること
ができ、また、パッケージの信頼性を向上し、半導体回
路装置の回路基板上への表面実装精度を向上することが
でき、半導体回路装置の実装技術分野において寄与する
ことろが大きい。
【図1】第1実施例の半導体パッケージの製造工程説明
図であり、(A)は表面を示し、(B)は裏面を示して
いる。
図であり、(A)は表面を示し、(B)は裏面を示して
いる。
【図2】第2実施例の半導体パッケージの製造工程説明
図であり、(A)は表面を示し、(B)は裏面を示して
いる。
図であり、(A)は表面を示し、(B)は裏面を示して
いる。
【図3】第2実施列の半導体装置の製造方法によって製
造された半導体回路装置の構成説明図であり、(A)は
表面を示し、(B)は裏面を示している。
造された半導体回路装置の構成説明図であり、(A)は
表面を示し、(B)は裏面を示している。
【図4】従来の半導体パッケージの製造方法の説明図で
あり、(A)は表面を示し、(B)は裏面を示してい
る。
あり、(A)は表面を示し、(B)は裏面を示してい
る。
【図5】従来の半導体パッケージの製造方法の問題点の
説明図である。
説明図である。
1a,1a1 ,1a2 ,1b,1b1 ,1b2 ,・・
・,1n,1n1 ,1n 2 単位回路基板 2a,2b,・・・,2n 放熱板 3 金属製リード端子 4 リードフレーム 5 金属製キャップ
・,1n,1n1 ,1n 2 単位回路基板 2a,2b,・・・,2n 放熱板 3 金属製リード端子 4 リードフレーム 5 金属製キャップ
Claims (6)
- 【請求項1】複数の単位回路基板が連続して接続された
状態の単位回路基板アレイに対し、フレーム部材に支持されているリードと放熱板とを該単
位回路基板の各々に対応して 接続した後、 該単位回路基板アレイを個々の単位回路基板に分割する
ことを特徴とする回路基板の製造方法。 - 【請求項2】前記単位回路基板はリードが接続される辺
が一辺だけであり、前記リードが接続される辺がその両
側に配置されるように当該単位回路基板同士を180度
回転して連結することで単位回路基板群を形成してな
り、該単位回路基板群の対向するリード接続辺のそれぞ
れにリードを接続した後に、個々の単位回路基板に分割
することを特徴とする請求項1記載の回路基板の製造方
法。 - 【請求項3】単位回路基板の回路パターンを利用して回
路素子を接続する回路組み立て、あるいは、その特性を
検査するための処理が該単位回路基板アレイあるいは単
位回路基板群の状態で行われることを特徴とする請求項
1或いは2記載の回路基板の製造方法。 - 【請求項4】単位回路基板の特性を検査するための処理
は、シールド部材によって該単位回路基板アレイあるい
は単位回路基板群の状態になっている各単位回路基板表
面の回路パターンおよび回路素子の表面を覆って実施さ
れることを特徴とする請求項3記載の回路基板の製造方
法。 - 【請求項5】単位回路基板表面を覆うキャップ部材が該
単位回路基板アレイあるいは単位回路基板群の状態で該
単位回路基板上に設けられていることを特徴とする請求
項1乃至請求項4の何れか1記載の回路基板の製造方
法。 - 【請求項6】検査対象である請求項1記載の単位回路基
板の表面を覆うシールド部材が形成され、 該シールド部材を検査対象となる回路の表面にかぶせた
状態で該回路の検査を実施することを特徴とする回路検
査装置。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05857495A JP3368451B2 (ja) | 1995-03-17 | 1995-03-17 | 回路基板の製造方法と回路検査装置 |
US08/545,256 US5671531A (en) | 1995-03-17 | 1995-10-19 | Fabrication process for circuit substrate having interconnection leads |
TW084111097A TW370764B (en) | 1995-03-17 | 1995-10-20 | Method for producing an apparatus that includes a print circuit board |
DE19549536A DE19549536C2 (de) | 1995-03-17 | 1995-11-06 | Testverfahren und Testanordnung für ein Schaltungssubstrat mit Verbindungsleitungen |
DE19541334A DE19541334C2 (de) | 1995-03-17 | 1995-11-06 | Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung |
KR1019950040919A KR100227206B1 (ko) | 1995-03-17 | 1995-11-13 | 회로기판의제조방법및회로검사장치 |
CN95119746A CN1053315C (zh) | 1995-03-17 | 1995-11-21 | 带有互连引线的电路基片的制造方法 |
FR9513850A FR2731869B1 (fr) | 1995-03-17 | 1995-11-22 | Carte de circuit et procede de fabrication de cette carte de circuit |
US08/874,668 US5940964A (en) | 1995-03-17 | 1997-06-13 | Fabrication process for circuit substrate having interconnection leads |
CN98122332A CN1112088C (zh) | 1995-03-17 | 1998-11-17 | 制造包括一个印制电路板的某种设备的制造方法 |
FR9906621A FR2786276B1 (fr) | 1995-03-17 | 1999-05-26 | Poste et procede de controle d'une carte de circuit imprime |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05857495A JP3368451B2 (ja) | 1995-03-17 | 1995-03-17 | 回路基板の製造方法と回路検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08255861A JPH08255861A (ja) | 1996-10-01 |
JP3368451B2 true JP3368451B2 (ja) | 2003-01-20 |
Family
ID=13088221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05857495A Expired - Fee Related JP3368451B2 (ja) | 1995-03-17 | 1995-03-17 | 回路基板の製造方法と回路検査装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US5671531A (ja) |
JP (1) | JP3368451B2 (ja) |
KR (1) | KR100227206B1 (ja) |
CN (2) | CN1053315C (ja) |
DE (1) | DE19541334C2 (ja) |
FR (2) | FR2731869B1 (ja) |
TW (1) | TW370764B (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920984A (en) * | 1993-12-10 | 1999-07-13 | Ericsson Ge Mobile Communications Inc. | Method for the suppression of electromagnetic interference in an electronic system |
KR0178255B1 (ko) * | 1995-11-17 | 1999-03-20 | 황인길 | Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법 |
JP2937188B2 (ja) * | 1997-05-12 | 1999-08-23 | 松下電器産業株式会社 | 電子ユニットの製造装置と製造方法 |
US6002263A (en) * | 1997-06-06 | 1999-12-14 | Cascade Microtech, Inc. | Probe station having inner and outer shielding |
TW421980B (en) * | 1997-12-22 | 2001-02-11 | Citizen Watch Co Ltd | Electronic component device, its manufacturing process, and collective circuits |
US6223091B1 (en) * | 1998-05-29 | 2001-04-24 | Siemens Energy & Automation, Inc. | Alarm event generator apparatus, means and system |
US6314328B1 (en) * | 1998-05-29 | 2001-11-06 | Siemens Energy & Automation, Inc. | Method for an alarm event generator |
JP3617368B2 (ja) * | 1999-04-02 | 2005-02-02 | 株式会社村田製作所 | マザー基板および子基板ならびにその製造方法 |
NL1012420C2 (nl) * | 1999-06-23 | 2000-12-28 | Johannes Nicolaas Peperkamp | Werkwijze voor het doormeten van elektronische componenten, in het bijzonder ge´ntegreerde schakelingen, en daarvoor bestemde inrichting. |
US7004644B1 (en) * | 1999-06-29 | 2006-02-28 | Finisar Corporation | Hermetic chip-scale package for photonic devices |
US6445202B1 (en) | 1999-06-30 | 2002-09-03 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
JP2001124961A (ja) * | 1999-10-29 | 2001-05-11 | Kyocera Corp | 光部品実装用基板及びその製造方法 |
US6368147B1 (en) * | 2000-03-02 | 2002-04-09 | Microhelix, Inc. | Zero insertion force percutaneous connector and flexible brain probe assembly |
US6719582B1 (en) | 2000-03-02 | 2004-04-13 | Micro Helix, Inc. | Method of making a flexible electrode bio-probe assembly |
JP4511002B2 (ja) * | 2000-08-23 | 2010-07-28 | 京セラ株式会社 | 半導体素子収納用パッケージの製造方法 |
US6914423B2 (en) | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
US6965226B2 (en) | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
JP2004047759A (ja) * | 2002-07-12 | 2004-02-12 | Alps Electric Co Ltd | 電子ユニットの集合基板 |
US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US7250626B2 (en) | 2003-10-22 | 2007-07-31 | Cascade Microtech, Inc. | Probe testing structure |
JP4194918B2 (ja) * | 2003-10-31 | 2008-12-10 | シャープ株式会社 | 受光装置の製造方法 |
US7187188B2 (en) | 2003-12-24 | 2007-03-06 | Cascade Microtech, Inc. | Chuck with integrated wafer support |
CN100441067C (zh) * | 2003-12-24 | 2008-12-03 | 上海贝岭股份有限公司 | 一种抑制电磁干扰的地线布图方法 |
US20050159925A1 (en) * | 2004-01-15 | 2005-07-21 | Elias Gedamu | Cache testing for a processor design |
US20050172178A1 (en) * | 2004-01-15 | 2005-08-04 | Elias Gedamu | Cache-testable processor identification |
US20050172182A1 (en) * | 2004-01-15 | 2005-08-04 | Elias Gedamu | Optimal operational voltage identification for a processor design |
US20080112151A1 (en) * | 2004-03-04 | 2008-05-15 | Skyworks Solutions, Inc. | Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components |
US8399972B2 (en) * | 2004-03-04 | 2013-03-19 | Skyworks Solutions, Inc. | Overmolded semiconductor package with a wirebond cage for EMI shielding |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
JP4969113B2 (ja) * | 2006-02-22 | 2012-07-04 | オンセミコンダクター・トレーディング・リミテッド | 回路装置の製造方法 |
US7498646B2 (en) * | 2006-07-19 | 2009-03-03 | Advanced Chip Engineering Technology Inc. | Structure of image sensor module and a method for manufacturing of wafer level package |
US7954215B2 (en) * | 2007-03-19 | 2011-06-07 | Epson Toyocom Corporation | Method for manufacturing acceleration sensing unit |
JP5157357B2 (ja) * | 2007-10-10 | 2013-03-06 | 日亜化学工業株式会社 | 発光装置用パッケージの集合構造体およびその製造方法、ならびに発光装置の製造方法 |
US8319503B2 (en) | 2008-11-24 | 2012-11-27 | Cascade Microtech, Inc. | Test apparatus for measuring a characteristic of a device under test |
CN102036477B (zh) * | 2009-09-24 | 2012-08-29 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板组合 |
EP2432303B1 (en) * | 2010-01-29 | 2013-04-24 | Huawei Technologies Co., Ltd. | Electromagnetic shielding method and device |
AT511757B1 (de) * | 2011-08-12 | 2013-06-15 | Eaton Gmbh | Verfahren zur herstellung eines elektrischen kontaktträgers |
US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
US8948712B2 (en) | 2012-05-31 | 2015-02-03 | Skyworks Solutions, Inc. | Via density and placement in radio frequency shielding applications |
US9041472B2 (en) | 2012-06-14 | 2015-05-26 | Skyworks Solutions, Inc. | Power amplifier modules including related systems, devices, and methods |
WO2014011808A1 (en) | 2012-07-13 | 2014-01-16 | Skyworks Solutions, Inc. | Racetrack design in radio frequency shielding applications |
US20140218851A1 (en) * | 2013-02-01 | 2014-08-07 | Microsoft Corporation | Shield Can |
JP6193622B2 (ja) * | 2013-05-28 | 2017-09-06 | 日本特殊陶業株式会社 | 配線基板ユニットおよびリード付き配線基板の製造方法 |
CN105163517B (zh) * | 2015-08-06 | 2018-01-05 | 常州嘉诚数码科技有限公司 | 柔性线路板与导线焊接工艺 |
CN111587538B (zh) * | 2018-01-11 | 2022-03-11 | 株式会社村田制作所 | 开关模块 |
US11588268B1 (en) | 2018-11-28 | 2023-02-21 | Titan3 Technology LLC | Extendable electrical outlet enclosure |
US11159005B1 (en) * | 2018-11-28 | 2021-10-26 | Jeffrey P. Baldwin | Electrical box assembly with an adjustable voltage divider |
US20230010770A1 (en) * | 2021-07-09 | 2023-01-12 | Cree, Inc. | High Performance Semiconductor Device |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3780431A (en) * | 1972-09-25 | 1973-12-25 | Bowmar Ali Inc | Process for producing computer circuits utilizing printed circuit boards |
GB2034527B (en) * | 1978-10-11 | 1983-03-02 | Matsushita Electric Ind Co Ltd | Method of manufacturing flexible printed circuit sheets |
CA1138122A (en) * | 1978-10-13 | 1982-12-21 | Yoshifumi Okada | Flexible printed circuit wiring board |
US4343084A (en) * | 1980-02-08 | 1982-08-10 | Rca Corporation | Method for making printed circuit boards with connector terminals |
US4426773A (en) * | 1981-05-15 | 1984-01-24 | General Electric Ceramics, Inc. | Array of electronic packaging substrates |
JPS57190339A (en) * | 1981-05-19 | 1982-11-22 | Pioneer Electronic Corp | Manufacture of printed circuit board unit |
US4641112A (en) * | 1985-03-12 | 1987-02-03 | Toko, Inc. | Delay line device and method of making same |
JPH0636393B2 (ja) * | 1987-04-15 | 1994-05-11 | 松下電器産業株式会社 | 電子部品の製造方法 |
JPH01165196A (ja) * | 1987-12-22 | 1989-06-29 | Nec Corp | プリント板実装方法 |
US4980219A (en) * | 1988-04-06 | 1990-12-25 | Casio Computer Co., Ltd. | Carrier tape for bonding IC devices and method of using the same |
FI113937B (fi) * | 1989-02-21 | 2004-06-30 | Tatsuta Electric Wire & Gable | Painettu piirilevy ja menetelmä sen valmistamiseksi |
JPH031470A (ja) * | 1989-05-30 | 1991-01-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
DE3925814A1 (de) * | 1989-08-04 | 1991-02-07 | Broadcast Television Syst | Verfahren zum verloeten von elektrischen bauelementen mit einer leiterplatte |
US5031073A (en) * | 1990-05-02 | 1991-07-09 | Hewlett-Packard Company | Fault-isolating apparatus and method for connecting circuitry |
US5424633A (en) * | 1991-01-22 | 1995-06-13 | Advanced Test Technologies Inc. | Contactless test method and system for testing printed circuit boards |
CA2049616C (en) * | 1991-01-22 | 2000-04-04 | Jacob Soiferman | Contactless test method and system for testing printed circuit boards |
JPH04359463A (ja) * | 1991-06-05 | 1992-12-11 | Oki Electric Ind Co Ltd | モールドパッケージ形ハイブリッドicの製造方法 |
US5512710A (en) * | 1992-08-21 | 1996-04-30 | Cts Corporation | Multilayer package with second layer via test connections |
JP2541465B2 (ja) * | 1993-07-31 | 1996-10-09 | 日本電気株式会社 | 混成集積回路装置 |
US5399969A (en) * | 1993-08-05 | 1995-03-21 | General Electric Company | Analyzer of gradient power usage for oblique MRI imaging |
KR960009111B1 (en) * | 1993-09-23 | 1996-07-10 | Lg Electronic Components Co | Hybrid ic structure |
US5517110A (en) * | 1995-04-06 | 1996-05-14 | Yentec Inc. | Contactless test method and system for testing printed circuit boards |
-
1995
- 1995-03-17 JP JP05857495A patent/JP3368451B2/ja not_active Expired - Fee Related
- 1995-10-19 US US08/545,256 patent/US5671531A/en not_active Expired - Lifetime
- 1995-10-20 TW TW084111097A patent/TW370764B/zh not_active IP Right Cessation
- 1995-11-06 DE DE19541334A patent/DE19541334C2/de not_active Expired - Fee Related
- 1995-11-13 KR KR1019950040919A patent/KR100227206B1/ko not_active IP Right Cessation
- 1995-11-21 CN CN95119746A patent/CN1053315C/zh not_active Expired - Fee Related
- 1995-11-22 FR FR9513850A patent/FR2731869B1/fr not_active Expired - Fee Related
-
1997
- 1997-06-13 US US08/874,668 patent/US5940964A/en not_active Expired - Fee Related
-
1998
- 1998-11-17 CN CN98122332A patent/CN1112088C/zh not_active Expired - Fee Related
-
1999
- 1999-05-26 FR FR9906621A patent/FR2786276B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2786276A1 (fr) | 2000-05-26 |
FR2786276B1 (fr) | 2001-11-30 |
KR100227206B1 (ko) | 1999-10-15 |
US5671531A (en) | 1997-09-30 |
FR2731869A1 (fr) | 1996-09-20 |
CN1053315C (zh) | 2000-06-07 |
TW370764B (en) | 1999-09-21 |
DE19541334A1 (de) | 1996-09-19 |
CN1112088C (zh) | 2003-06-18 |
FR2731869B1 (fr) | 1999-08-27 |
DE19541334C2 (de) | 2003-05-22 |
CN1131897A (zh) | 1996-09-25 |
CN1221313A (zh) | 1999-06-30 |
JPH08255861A (ja) | 1996-10-01 |
US5940964A (en) | 1999-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3368451B2 (ja) | 回路基板の製造方法と回路検査装置 | |
JP3588801B2 (ja) | 半導体装置の製造方法 | |
US7125744B2 (en) | High-frequency module and method for manufacturing the same | |
US6940022B1 (en) | Protective coating for an electronic device | |
US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
CN109937614B (zh) | 芯片连线方法及结构 | |
KR100473816B1 (ko) | 반도체장치 및 그 제조방법과 전자기기 | |
JP2001118947A (ja) | 半導体装置用パッケージの製造方法及び半導体装置 | |
US8400774B2 (en) | Packaging techniques and configurations | |
US5371029A (en) | Process for making a leadless chip resistor capacitor carrier using thick and thin film printing | |
GB2026234A (en) | Circuit element package having lead patterns | |
JP3797771B2 (ja) | 赤外線リモートコントロール受光ユニット及びその製造方法 | |
JP2002033419A (ja) | 高周波モジュールおよび高周波モジュールの製造方法 | |
US5665649A (en) | Process for forming a semiconductor device base array and mounting semiconductor devices thereon | |
US10818518B2 (en) | Method for manufacturing module component | |
CN220829959U (zh) | 一种射频模组和射频器件 | |
JPH0766570A (ja) | 電子回路パッケージ及びその製造方法 | |
JPH11154758A (ja) | 赤外線リモートコントロール受光ユニットの製造方法 | |
JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
EP0526147A2 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
JP2600898B2 (ja) | 薄型パッケージ装置 | |
US20020030272A1 (en) | Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus | |
JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
JPH02226752A (ja) | 電子部品の製造方法 | |
CN116230649A (zh) | 电子封装模块及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |