KR100227206B1 - 회로기판의제조방법및회로검사장치 - Google Patents

회로기판의제조방법및회로검사장치 Download PDF

Info

Publication number
KR100227206B1
KR100227206B1 KR1019950040919A KR19950040919A KR100227206B1 KR 100227206 B1 KR100227206 B1 KR 100227206B1 KR 1019950040919 A KR1019950040919 A KR 1019950040919A KR 19950040919 A KR19950040919 A KR 19950040919A KR 100227206 B1 KR100227206 B1 KR 100227206B1
Authority
KR
South Korea
Prior art keywords
circuit board
unit circuit
circuit
unit
array
Prior art date
Application number
KR1019950040919A
Other languages
English (en)
Inventor
히로시 무기야
Original Assignee
아끼구사 나오유끼
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Application granted granted Critical
Publication of KR100227206B1 publication Critical patent/KR100227206B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49799—Providing transitory integral holding or handling portion

Abstract

본 발명은 회로기판의 제조방법과 회로검사장치에 관한 것으로 복수의 단위회로기판의 상호 위치 엇갈림을 방지하고, 작업능률을 향상하고 수율을 향상할 수 있는 것이다.
본 발명은 동일한 회로패턴을 단위회로기판(1a, 1b, ····, 1n)을 복수개 상호 연속한 회로기판어레이를 형성하고 이 복수개 상호 연속되어 있는 단위회로기판어레이를 구성하는 단위회로기판상에 형성된 회로패턴의 각각에 회로를 조립 또는 그 특성을 확인하기 위한 처리를 실시하고, 그 후에 이 복수개 상호 연속된 단위 회로기판의 각각을 분리한다. 각각의 단위회로기판의 이면에 리드프레임(4)으로부터 뻗어있는 외출용 리드(3), 방열판(2a, 2b, ····, 2n)을 설비할 수 있고, 이들을 동일한 금속판으로 성형할 수 있다. 단위회로기판상의 회로를 더 미금속제 캡으로 덮어서 특성의 측정을 행하고, 특성을 조정한 후에 영구적으로 금속제 캡을 설비하여 전자 쉴드할 수 있는 것이다.

Description

회로기판의 제조방법 및 회로검사장치
제1도는 제1실시예의 반도체 패키지의 제조공정설명도로서, (a)는 표면을 나타낸 도면이고, (b)는 이면을 나타낸 도면.
제2도는 제2실시예의 반도체 패키지의 제조공정설명도로서, (a)는 표면을 나타낸 도면이고, (b)는 이면을 나타낸 도면.
제3도는 제2실시예의 반도체 장치의 제조방법에 의해서 제조된 반도체회로장치의 구성설명도로서, (a)는 표면을 나타내고, (b)는 이면을 나타낸 도면.
제4도는 종래의 반도체패키지의 제조방법의 설명도로서 (a)는 표면을 나타낸 도면이고, (b)는 이면을 나타낸 도면.
본 발명은 콘덴서, 저항, 트랜지스터, IC등의 회로소자를 회로패턴에 실장한 회로기판에 관한 것으로, 특히, 마이크로파 반도체회로장치를 형성하는 회로기판의 제조방법에 관한 것이다.
마이크로파대역에서 사용되는 반도체회로장치는 대다수 경우에 동일한 회로패턴을 갖는 프린트회로기판 또는 세라믹회로기판에 콘덴서, 저항, 트랜지스터, IC등의 칩형의 회로소자를 실장하여 하이브리드(hybrid)방식으로 구성된다.
이 칩형의 회로소자를 실장할때 일반적으로는 납땜법에 의해서 실시하고, 탑재공정으로서는
① 단위회로기판상의 회로패턴에 칩형의 회로소자를 실장하기 의한 패턴랜드부에 크림상의 땜납을 인쇄도포하거나 또는 디스펜서(dispenser)에 의해서 땜납도포를 행한다.
② 칩형의 회로소자를 고속소자 탑재기(칩 마운터(Chip mounter))등을 사용하여 회로패턴상의 납땜층 위에 접착탑재한다.
③ 땜납리플로우로(furnace)중에서 회로소자를 접착 탑재한 단위회로기판 상의 땜납을 용융하여 칩형 회로소자를 고착한다.
상기 ①∼③의 칩형 회로소자의 접착 탑재를 행하는데는 아이템마다의 단위회로기판으로서 처리하는 것보다 복수개의 단위회로기판을 일괄하여 일체화 처리하는 것이 바람직하다.
또, 일반적으로 회로패턴을 외부에 접속하기 위한 외출용 단자로서 단위회로기판의 이면에 복수개의 금속제 리드를 부착하고 또 회로소자로부터 발생하는 열을 외부로 방출시키기 위해서 단위회로기판의 이면에 금속등의 열전도성 방열판을 설비함이 알려져 있다.
또, 외부의 전자파가 회로에 영향을 미치는 것을 방지하기 위해서 또는 회로로부터 발생하는 전자파가 외부로 방사되는 것을 방지하기 위해 회로를 전자 쉴드(Shield)용의 금속제 캡으로 덮고 접지 전위로 유지함도 알려져 있다.
제4도는 종래의 반도체 패키지의 제조방법 설명도이고 (A)는 표면을 나타내고 (B)는 이면을 나타내고 있다.
이 도면에 있어서 11a, 11b,····, 11n은 단위 회로기판이고, 12a, 12b,····, 12n은 방열판이고, 13은 금속제 리드단자이고, 14는 리드 프레임이다.
종래의 반도체 패키지등의 회로기판의 제조방법의 전형적인 방법에 있어서는 동일한 회로패턴을 갖는 프린트회로기판 또는 세라믹 회로기판등의 단위회로기판(11a, 11b, 11n)을 리드프레임(14)으로부터 뻗어있는 금속제리드단자(13)에 의해서 접속유지되고, 이 도면에는 도시하지 않았으나 이들 단위회로기판(11a, 11b,····, 11n) 상의 회로패턴에 콘덴서, 저항, 트랜지스터, IC등의 회로소자를 실장하여 마이크로파 정합되로, 마이크로파 중폭회로, 마이크로파 발진회로, 마이크로파 변조회로등의 마이크로파 회로를 형성하고, 단위회로기판(11a, 11b,···, 11n)의 이면에 금속제의 방열판(12a, 12b,···, 12n)을 접착한다.
또 동일하게 이 도면에는 도시하지 않았으나 단위 회로기판(11a, 11b,···, 11n)의 마이크로파 회로를 전자실드의 목적으로 금속제 캡으로 덮는 구조를 채용한다.
상기한 종래의 반도체 패키지등의 회로기판의 제조 방법에 의하면 제4도에 나타낸 바와 같이 리드프레임(14)으로부터 뻗어있는 금속제리드단자(13)에 의해서 동일회로패턴이 형성된 단위회로기판(11a, 11b,····, 11n)이 연속적으로 접속지지되어 있다.
그리고 이들 각각의 단위회로기판(11a, 11b,···, 11n)상에 칩형회로소자를 실장하는 데는 땜납 인쇄 또는 디스펜서를 이용하여 땜납을 도포하고, 소정위치에 칩형회로소자를 접착하고, 이어서 땜납 리플로우로에 의해서 땜납층을 용융하고, 재차 고체화하여 칩형회로소자를 고착한다.
제5도는 종래의 반도체 패키지의 제조방법의 문제점의 설명도이다. 이 도면에 있어서, 11a, 11b,···, 11n은 단위회로기판, 13은 금속제리드단자, 14는 리드프레임이다.
종래의 반도체 패키지의 제조방법에 있어서는 일견, 단위회로기판(11a, 11b,····, 11n)이 리드프레임(14)으로부터 뻗어있는 금속제리드 단자(13)에 정연하게 배열되어 있는 것으로 보여지나 땜납인쇄, 디스펜서에 의한 땜납도포, 고속소자 탑재기(칩마운터)등에 의한 콘덴서, 저항, 트랜지스터, IC등의 칩형의 회로소자의 실장에 요구되는 정밀도측면에시 보면, 각각의 단위회로기판(11a, 11b,····, 11n)이 X, Y, θ방향으로 큰 위치엇갈림이 발생하고 있다.
때문에 연속적으로 자동적인 땜납인쇄, 칩형회로소자의 실장등의 작업을 행하는데 각각의 단위회로기판(11a, 11b,····, 11n)상에서 패턴인식을 행하고, 위치엇갈림을 수정하면서 행해야만 하므로 작업능률을 높일 수 없다는 문제작 있었다.
본 발명은 복수의 단위회로기판의 상호 위치엇갈림을 방지하고, 작업능률을 향상할 수 있는 회로기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 의한 회로기판의 제조방법에 있어서는 복수의 단위회로기판이 연속하여 접속된 상태의 단위회로기판 어레이의 적어도 한변에 대해 상기 단위회로기판의 각각에 대응하는 리드를 접속한 후에 상기 단위회로기판 어레이를 각각의 단위회로기판으로 분할하는 공정을 채용했다.
이 경우에 리드는 각 단위회로기판의 각각에 대응하여 프레임부재에 지지되어 있고, 또, 상기 프레임에 지지된 상태에서 상기 리드가 단위회로기판에 접속하는 공정으로 할 수 있다.
또, 이 경우에 상기 프레임부재에는 방열판이 더 접속되고 상기 리드의 접속과 동시에 방열판을 상기 단위회로기판에 접속하는 공정으로 할 수 있다.
또 이들의 경우에 리드가 접속되는 변이 한변만인 상기 단위회로기판어레이를 상호 또 그 리드접속변을 180도 회전시켜 접속한 상태의 단위회로기판군을 형성하고, 상기 단위회로기판군의 대향하는 리드 접속변의 각각에 리드를 접속한 후에 각각의 단위회로기판으로 분할하는 공정으로 할 수 있다.
또, 이들의 경우에 단위회로기판의 회로 패턴을 이용하여 회로소자를 접속하는 회로조립 또는 그 특성을 검사하기 위한 처리가 상기 단위회로기판어레이 또는 단위회로기판군의 상태에서 행하는 공정으로 할 수 있다.
또, 이 경우에 단위회로기판의 특성을 검사하기 위한 처리는 쉴드부재에 의해서 상기 단위회로기판어레이 또는 단위회로기판군의 상태로 되어 있는 각 단위회로기판 표면의 회로패턴 및 회로소자의 표면을 덮어 실장하는 공정으로 할 수 있다.
또 이들의 경우에는 단위회로기판표면을 덮는 캡부재가 상기 단위회로기판 어레이 또는 단위회로기판군의 상태에서 상기 단위기판 상에 설비하는 공정으로 할 수 있다.
또, 본 발명에 의한 회로검사장치에 있어서는 검사대상이 되는 회로의 표면을 덮는 실드부재를 구비하고 상기 쉴드부재를 검사대상으로 하는 회로의 표면에 덮어 씌운 상태에서 상기 회로의 검사를 실시하는 구성을 채용했다.
본 발명의 반도체 패키지등의 회로기판의 제조방법과 같이 동일한 회로패턴을 갖는 프린트 회로기판 또는 세라믹회로기판으로되는 단위회로기판을 복수개 상호 연속한 단위회로기판어레이를 형성하고 상기 복수개 상호 연속 또는 단위회로기판어레이를 구성하는 단위회로기판상에 형성된 회로패턴의 각각에 회로를 조립 또는 그 특성을 확인하기 위한 처리(특성 측정)를 실시하고, 그 후에 상기 복수개 상호 연속하고 있는 단위회로기판의 각각을 분리하면 단위회로기판의 상대적인 위치엇갈림을 완전히 방지할 수 있고 작업성을 향상시킬 수 있다.
또, 이 경우에 동일한 회로패턴을 갖는 프린트회로기판 또는 세라믹회로기판으로 된 단위회로기판의 이면에 방열판 및 외출용 리드를 고착하고, 방열판 및 외출용리드를 동일한 판으로 성형하면, 방열판과 외출용 리드의 외면을 일치시킬 수 있고, 반도체 회로장치를 방열겸 배선기판에 실장할 경우 전기적 접속과 열전도를 동시에 최적화할 수 있다.
또 이들 경우에 동일한 회로패턴을 갖는 프린트회로기판 또는 세라믹회로기판으로 된 단위회로기판을 복수개 상호 연속한 단위회로기판 어레이와 동일한 회로패턴을 갖는 프린트회로기판 또는 세라믹 회로기판으로 된 단위회로기판을 복수개 상호 연속한 단위회로기판어레이를 180도 회전시켜 맞대어서 상호 연속한 단위회로기판군을 형성하고 상기 복수개 상호 연속되어 있는 단위회로기판군 상에 형성된 회로패턴의 각각에 회로를 조립 또는 그 특성을 확인하기 위한 처리를 실시하고, 그 후에 상기 복수개 상호 연속되어있는 단위회로기판의 각각을 분리하면 더 작업능률을 향상할 수 있다.
또 이들의 경우에 회로패턴 상의 적어도 일부에 디스펜서등에 의해서 땜납층을 형성하고, 상기 땜납인쇄를 행한 부분에 콘덴서, 저항, 트랜지스터, IC등의 회로소자를 칩탑재기등에 의해서 접착하고, 열처리에 의해서 땜납을 리플로우하여 회로소자를 실장하면, 실장공정의 완전 자동화가 가능하게 된다.
또 이들 경우에 전자쉴드용의 금속제 캡을 회로패턴의 주변에 형성된 주변부 패턴에 접착하고, 필요에 따라서, 쓰루홀을 거쳐서 단위회로기판의 이면의 어스부와 방열판 부착부에 접속하면, 외부의 전자파가 피로에 영향을 미치는 것을 방지할 수 있고, 또는 회로에서 발생하는 전자파가 외부로 방사되는 것을 방지할 수 있다.
(실시예)
이하 본 발명의 실시예를 설명하겠다.
(제1실시예)
제1도는 제1실시예의 반도체 패키지의 제조공정설명도이고 (A)는 그 표면을 나타내고, (B)는 이면을 나타내고 있다.
도면에 있어서, 1a, 1b,····, 1n은 단위회로기판, 2a, 2b,····, 2n은 방열판, 3은 금속제리드단자, 4는 리드프레임이다.
본 실시예의 반도체 패키지등의 회로기판의 제조방법에 있어서는 동일한 회로패턴을 갖는 프린트회로기판 또는 세라믹회로기판등의 단위회로기판(1a, 1b,····, 1n)을 복수개 상호 연속한 회로기판 어레이를 형성하고 단위회로기판(1a, 1b,····, 1n)을 리드프레임(4)으로부터 뻗어있는 금속제 리드단자(3)에 의해서 접속지지 하고, 이 도면에는 도시하지 않았으나 이들의 단위회로기판(1a, 1b,····, 1n)상의 회로패턴에, 콘덴서, 저항, 트랜지스터, IC등의 회로소자를 실장하여 마이크로파 정합회로, 마이크로파 중폭회로, 마이크로파 발진회로, 마이크로파 변조회로등의 마이크로파회로를 형성하고, 단위회로기판(1a, 1b,····, 1n)의 이면에 금속제의 방열판(2a, 2b,····, 2n)을 접착한다.
이 경우에 방열판(2a, 2b,····, 2n) 및 리드프레임(4), 금속제리드단자(3)의 재 질을 Fe-Ni-Co의 합금인 코발, 또는 Fe-Ni의 합금인 42합금, Cu합금, Fe합금등으로 구성하여 판두께를 0.1∼0.5mm 정도로 할 수 있다.
이와 같이 방열판(2a, 2b,····, 2n)과 금속제리드단자(3)를 동일한 금속판을 성형하여 형성하면, 채용하는 금속판의 두께가 고르지 못해도 그 두께가 기판내에서 균일하면, 방열판(2a, 2b,····, 2n)과 리드프레임(4), 금속제리드단자(3)의 표면을 일치시킬 수 있고, 단위 회로기판(1a, 1b,····, 1n)에 형성된 회로패턴에 회로소자등을 실장할 경우에 칩탑재기등의 자동기계를 유효하게 사용할 수 있다.
또, 유저에 있어서 완성된 반도체 회로장치를 방열겸 회로기판에 실장할 경우에, 방열판(2a, 2b,···, 2n)을 방열기판에 밀착시킬 수 있고, 동시에 금속제리드단자(3)를 회로기판에 밀착시킬 수 있기 때문에, 방열효율과 전기적 접속을 최적화할 수 있다.
또 단위회로기판(1a, 1b,····, 1n)을 프린트기판 또는 세라믹기판으로 할 수 있고, 이들의 단위회로기판(1a, 1b,····, 1n)에는 마이크로파 정합회로패턴, 회로패턴등이 형성되고, 두께를 0.2∼0.8mm 정도로 할 수 있다.
또, 회로소자의 실장, 리드프레임(4)을 제거한 후의 특성측정등의 공정이 완료한 후 일체화되어 있는 단위 회로기판(1a, 1b,····, 1n)을 분할하여 단체로서의 단위회로기판을 형성하기 위해서는 종래부터 알려진 바와 같이 미리 단위회로기판의 경계선상에 스내프라인(V홈)을 설비할 수 있고 또는 후공정에서 레이저광으로 컷트할 수 있고, 또는 절단칼을 갖는 금형을 사용하여 절단할 수도 있다.
그 후에 금속제리드단자(3)를 소정길이와 형상으로 절단하고 필요에 따라서 땜납층을 형성하거나 또는 내식성 피막을 형성하여 완성품으로 한다.
본 실시예에 의하면, 동일한 회로패턴을 형성한 복수의 단위회로기판을 일체화한 상태에서 땜납층의 회로소자의 실장, 특성의 측정등의 처리를 일괄하여 행하기 때문에, 각각의 회로패턴의 위치 엇갈림을 방지할 수 있고, 소정 위치로의 부품탑재를 정밀도 좋게 또 단시간에 행할 수 있다.
또, 이 도면에는 나타내지 않았으나 단위회로기판(1a, 1b, ‥‥, 1n)의 마이크로파회로를 전자쉴드하거나 또는 내부에서 전자파를 특정방향으로 유도하기 위해서 금속제 캡을 회로패턴 주변에 형성된 주변부패턴에 접착하고 필요에 따라서 쓰루홀을 거쳐서 단위회로기판을 이면어스부와 방열판 부착부에 접속함으로써 외부의 전자파가 회로에 영향을 주는 것을 방지할 수 있고, 회로로부터 발생하는 전자파가 외부로 방사되는 것을 방지할 수 있다(후술의 제3도에 관한 설명을 참조).
(제2실시예)
제2도는 제2실시예의 반도체패키지 제조공정 설명도이고 (A)는 표면을 나타내고, (B)는 이면을 나타내고 있다.
도면에 있어서, 1a1, 1a2, 1b1, 1b2,···, 1n1, 1n2는 단위회로기판이고, 2a1, 2a2, 2b1, 2b2,···, 2n1, 2n2는 방열판이고, 31, 32는 금속제리드단자이고, 41, 42는 리드프레임이다.
본 실시예의 반도체패키지등의 회로기판의 제조방법에 있어서는 동일한 회로패턴을 갖는 프린트 회로기판 또는 세라믹회로기판등의 단위회로기판(1a1, 1b1,···, 1n1)을 복수개 상호 연속한 단위회로기판어레이와 동일한 회로패턴을 갖는 프린트회로기판 또는 세라믹회로기판등의 단위회로기판(1a2, 1b2,···, 1n2)을 복수개 상호 연속한 단위회로기판어레이를 180도 회전시켜 맞대어서 상호 연속한 단위회로기판군을 형성하고 단위회로기판(1a1, 1b1,··, 1n1)을 리드프레임(41)으로부터 뻗어있는 금속제리드단자(31) 의해서 접속지지하고 단위회로기판(1a2, 1b2,···, 1n2)를 리드프레임(42)으로부터 뻗어 있는 금속제리드단자(32)에 의해서 접속지지하고, 이들의 단위화로기판(1a1, 1b1,···, 1n1, 1a2, 1b2,···, 1n2) 위의 회로패턴에 콘덴서, 저항, 트랜지스터, IC등의 회로소자를 실장하여 마이크로파 정합회로, 마이크로파 중폭회로, 마이크로파 발진회로, 마이크로파 변조회로등의 마이크로파 회로를 형성하고 단위회로기판(1a1, 1b1,···, 1n1, 1a2, 1b2,···, 1n2)의 이면에 금속제의 방열판(2a1, 2a2, 2b1, 2b2,···, 2n1, 2n2)을 접착한다.
회로소자의 실장 또는 리드프레임(41, 42)을 제거한 후의 특성측정등의 공정이 종료한 후에 일체화되어있는 단위회로기판(1a1, 1b1,···, 1n1, 1a2, 1b2,···, 1n2)을 분할하여 단체로서의 단위회로기판을 형성한다.
본 실시예에 의하면, 제1실시예와 동일한 효과를 얻을 수 있는 외에 제1실시예의 경우보다도 단시간으로 대량의 단위회로기판을 처리할 수 있다.
제3도는 제2실시예의 반도체장치의 제조방법에 의해서 제조된 반도체회로장치의 구성설명도이고 (A)는 표면을 나타내고, (B)는 이면을 나타내고 있다.
이 도면에 있어서 1a1은 단위회로기판이고, 2a1은 방열판이고, 31은 금속제리드단자이고, 5는 금속제 캡이다.
단외회로기판(1a1)의 마이크로파 회로를 전자실드하기 위해서 금속제 캡(5)을 회로패턴의 주변에 형성된 주변부 패턴에 접착하고, 이 금속제 캡(5)은 필요에 따라서, 쓰루홀을 거쳐서 단위회로기판(1a1)의 이면의 금속제리드단자(31)의 일부인 어스부와 방열판(2a1) 부착부에 접속되어 있다.
이 금속제 캡(1)에 의해서 외부의 전자파가 회로에 영향을 미치는 것을 방지할 수 있고 회로로부터 발생하는 전자파가 외부로 방사되는 것을 방지할 수 있다.
(제3실시예)
본 실시예는 상기한 제1실시예와 제2실시예의 회로기판의 제조방법에 의해서 제조된 회로의 특성을 검사하는 회로검사장치이다.
그 구성은 검사대상으로되는 회로의 표면을 덮는 실드부재를 구비하고 이 쉴드부재를 검사대상으로되는 회로의 표면에 덮어씌운 상태에서 회로의 검사를 실시할 수 있다.
단위회로기판어레이, 단위회로기판군과 같이 복수의 회로기판이 근접하여 배치되어있는 상태에서의 검사는 복수의 회로기판의 일괄검사등이 가능하고 또 능률적이나, 상기한 바와같이 각 회로기판의 각각이 근접하고 있기 때문에, 각 회로기판을 동작시킨 상태에서 검사하는 경우에는 주위의 전자파등으로부터의 영향을 피할 수 있는 수단을 강구할 필요가 있다.
또, 마이크로파 대역에서 사용되는 반도체회로장치에 있어서는 내부의 회로를 전자쉴드하기 위한 금속제 캡을 설비한 후에 특성을 측정하지 않으면, 실제의 특성을 알 수없고, 또, 금속제 캡의 규격, 칫수정도등에 의해서 특성이 변동하는 경우가 있다.
이 실시예의 회로검사장치에 의하면, 금속제 캡에 의해서 회로를 덮은 후에 각 회로의 특성을 검사할 수 있고, 또, 최종적으로 사용되는 금속제 캡과 동일한 칫수형상을 갖는 더미의 금속제 캡 또는 복수의 금속제 캡을 갖는 더미의 금속제 캡군을 장착한 상태에서 특성의 측정을 행하고, 목적으로하는 특성을 갖도록 트랜지스터, 콘덴서등의 회로소자의 분리나 저항피막의 트리밍등 회로의 변경을 행한 후에 최종적으로 사용되는 각각의 금속제 캡을 고착하도록하면, 용이하게 제조수율을 향상할 수있다.
이상 설명한 바와 같이, 본 발명에 의하면, 복수의 단위회로기판을 일체화함으로서 칩형회로 소자의 실장 정도를 향상하고, 그 결과 고속탑재기의 적용에 의한 대량처리 및 코스트저감을 실현할 수있고 아울러 반도체 회로장치의 특성의 안정화를 도모할 수 있고, 또 패키지의 신회성을 향상시키고, 반도체회로장치의 회로기판상으로의 표면실장 정밀도를 향상할 수 있고, 반도체회로장치의 실장기술분야에 있어서 기여하는 바가 지대하다.

Claims (16)

  1. 회로기판을 포함하는 장치를 제조하는 방법에 있어서, (a) 복수의 단위회로기판 각각이상기 장치의 회로기판에 대한 도전 패턴을 포함하며, 또한 그 위에 패드 전극을 갖도록 복수의 단위회로기판을 단위회로기판 어레이에 형성하는 단계; (b) 리드 프레임 영역 각각이, 패드 전극에 대응하며 상기 리드 프레임 보디로부터 일체부로서 연장되어 있는각 접속 리드를 가지도록 복수의 리드 프레임 영역을 갖는 리드 프레임 보디를 포함하는 리드 프레임 구조체를 형성하는 단계; (c) 상기 단위회로기판이 상기 단위회로기판 어레이의 형태로 서로 기계적으로 연결되는 동안, 상기 각각의 리드 프레임 영역에서 상기 단위회로기판의 대응하는 패드 전극에 상기 접속리드를 납땜하도록 상기 리드 프레임 구조체를 상기 단위회로기판 어레이에 결합시킴으로써, 상기 각 접속리드를 대응하는 패드 전극에 접속하는 단계; (d) 상기 단계 (c) 다음에, 상기 단위회로기판 어레이를 분할하여 상기 단위회로기판을 분리시키고 각각의 회로기판을 형성하는 단계를 구비하는 것을 특징으로 하는 회로기판을 포함하는 장치의 제조방범.
  2. 제1항에 있어서, 상기 도전 패턴은 그 위에 납땜합금이 제공되며, 상기 단계(c)는 상기 도전 패턴 위에 제공된 납땜합금을 리플로우하는 단계를 구비하는 것을 특징으로 하는회로기판을 포함하는 장치의 제조방법.
  3. 제1항에 있어서, 상기 리드프레임 구조체는 상기 복수의 리드 프레임의 각 영역 내에 상기 리드프레임 보디에 일체로 형성된 방열부재를 포함하고, 상기 단계 (c)는 상기 단위회로기판 어레이가 상기 방열부재 위에 지지된 상태에서 수행되는 것을 특징으로 하는 회로기판을 포함하는 장치의 제조방법.
  4. 제3항에 있어서, 상기 각 방열부재는 대응하는 단위회로기판을 가지며, 상기 단계 (c)에서 상기 방열부재는 대응하는 단위회로기판에서 상기 단위회로기판 어레이에 납땜되는 것을 특징으로 하는 회로기판을 포함하는 장치의 제조방법.
  5. 제1항에 있어서, 상기 단계(c)는 상기 단위회로기판 어레이의 상기 각 단위회로기판 위에 회로 소자를 실장하는 단계를 포함하는 것을 특징으로 하는 회로기판을 포함하는 장치의 제조방법.
  6. 제3항에 있어서, 상기 회로 소자를 실장하는 단계는 상기 회로 소자를 상기 단위회로기판 어레이에 제공된 대응하는 각각의 도전 패턴 위에 놓고, 상기 접속리드를 상기 단위회로기판 어레이 위의 대응하는 패드 전극과 접촉하도록 놓고, 이와 동시에, 상기 회로 소자와 상기 접속 리드를 상기 도전 패턴 및 상기 패드 전극에 각각 납땜함으로써 수행되는 것을 특징으로 하는 회로기판을 포함하는 장치의 제조방법.
  7. 제1항에 있어서, 상기 리드프레임 구조체를 복수의 분리된 리드프레임 영역으로 분할하는 단계를 더 구비하는 것을 특징으로하는 회로기판을 포함하는 장치의 제조방법.
  8. 제1항에 있어서, 상기 단위회로기판이 상기 단위회로기판 어레이의 형태로 서로 기계적으로 연결되는 동안, 단위회로기판을 검사하는 단계를 더 구비하는 것을 특징으로 하는 회로기판을 포함하는 장치의 제조방법.
  9. 각각의 단위회로기판상의 복수의 인쇄회로를 포함하는 단위회로기판 어레이 외에 형성된 인쇄회로를 검사하는 방법에 있어서, (a) 검사할 인쇄회로를 덮도록 상기 단위회로기판 어레이 위에 검사용 전자기 쉴드부재를 제공하는 단계; (b) 상기 검사용 전자기 쉴드부재가 제공된 상기 인쇄회로 위에서 검사를 수행하는 단계; (c) 상기 검사를 수행하는 단계 다음에, 상기 검사용 전자기 쉴드부재를 상기 인쇄회로로부터 제거하는 단계; (d) 상기 검사용 전자기 실드부재와 거의 같은 크기를 갖는 영구 전자기 실드부재를 상기 인쇄회로 위에 제공하는 단계; 및 (e) 그 위에 인쇄회로를 각각 가지는 복수의 인쇄회로 기판으로 상기 단위회로기판 어레이를 분할하는 단계를 구비하는 것을 특징으로 하는 인쇄회로의 검사방법.
  10. 제9항에 있어서, 상기 검사용 전자기 쉴드부재는 상기 단위회로기판 어레이상의 모든 인쇄회로 위에 제공되는 것을 특징으로 하는 인쇄회로의 검사방법.
  11. 제9항에 있어서, 상기 검사용 전자기 쉴드부재는 상기 단위회로기판 어레이 상의 모든 인쇄회로 위에 동시에 제공되는 것을 특징으로 하는 인쇄회로의 검사방범.
  12. 제9항에 있어서, 상기 단위회로기판 어레이 상의 모든 인쇄회로는 동시에 검사되는 것을 특징으로 하는 인쇄회로의 검사방법.
  13. 제9항에 있어서, 단계(c) 다음 단계(d) 이전에, (a1) 상기 검사용 전자기 쉴드부재를 아직 검사되지 않은 인쇄회로에 제공하는 단계; (b1) 아직 검사되지 않은 인쇄회로 위에서 검사를 수행하는 단계; (c1) 단계(a1)에서 제공된 상기 검사용 전자기 쉴드부재를 제거하는 단계를 더 구비하는 것을 특징으로 하는 인쇄회로의 검사방법.
  14. 제13항에 있어서, 단계(a1), 단계(b1) 및 단계(c1)은 모든 인쇄회로 검사할 때까지 반복되는 것을 특징으로 하는 인쇄회로의 검사방법.
  15. 제13항에 있어서, 단계(a1), 단계(b1) 및 단계(c1)은 인쇄회로를 하나씩 차례로 검사하도록 반복되는 것을 특징으로 하는 인쇄회로의 검사방법.
  16. 제9항에 있어서, 상기 인쇄회로는 분리되어 검사되는 것을 특징으로 하는 인쇄회로의 검사방법.
KR1019950040919A 1995-03-17 1995-11-13 회로기판의제조방법및회로검사장치 KR100227206B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-058574 1995-03-17
JP05857495A JP3368451B2 (ja) 1995-03-17 1995-03-17 回路基板の製造方法と回路検査装置

Publications (1)

Publication Number Publication Date
KR100227206B1 true KR100227206B1 (ko) 1999-10-15

Family

ID=13088221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950040919A KR100227206B1 (ko) 1995-03-17 1995-11-13 회로기판의제조방법및회로검사장치

Country Status (7)

Country Link
US (2) US5671531A (ko)
JP (1) JP3368451B2 (ko)
KR (1) KR100227206B1 (ko)
CN (2) CN1053315C (ko)
DE (1) DE19541334C2 (ko)
FR (2) FR2731869B1 (ko)
TW (1) TW370764B (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920984A (en) * 1993-12-10 1999-07-13 Ericsson Ge Mobile Communications Inc. Method for the suppression of electromagnetic interference in an electronic system
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
JP2937188B2 (ja) * 1997-05-12 1999-08-23 松下電器産業株式会社 電子ユニットの製造装置と製造方法
US6002263A (en) * 1997-06-06 1999-12-14 Cascade Microtech, Inc. Probe station having inner and outer shielding
TW421980B (en) * 1997-12-22 2001-02-11 Citizen Watch Co Ltd Electronic component device, its manufacturing process, and collective circuits
US6223091B1 (en) * 1998-05-29 2001-04-24 Siemens Energy & Automation, Inc. Alarm event generator apparatus, means and system
US6314328B1 (en) * 1998-05-29 2001-11-06 Siemens Energy & Automation, Inc. Method for an alarm event generator
JP3617368B2 (ja) * 1999-04-02 2005-02-02 株式会社村田製作所 マザー基板および子基板ならびにその製造方法
NL1012420C2 (nl) * 1999-06-23 2000-12-28 Johannes Nicolaas Peperkamp Werkwijze voor het doormeten van elektronische componenten, in het bijzonder ge´ntegreerde schakelingen, en daarvoor bestemde inrichting.
US7004644B1 (en) * 1999-06-29 2006-02-28 Finisar Corporation Hermetic chip-scale package for photonic devices
US6445202B1 (en) 1999-06-30 2002-09-03 Cascade Microtech, Inc. Probe station thermal chuck with shielding for capacitive current
JP2001124961A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光部品実装用基板及びその製造方法
US6719582B1 (en) 2000-03-02 2004-04-13 Micro Helix, Inc. Method of making a flexible electrode bio-probe assembly
US6368147B1 (en) * 2000-03-02 2002-04-09 Microhelix, Inc. Zero insertion force percutaneous connector and flexible brain probe assembly
JP4511002B2 (ja) * 2000-08-23 2010-07-28 京セラ株式会社 半導体素子収納用パッケージの製造方法
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
JP2004047759A (ja) * 2002-07-12 2004-02-12 Alps Electric Co Ltd 電子ユニットの集合基板
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
JP4194918B2 (ja) * 2003-10-31 2008-12-10 シャープ株式会社 受光装置の製造方法
CN100441067C (zh) * 2003-12-24 2008-12-03 上海贝岭股份有限公司 一种抑制电磁干扰的地线布图方法
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
US20050159925A1 (en) * 2004-01-15 2005-07-21 Elias Gedamu Cache testing for a processor design
US20050172182A1 (en) * 2004-01-15 2005-08-04 Elias Gedamu Optimal operational voltage identification for a processor design
US20050172178A1 (en) * 2004-01-15 2005-08-04 Elias Gedamu Cache-testable processor identification
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US20080112151A1 (en) * 2004-03-04 2008-05-15 Skyworks Solutions, Inc. Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
JP4969113B2 (ja) * 2006-02-22 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7498646B2 (en) * 2006-07-19 2009-03-03 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
US7954215B2 (en) * 2007-03-19 2011-06-07 Epson Toyocom Corporation Method for manufacturing acceleration sensing unit
JP5157357B2 (ja) * 2007-10-10 2013-03-06 日亜化学工業株式会社 発光装置用パッケージの集合構造体およびその製造方法、ならびに発光装置の製造方法
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
CN102036477B (zh) * 2009-09-24 2012-08-29 鸿富锦精密工业（深圳）有限公司 印刷电路板组合
EP2432303B1 (en) * 2010-01-29 2013-04-24 Huawei Technologies Co., Ltd. Electromagnetic shielding method and device
AT511757B1 (de) * 2011-08-12 2013-06-15 Eaton Gmbh Verfahren zur herstellung eines elektrischen kontaktträgers
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
KR101983959B1 (ko) 2012-06-14 2019-05-29 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기와 전송 라인을 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
CN104885216B (zh) 2012-07-13 2017-04-12 天工方案公司 在射频屏蔽应用中的轨道设计
US20140218851A1 (en) * 2013-02-01 2014-08-07 Microsoft Corporation Shield Can
JP6193622B2 (ja) * 2013-05-28 2017-09-06 日本特殊陶業株式会社 配線基板ユニットおよびリード付き配線基板の製造方法
CN105163517B (zh) * 2015-08-06 2018-01-05 常州嘉诚数码科技有限公司 柔性线路板与导线焊接工艺
CN111587538B (zh) * 2018-01-11 2022-03-11 株式会社村田制作所 开关模块
US11217977B1 (en) 2018-11-28 2022-01-04 Jeffrey P. Baldwin Color changing floor outlet cover
US11588268B1 (en) 2018-11-28 2023-02-21 Titan3 Technology LLC Extendable electrical outlet enclosure
US20230010770A1 (en) * 2021-07-09 2023-01-12 Cree, Inc. High Performance Semiconductor Device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780431A (en) * 1972-09-25 1973-12-25 Bowmar Ali Inc Process for producing computer circuits utilizing printed circuit boards
GB2034527B (en) * 1978-10-11 1983-03-02 Matsushita Electric Ind Co Ltd Method of manufacturing flexible printed circuit sheets
GB2034127B (en) * 1978-10-13 1983-05-18 Matsushita Electric Ind Co Ltd Printed circuits and methods their manufacture
US4343084A (en) * 1980-02-08 1982-08-10 Rca Corporation Method for making printed circuit boards with connector terminals
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
JPS57190339A (en) * 1981-05-19 1982-11-22 Pioneer Electronic Corp Manufacture of printed circuit board unit
US4641112A (en) * 1985-03-12 1987-02-03 Toko, Inc. Delay line device and method of making same
JPH0636393B2 (ja) * 1987-04-15 1994-05-11 松下電器産業株式会社 電子部品の製造方法
JPH01165196A (ja) * 1987-12-22 1989-06-29 Nec Corp プリント板実装方法
US4980219A (en) * 1988-04-06 1990-12-25 Casio Computer Co., Ltd. Carrier tape for bonding IC devices and method of using the same
FI113937B (fi) * 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi
JPH031470A (ja) * 1989-05-30 1991-01-08 Murata Mfg Co Ltd 電子部品の製造方法
DE3925814A1 (de) * 1989-08-04 1991-02-07 Broadcast Television Syst Verfahren zum verloeten von elektrischen bauelementen mit einer leiterplatte
US5031073A (en) * 1990-05-02 1991-07-09 Hewlett-Packard Company Fault-isolating apparatus and method for connecting circuitry
US5424633A (en) * 1991-01-22 1995-06-13 Advanced Test Technologies Inc. Contactless test method and system for testing printed circuit boards
CA2049616C (en) * 1991-01-22 2000-04-04 Jacob Soiferman Contactless test method and system for testing printed circuit boards
JPH04359463A (ja) * 1991-06-05 1992-12-11 Oki Electric Ind Co Ltd モールドパッケージ形ハイブリッドｉｃの製造方法
US5512710A (en) * 1992-08-21 1996-04-30 Cts Corporation Multilayer package with second layer via test connections
JP2541465B2 (ja) * 1993-07-31 1996-10-09 日本電気株式会社 混成集積回路装置
US5399969A (en) * 1993-08-05 1995-03-21 General Electric Company Analyzer of gradient power usage for oblique MRI imaging
KR960009111B1 (en) * 1993-09-23 1996-07-10 Lg Electronic Components Co Hybrid ic structure
US5517110A (en) * 1995-04-06 1996-05-14 Yentec Inc. Contactless test method and system for testing printed circuit boards

Also Published As

Publication number Publication date
CN1053315C (zh) 2000-06-07
TW370764B (en) 1999-09-21
FR2786276B1 (fr) 2001-11-30
FR2786276A1 (fr) 2000-05-26
US5671531A (en) 1997-09-30
CN1221313A (zh) 1999-06-30
FR2731869A1 (fr) 1996-09-20
FR2731869B1 (fr) 1999-08-27
DE19541334A1 (de) 1996-09-19
DE19541334C2 (de) 2003-05-22
JP3368451B2 (ja) 2003-01-20
US5940964A (en) 1999-08-24
JPH08255861A (ja) 1996-10-01
CN1112088C (zh) 2003-06-18
CN1131897A (zh) 1996-09-25

Similar Documents

Publication Publication Date Title
KR100227206B1 (ko) 회로기판의제조방법및회로검사장치
US7125744B2 (en) High-frequency module and method for manufacturing the same
US6066512A (en) Semiconductor device, method of fabricating the same, and electronic apparatus
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
CN101645436B (zh) 具有电磁干扰防护体的半导体封装件及其形成方法
KR850000216Y1 (ko) 인쇄 회로기판
US5270673A (en) Surface mount microcircuit hybrid
US5357400A (en) Tape automated bonding semiconductor device and production process thereof
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
US6057174A (en) Semiconductor device, method of fabricating the same, and electronic apparatus
JPH0846426A (ja) マイクロ波発振器とその製造方法
US5371029A (en) Process for making a leadless chip resistor capacitor carrier using thick and thin film printing
US6800944B2 (en) Power/ground ring substrate for integrated circuits
JPS5832785B2 (ja) 電子部品容器
US20070119911A1 (en) Method of forming a composite standoff on a circuit board
US10178768B2 (en) Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component
US5504986A (en) Method of manufacturing collinear terminated transmission line structure with thick film circuitry
JP2705408B2 (ja) 混成集積回路装置
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JP2002232104A (ja) 配線モジュール
JPH07122680A (ja) 混成集積回路装置
JPH1167945A (ja) 電子回路モジュール
JPH08321580A (ja) 混成集積回路装置の構造及びその製造方法
US20020030272A1 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
CA1262292A (en) Method of making microwave integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090724

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee