JP4511002B2 - 半導体素子収納用パッケージの製造方法 - Google Patents
半導体素子収納用パッケージの製造方法 Download PDFInfo
- Publication number
- JP4511002B2 JP4511002B2 JP2000252242A JP2000252242A JP4511002B2 JP 4511002 B2 JP4511002 B2 JP 4511002B2 JP 2000252242 A JP2000252242 A JP 2000252242A JP 2000252242 A JP2000252242 A JP 2000252242A JP 4511002 B2 JP4511002 B2 JP 4511002B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package body
- package
- frame
- metallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザーダイオードやフォトダイオード等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、例えばレーザーダイオードやフォトダイオード等の半導体素子を収容するための半導体素子収納用パッケージは、図５に断面図で、図６に一部の部材を除く上面図で示すように、主として酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子14を収容するための凹部11ａを有する略四角箱状のパッケージ本体11と、このパッケージ本体11の下面の一端側に取着された複数の外部リード端子12ｂを有するリードフレーム12と、パッケージ本体11の上面に接合される蓋体13とから構成されている。
【０００３】
パッケージ本体11の凹部11ａ底面の中央部には半導体素子14を搭載するための搭載部11ｂが設けられており、この搭載部11ｂには半導体素子14を接合するための下地金属としてのダイアタッチメタライズ層15が被着形成されている。そして、このダイアタッチメタライズ層15上には半導体素子14が金−シリコンろう等のろう材を介して固着される。さらに、パッケージ本体11の凹部11ａ外周部から下面の一端側にかけては、搭載部11ｂに搭載される半導体素子14の電極をパッケージ本体11の外側に電気的に導出するための複数のメタライズ配線導体16が配設されており、このメタライズ配線導体16の凹部11ａ内の端部には半導体素子14の電極がボンディングワイヤー17を介して電気的に接続される。また、メタライズ配線導体16でパッケージ本体11の下面の一端側に導出した部位は、外部リード端子12ｂを接合するためのメタライズパッド16ａを形成しており、このメタライズパッド16ａにリードフレーム12の外部リード端子12ｂがろう付けされている。
【０００４】
リードフレーム12は、鉄−ニッケル合金や鉄−ニッケル−コバルト合金等の金属から成り、外部リード端子12ｂの一端部がメタライズパッド16ａに銀−銅ろう等のろう材を介してろう付けされることによりパッケージ本体11に取着されており、他端部が外部リード端子12ｂと一体に形成されたタイバー12ａによって連結されることにより各外部リード端子12ｂが一定の間隔に保持されている。外部リード端子12ｂは、パッケージ本体11の搭載部11ｂに搭載される半導体素子14の各電極を外部の電気回路に電気的に接続するための外部接続用端子として機能し、パッケージ本体11の搭載部11ｂのダイアタッチメタライズ層15に半導体素子14を固着するとともにこの半導体素子14の各電極とメタライズ配線導体16とをボンディングワイヤー17を介して電気的に接続した後、タイバー12ａを切除して各外部リード端子12ｂを電気的に独立させ、その後、これを外部電気回路基板の配線導体に半田等の導電性接続手段を介して接続することによりパッケージ本体11の搭載部11ｂに搭載された半導体素子14が外部電気回路に電気的に接続されることとなる。
【０００５】
また、パッケージ本体11の上面には鉄−ニッケル−コバルト合金等の金属から成る金属枠体18が取着されており、この金属枠体18上に蓋体13がシームウエルド法等の溶接により接合される。蓋体13は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る窓枠13ａにガラスやサファイア等の透光性材料から成るレンズ13ｂが嵌着されて成り、金属枠体18上に接合されることによりパッケージ本体11との間に半導体素子14を気密に封止するとともにレンズ13ｂを透して外部と半導体素子14との間での光信号の授受を可能とする。
【０００６】
ところで、この従来の半導体素子収納用パッケージにおいて、パッケージ本体11の搭載部11ｂに半導体素子14を搭載するには、リードフレーム12が取着されたパッケージ本体11をヒーターブロック上に載置するとともにパッケージ本体11の外周縁の少なくとも２つの角部を上方から画像認識装置で認識し、その画像認識データを基に半導体素子14をパッケージ本体11の外周縁角部に対して所定の位置関係となるようにダイアタッチメタライズ層15上に金−シリコンろう等のろう材を挟んで搭載し、これをヒーターブロックで加熱することにより半導体素子14とダイアタッチメタライズ層15とを金−シリコンろう等のろう材を介して接合する方法が採用される。
【０００７】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージによると、外部リード端子12ｂがパッケージ本体11の下面の一端側のみに取着されていることから、このパッケージをヒーターブロック上に載置した場合、パッケージがヒーターブロック上でがたつきやすく、そのため、パッケージ本体11の外周縁を画像認識装置により上方から正確に認識することが困難であるとともにヒーターブロックの熱がパッケージ本体11に良好に伝達されず、その結果、半導体素子14をパッケージ本体11の搭載部11ｂに正確かつ強固に搭載することが困難であるという問題点を有していた。
【０００８】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、半導体素子をパッケージ本体の搭載部に正確かつ強固に搭載することが可能な半導体素子収納用パッケージを提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージの製造方法は、上面に半導体素子が搭載される搭載部を有し、下面の一端側に複数のメタライズパッドが形成されたパッケージ本体を準備する工程と、枠部およびこの枠部の内縁の一辺に一列に並んで対向する辺に向けて延出する複数の外部リード端子を有する略平板状のリードフレームを準備する工程と、パッケージ本体の下面の一端側に形成されたメタライズパッドをリードフレームの外部リード端子の先端部にろう材を介して重なるように配置するとともに、パッケージ本体の下面の他端側をリードフレームの対向する辺側の枠部上にろう材を介さずに配置する工程と、ろう材を加熱して溶融させた後、冷却してろう材を固化させることにより、メタライズパッドと外部リード端子の先端部とをろう付けする工程とを具備することを特徴とするものである。
【００１０】
本発明の半導体素子収納用パッケージの製造方法によれば、上述のような構成にしたことから、半導体素子収納用パッケージをヒーターブロック上に載置した際に、パッケージ本体の一端側が外部リード端子で支持されるとともに他端側が枠部で支持されるのでパッケージ本体ががたつくことがない。したがって、パッケージ本体の外周縁を画像認識装置により正確に認識することができるとともに、ヒーターブロックからの熱を枠部を介してパッケージ本体に良好に伝達させることができる。
【００１１】
【発明の実施の形態】
つぎに、本発明を添付の図面を基に詳細に説明する。図１は、本発明における半導体素子収納用パッケージの実施形態の一例を示す断面図、図２は図１に示す半導体素子収納用パッケージの一部の部材を除く上面図であり、これらの図において１はパッケージ本体、２はリードフレーム、３は蓋体である。
【００１２】
パッケージ本体１は、主として酸化アルミニウム質焼結体や窒化アルミニウム質焼結体等のセラミックス材料から成り、上面中央部に半導体素子４を収容するための凹部１ａを有している。凹部１ａは、その底面中央部に半導体素子４を搭載するための搭載部１ｂを有しており、搭載部１ｂ上にはタングステンやモリブデン等の金属粉末メタライズから成るダイアタッチメタライズ層５が被着されている。このダイアタッチメタライズ層５は、半導体素子４を搭載部１ｂ上に固着するための下地金属として機能し、通常であれば、１〜10μｍ程度の厚みのニッケルめっき層および0.1〜３μｍ程度の厚みの金めっき層が順次被着されている。そして、このダイアタッチメタライズ層５上に半導体素子４を金−シリコンろう等のろう材を介して接合することにより半導体素子４が搭載部１ｂ上に固着される。
【００１３】
また、パッケージ本体１は、その凹部１ａ外周部から下面の一端側にかけて導出する複数のメタライズ配線導体６を有している。メタライズ配線導体６は、タングステンやモリブデン等の金属粉末メタライズから成り、通常であれば、１〜10μｍ程度の厚みのニッケルめっき層および0.1〜３μｍ程度の厚みの金めっき層が順次被着されている。このメタライズ配線導体６は、凹部１ａ内に収容される半導体素子４の各電極をパッケージ本体１の外側に電気的に導出させるための導電路として機能し、その凹部１ａ内に位置する部位には半導体素子４の各電極がボンディングワイヤー７を介して電気的に接続される。そして、メタライズ配線導体６でパッケージ本体１下面の一端側に導出した部位は後述するリードフレーム２の外部リード端子２ｂがろう付けされるメタライズパッド６ａを形成している。
【００１４】
このようなパッケージ本体１は、セラミック原料粉末に適当な有機バインダー・溶剤・可塑剤・分散剤等を添加混合したセラミックスラリーをドクターブレード法を採用してシート状に形成することによって複数枚のセラミックグリーンシートを得、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともにダイアタッチメタライズ層５用やメタライズ配線導体６用のメタライズペーストを所定のパターンに印刷塗布し、しかる後、これらのセラミックグリーンシートを積層および切断してパッケージ本体１用の生セラミック成形体を得、最後にこの生セラミック成形体を高温で焼成することによって製作される。
【００１５】
また、パッケージ本体１の下にはリードフレーム２が配設されている。リードフレーム２は、図３に上面図で示すように、鉄−ニッケル−コバルト合金や鉄−ニッケル合金から成る略平板であり、略四角形状の枠部２ａと、この枠部２ａの内縁の一方から他方に向けて一列に並んで延びる複数の外部リード端子２ｂとから構成されている。
【００１６】
そして、このリードフレーム２は、外部リード端子２ｂの先端部がパッケージ本体１の一端側下面に形成されたメタライズパッド６ａに銀−銅ろう等のろう材を介して接合されているとともに、この外部リード端子２ｂの先端と対向する側の枠部２ａ上にパッケージ本体１の他端側が重なるようにろう材を介さずに配置されている。
【００１７】
このように、本発明における半導体素子収納用パッケージによれば、外部リード端子２ｂの先端部がパッケージ本体１の一端側下面に形成されたメタライズパッド６ａに接合されているとともに、この外部リード端子２ｂの先端と対向する側の枠部２ａ上にパッケージ本体１の他端側がろう材を介さずに配置されていることから、これをヒーターブロック上に載置した場合、パッケージ本体１の両端部が外部リード端子２ｂと枠部２ａとで支持されることとなり、そのためがたつきが発生することは一切ない。したがって、画像認識装置によりパッケージ本体１の外周縁を正確に認識してその画像データを基に半導体素子４を搭載部１ｂ上に正確に搭載することができるとともに、外部リード端子２ｂの先端部および枠部２ａの両方を介してパッケージ本体１にヒーターブロックの熱を良好に伝達させて半導体素子４を搭載部１ｂに強固に接合することができる。
【００１８】
この場合、パッケージ本体１の上面外周縁でリードフレーム２に重なった少なくとも２つの角部とリードフレーム２上面とのコントラスト比を20％以上となるようにしておくと、画像認識装置によりパッケージ本体１の外周縁を上方から認識させる際にパッケージ本体１の上面外周縁でリードフレーム２に重なった少なくとも２つの角部とリードフレーム２上面とのコントラスト比によりパッケージ本体１の外周縁の少なくとも２つの角部を極めて良好に認識することができる。したがって、パッケージ本体１の上面外周縁でリードフレーム２に重なった少なくとも２つの角部とリードフレーム２上面とのコントラスト比は20％以上となるようにしておくことが好ましい。なお、パッケージ本体１の外周縁でリードフレーム２に重なった少なくとも２つの角部とリードフレーム２上面とのコントラスト比を20％以上となるようにするには、パッケージ本体１用のセラミックス材料に例えば、タングステンやモリブデン・酸化クロム等の着色剤を添加して着色してこれをパッケージ本体１の外周縁に露出させたり、リードフレーム２表面に金めっき等のめっきを施すこと等により両者のコントラスト比を20％以上とする方法が採用され得る。
【００１９】
また、リードフレーム２の枠部２ａとパッケージ本体１の他端側との重なりの幅Ｗが１ｍｍ未満では、本発明における半導体素子収納用パッケージをヒーターブロック上に載置した場合に、ヒーターブロックからの熱を枠部２ａを介してパッケージ本体１に良好に伝達することが困難となる傾向にある。したがって、リードフレーム２の枠部２ａとパッケージ本体１の他端側との重なりの幅Ｗは１ｍｍ以上であることが好ましい。
【００２０】
このようなリードフレーム２は、例えば厚みが0.1〜0.3ｍｍ程度の鉄−ニッケル−コバルト合金等の板材に打ち抜き加工やエッチング加工を施すことによって製作される。また、リードフレーム２の各外部リード端子２ｂの先端部とパッケージ本体１下面のメタライズパッド６ａとを接合するには、メタライズパッド６ａに１〜10μｍ程度の厚みのニッケルめっき層を予め被着させておくとともに、メタライズパッド６ａと外部リード端子２ｂ先端部とを両者の間に厚みが0.02〜0.1ｍｍ程度の箔状のろう材を挟んで位置決めするとともに、これをろう材の溶融温度以上の温度に加熱してろう材を一旦溶融させた後、冷却してろう材を固化させることによりろう付けする方法が採用される。
【００２１】
さらに、パッケージ本体１の上面には蓋体３を接合するための金属枠体８が取着されており、この金属枠体８上には蓋体３がシームウエルド法等の溶接により接合される。金属枠体８は、鉄−ニッケル−コバルト合金等の金属から成り、パッケージ本体１の上面にタングステンやモリブデン等の金属粉末メタライズから成る枠状のメタライズ金属層９を予め被着させておくとともに、このメタライズ金属層９に銀−銅ろう等のろう材を介して接合することによりパッケージ本体１上面に取着されている。なお、メタライズ金属層９は、パッケージ本体１用のセラミックグリーンシートにメタライズ金属層９用のメタライズペーストを所定のパターンに印刷塗布し、これをパッケージ本体１用の生セラミック成形体とともに焼成することによってパッケージ本体１の上面に被着形成される。
【００２２】
また、メタライズ金属層９に金属枠体８をろう付けするには、メタライズ金属層９に予め１〜10μｍ程度の厚みのニッケルめっき層を被着させておくとともに、メタライズ金属層９と金属枠体８とを間に厚みが0.02〜0.1ｍｍ程度のろう材箔を挟んで位置決めし、これらをろう材の溶融温度以上の温度に加熱して一旦ろう材を溶融させた後、冷却してろう材を固化させることによりろう付けする方法が採用され得る。なお、通常であれば、ろう付け後のメタライズ金属層９・金属枠体８およびろう材の露出表面にはこれらが酸化腐食するのを防止するために厚みが１〜10μｍ程度のニッケルめっきおよび厚みが0.1〜３μｍ程度の金めっき層が順次被着されている。
【００２３】
また、この金属枠体８に接合される蓋体３は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る窓枠３ａにガラスやサファイア等の透光性材料から成るレンズ３ｂが嵌着されて成り、金属枠体８の上面にシームウエルド法等の溶接により接合されることによりパッケージ本体１との間に半導体素子４を気密に封止するとともにレンズ３ｂを透して外部と半導体素子４との間で光の信号の授受を可能とする。
【００２４】
かくして、本発明における半導体素子収納用パッケージによれば、これをヒーターブロック上に搭載するとともにパッケージ本体１の外周縁を画像認識装置により認識し、その画像データを基に半導体素子４を搭載部１ｂに位置決めして搭載固定し、しかる後、半導体素子４の各電極とメタライズ配線導体６とをボンディングワイヤー７を介して電気的に接続し、最後にパッケージ本体１の上面に取着させた金属枠体８上に蓋体３をシームウエルド法により接合することにより、内部に半導体素子４が気密に封止される。そして、リードフレーム２の枠部２ａを切除して各外部リード端子２ｂを電気的に独立させ、この外部リード端子２ｂを外部電気回路基板の配線導体に半田を介して接続することにより内部に収容する半導体素子４が外部電気回路に電気的に接続されることとなる。
【００２５】
なお、本発明は上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述の実施の形態例では、１個のパッケージ本体１およびリードフレーム２について説明したが、例えば図４に上面図で示すように、複数個のリードフレームを連結した連結リードフレーム２Ｓに複数個のパッケージ本体１を接合した多数個取りの半導体素子収納用パッケージの製造方法に本発明を適用してもよい。
【００２６】
【発明の効果】
本発明の半導体素子収納用パッケージの製造方法によれば、パッケージ本体の一端側下面に形成されたメタライズパッドに外部リード端子が接合されているとともに、パッケージ本体の他端側がリードフレームの枠部上にろう材を介さずに配置されていることから、これをヒーターブロック上に載置した際に、パッケージ本体の一端側が外部リード端子で支持されるとともに他端側が枠部で支持されるのでパッケージががたつくことがない。したがって、パッケージ本体の外周縁を画像認識装置により正確に認識することができるとともに、ヒーターブロックからの熱をパッケージ本体に良好に伝達させることができ、その結果、半導体素子をパッケージ本体の搭載部に正確かつ強固に搭載固定することができる。
【図面の簡単な説明】
【図１】本発明における半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの蓋体３を除く上面図である。
【図３】図１・２に示す半導体素子収納用パッケージに使用されるリードフレーム２の上面図である。
【図４】本発明における半導体素子収納用パッケージの実施の形態の他の例を示す上面図である。
【図５】従来の半導体素子収納用パッケージの断面図である。
【図６】図５に示す半導体素子収納用パッケージの蓋体13を除く上面図である。
【符号の説明】
１・・・・・パッケージ本体
１ｂ・・・・搭載部
２・・・・・リードフレーム
２ａ・・・・枠部
２ｂ・・・・外部リード端子
４・・・・・半導体素子
６ａ・・・・メタライズパッド
【発明の属する技術分野】
本発明は、レーザーダイオードやフォトダイオード等の半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、例えばレーザーダイオードやフォトダイオード等の半導体素子を収容するための半導体素子収納用パッケージは、図５に断面図で、図６に一部の部材を除く上面図で示すように、主として酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面に半導体素子14を収容するための凹部11ａを有する略四角箱状のパッケージ本体11と、このパッケージ本体11の下面の一端側に取着された複数の外部リード端子12ｂを有するリードフレーム12と、パッケージ本体11の上面に接合される蓋体13とから構成されている。
【０００３】
パッケージ本体11の凹部11ａ底面の中央部には半導体素子14を搭載するための搭載部11ｂが設けられており、この搭載部11ｂには半導体素子14を接合するための下地金属としてのダイアタッチメタライズ層15が被着形成されている。そして、このダイアタッチメタライズ層15上には半導体素子14が金−シリコンろう等のろう材を介して固着される。さらに、パッケージ本体11の凹部11ａ外周部から下面の一端側にかけては、搭載部11ｂに搭載される半導体素子14の電極をパッケージ本体11の外側に電気的に導出するための複数のメタライズ配線導体16が配設されており、このメタライズ配線導体16の凹部11ａ内の端部には半導体素子14の電極がボンディングワイヤー17を介して電気的に接続される。また、メタライズ配線導体16でパッケージ本体11の下面の一端側に導出した部位は、外部リード端子12ｂを接合するためのメタライズパッド16ａを形成しており、このメタライズパッド16ａにリードフレーム12の外部リード端子12ｂがろう付けされている。
【０００４】
リードフレーム12は、鉄−ニッケル合金や鉄−ニッケル−コバルト合金等の金属から成り、外部リード端子12ｂの一端部がメタライズパッド16ａに銀−銅ろう等のろう材を介してろう付けされることによりパッケージ本体11に取着されており、他端部が外部リード端子12ｂと一体に形成されたタイバー12ａによって連結されることにより各外部リード端子12ｂが一定の間隔に保持されている。外部リード端子12ｂは、パッケージ本体11の搭載部11ｂに搭載される半導体素子14の各電極を外部の電気回路に電気的に接続するための外部接続用端子として機能し、パッケージ本体11の搭載部11ｂのダイアタッチメタライズ層15に半導体素子14を固着するとともにこの半導体素子14の各電極とメタライズ配線導体16とをボンディングワイヤー17を介して電気的に接続した後、タイバー12ａを切除して各外部リード端子12ｂを電気的に独立させ、その後、これを外部電気回路基板の配線導体に半田等の導電性接続手段を介して接続することによりパッケージ本体11の搭載部11ｂに搭載された半導体素子14が外部電気回路に電気的に接続されることとなる。
【０００５】
また、パッケージ本体11の上面には鉄−ニッケル−コバルト合金等の金属から成る金属枠体18が取着されており、この金属枠体18上に蓋体13がシームウエルド法等の溶接により接合される。蓋体13は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る窓枠13ａにガラスやサファイア等の透光性材料から成るレンズ13ｂが嵌着されて成り、金属枠体18上に接合されることによりパッケージ本体11との間に半導体素子14を気密に封止するとともにレンズ13ｂを透して外部と半導体素子14との間での光信号の授受を可能とする。
【０００６】
ところで、この従来の半導体素子収納用パッケージにおいて、パッケージ本体11の搭載部11ｂに半導体素子14を搭載するには、リードフレーム12が取着されたパッケージ本体11をヒーターブロック上に載置するとともにパッケージ本体11の外周縁の少なくとも２つの角部を上方から画像認識装置で認識し、その画像認識データを基に半導体素子14をパッケージ本体11の外周縁角部に対して所定の位置関係となるようにダイアタッチメタライズ層15上に金−シリコンろう等のろう材を挟んで搭載し、これをヒーターブロックで加熱することにより半導体素子14とダイアタッチメタライズ層15とを金−シリコンろう等のろう材を介して接合する方法が採用される。
【０００７】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージによると、外部リード端子12ｂがパッケージ本体11の下面の一端側のみに取着されていることから、このパッケージをヒーターブロック上に載置した場合、パッケージがヒーターブロック上でがたつきやすく、そのため、パッケージ本体11の外周縁を画像認識装置により上方から正確に認識することが困難であるとともにヒーターブロックの熱がパッケージ本体11に良好に伝達されず、その結果、半導体素子14をパッケージ本体11の搭載部11ｂに正確かつ強固に搭載することが困難であるという問題点を有していた。
【０００８】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、半導体素子をパッケージ本体の搭載部に正確かつ強固に搭載することが可能な半導体素子収納用パッケージを提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージの製造方法は、上面に半導体素子が搭載される搭載部を有し、下面の一端側に複数のメタライズパッドが形成されたパッケージ本体を準備する工程と、枠部およびこの枠部の内縁の一辺に一列に並んで対向する辺に向けて延出する複数の外部リード端子を有する略平板状のリードフレームを準備する工程と、パッケージ本体の下面の一端側に形成されたメタライズパッドをリードフレームの外部リード端子の先端部にろう材を介して重なるように配置するとともに、パッケージ本体の下面の他端側をリードフレームの対向する辺側の枠部上にろう材を介さずに配置する工程と、ろう材を加熱して溶融させた後、冷却してろう材を固化させることにより、メタライズパッドと外部リード端子の先端部とをろう付けする工程とを具備することを特徴とするものである。
【００１０】
本発明の半導体素子収納用パッケージの製造方法によれば、上述のような構成にしたことから、半導体素子収納用パッケージをヒーターブロック上に載置した際に、パッケージ本体の一端側が外部リード端子で支持されるとともに他端側が枠部で支持されるのでパッケージ本体ががたつくことがない。したがって、パッケージ本体の外周縁を画像認識装置により正確に認識することができるとともに、ヒーターブロックからの熱を枠部を介してパッケージ本体に良好に伝達させることができる。
【００１１】
【発明の実施の形態】
つぎに、本発明を添付の図面を基に詳細に説明する。図１は、本発明における半導体素子収納用パッケージの実施形態の一例を示す断面図、図２は図１に示す半導体素子収納用パッケージの一部の部材を除く上面図であり、これらの図において１はパッケージ本体、２はリードフレーム、３は蓋体である。
【００１２】
パッケージ本体１は、主として酸化アルミニウム質焼結体や窒化アルミニウム質焼結体等のセラミックス材料から成り、上面中央部に半導体素子４を収容するための凹部１ａを有している。凹部１ａは、その底面中央部に半導体素子４を搭載するための搭載部１ｂを有しており、搭載部１ｂ上にはタングステンやモリブデン等の金属粉末メタライズから成るダイアタッチメタライズ層５が被着されている。このダイアタッチメタライズ層５は、半導体素子４を搭載部１ｂ上に固着するための下地金属として機能し、通常であれば、１〜10μｍ程度の厚みのニッケルめっき層および0.1〜３μｍ程度の厚みの金めっき層が順次被着されている。そして、このダイアタッチメタライズ層５上に半導体素子４を金−シリコンろう等のろう材を介して接合することにより半導体素子４が搭載部１ｂ上に固着される。
【００１３】
また、パッケージ本体１は、その凹部１ａ外周部から下面の一端側にかけて導出する複数のメタライズ配線導体６を有している。メタライズ配線導体６は、タングステンやモリブデン等の金属粉末メタライズから成り、通常であれば、１〜10μｍ程度の厚みのニッケルめっき層および0.1〜３μｍ程度の厚みの金めっき層が順次被着されている。このメタライズ配線導体６は、凹部１ａ内に収容される半導体素子４の各電極をパッケージ本体１の外側に電気的に導出させるための導電路として機能し、その凹部１ａ内に位置する部位には半導体素子４の各電極がボンディングワイヤー７を介して電気的に接続される。そして、メタライズ配線導体６でパッケージ本体１下面の一端側に導出した部位は後述するリードフレーム２の外部リード端子２ｂがろう付けされるメタライズパッド６ａを形成している。
【００１４】
このようなパッケージ本体１は、セラミック原料粉末に適当な有機バインダー・溶剤・可塑剤・分散剤等を添加混合したセラミックスラリーをドクターブレード法を採用してシート状に形成することによって複数枚のセラミックグリーンシートを得、これらのセラミックグリーンシートに適当な打ち抜き加工を施すとともにダイアタッチメタライズ層５用やメタライズ配線導体６用のメタライズペーストを所定のパターンに印刷塗布し、しかる後、これらのセラミックグリーンシートを積層および切断してパッケージ本体１用の生セラミック成形体を得、最後にこの生セラミック成形体を高温で焼成することによって製作される。
【００１５】
また、パッケージ本体１の下にはリードフレーム２が配設されている。リードフレーム２は、図３に上面図で示すように、鉄−ニッケル−コバルト合金や鉄−ニッケル合金から成る略平板であり、略四角形状の枠部２ａと、この枠部２ａの内縁の一方から他方に向けて一列に並んで延びる複数の外部リード端子２ｂとから構成されている。
【００１６】
そして、このリードフレーム２は、外部リード端子２ｂの先端部がパッケージ本体１の一端側下面に形成されたメタライズパッド６ａに銀−銅ろう等のろう材を介して接合されているとともに、この外部リード端子２ｂの先端と対向する側の枠部２ａ上にパッケージ本体１の他端側が重なるようにろう材を介さずに配置されている。
【００１７】
このように、本発明における半導体素子収納用パッケージによれば、外部リード端子２ｂの先端部がパッケージ本体１の一端側下面に形成されたメタライズパッド６ａに接合されているとともに、この外部リード端子２ｂの先端と対向する側の枠部２ａ上にパッケージ本体１の他端側がろう材を介さずに配置されていることから、これをヒーターブロック上に載置した場合、パッケージ本体１の両端部が外部リード端子２ｂと枠部２ａとで支持されることとなり、そのためがたつきが発生することは一切ない。したがって、画像認識装置によりパッケージ本体１の外周縁を正確に認識してその画像データを基に半導体素子４を搭載部１ｂ上に正確に搭載することができるとともに、外部リード端子２ｂの先端部および枠部２ａの両方を介してパッケージ本体１にヒーターブロックの熱を良好に伝達させて半導体素子４を搭載部１ｂに強固に接合することができる。
【００１８】
この場合、パッケージ本体１の上面外周縁でリードフレーム２に重なった少なくとも２つの角部とリードフレーム２上面とのコントラスト比を20％以上となるようにしておくと、画像認識装置によりパッケージ本体１の外周縁を上方から認識させる際にパッケージ本体１の上面外周縁でリードフレーム２に重なった少なくとも２つの角部とリードフレーム２上面とのコントラスト比によりパッケージ本体１の外周縁の少なくとも２つの角部を極めて良好に認識することができる。したがって、パッケージ本体１の上面外周縁でリードフレーム２に重なった少なくとも２つの角部とリードフレーム２上面とのコントラスト比は20％以上となるようにしておくことが好ましい。なお、パッケージ本体１の外周縁でリードフレーム２に重なった少なくとも２つの角部とリードフレーム２上面とのコントラスト比を20％以上となるようにするには、パッケージ本体１用のセラミックス材料に例えば、タングステンやモリブデン・酸化クロム等の着色剤を添加して着色してこれをパッケージ本体１の外周縁に露出させたり、リードフレーム２表面に金めっき等のめっきを施すこと等により両者のコントラスト比を20％以上とする方法が採用され得る。
【００１９】
また、リードフレーム２の枠部２ａとパッケージ本体１の他端側との重なりの幅Ｗが１ｍｍ未満では、本発明における半導体素子収納用パッケージをヒーターブロック上に載置した場合に、ヒーターブロックからの熱を枠部２ａを介してパッケージ本体１に良好に伝達することが困難となる傾向にある。したがって、リードフレーム２の枠部２ａとパッケージ本体１の他端側との重なりの幅Ｗは１ｍｍ以上であることが好ましい。
【００２０】
このようなリードフレーム２は、例えば厚みが0.1〜0.3ｍｍ程度の鉄−ニッケル−コバルト合金等の板材に打ち抜き加工やエッチング加工を施すことによって製作される。また、リードフレーム２の各外部リード端子２ｂの先端部とパッケージ本体１下面のメタライズパッド６ａとを接合するには、メタライズパッド６ａに１〜10μｍ程度の厚みのニッケルめっき層を予め被着させておくとともに、メタライズパッド６ａと外部リード端子２ｂ先端部とを両者の間に厚みが0.02〜0.1ｍｍ程度の箔状のろう材を挟んで位置決めするとともに、これをろう材の溶融温度以上の温度に加熱してろう材を一旦溶融させた後、冷却してろう材を固化させることによりろう付けする方法が採用される。
【００２１】
さらに、パッケージ本体１の上面には蓋体３を接合するための金属枠体８が取着されており、この金属枠体８上には蓋体３がシームウエルド法等の溶接により接合される。金属枠体８は、鉄−ニッケル−コバルト合金等の金属から成り、パッケージ本体１の上面にタングステンやモリブデン等の金属粉末メタライズから成る枠状のメタライズ金属層９を予め被着させておくとともに、このメタライズ金属層９に銀−銅ろう等のろう材を介して接合することによりパッケージ本体１上面に取着されている。なお、メタライズ金属層９は、パッケージ本体１用のセラミックグリーンシートにメタライズ金属層９用のメタライズペーストを所定のパターンに印刷塗布し、これをパッケージ本体１用の生セラミック成形体とともに焼成することによってパッケージ本体１の上面に被着形成される。
【００２２】
また、メタライズ金属層９に金属枠体８をろう付けするには、メタライズ金属層９に予め１〜10μｍ程度の厚みのニッケルめっき層を被着させておくとともに、メタライズ金属層９と金属枠体８とを間に厚みが0.02〜0.1ｍｍ程度のろう材箔を挟んで位置決めし、これらをろう材の溶融温度以上の温度に加熱して一旦ろう材を溶融させた後、冷却してろう材を固化させることによりろう付けする方法が採用され得る。なお、通常であれば、ろう付け後のメタライズ金属層９・金属枠体８およびろう材の露出表面にはこれらが酸化腐食するのを防止するために厚みが１〜10μｍ程度のニッケルめっきおよび厚みが0.1〜３μｍ程度の金めっき層が順次被着されている。
【００２３】
また、この金属枠体８に接合される蓋体３は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属から成る窓枠３ａにガラスやサファイア等の透光性材料から成るレンズ３ｂが嵌着されて成り、金属枠体８の上面にシームウエルド法等の溶接により接合されることによりパッケージ本体１との間に半導体素子４を気密に封止するとともにレンズ３ｂを透して外部と半導体素子４との間で光の信号の授受を可能とする。
【００２４】
かくして、本発明における半導体素子収納用パッケージによれば、これをヒーターブロック上に搭載するとともにパッケージ本体１の外周縁を画像認識装置により認識し、その画像データを基に半導体素子４を搭載部１ｂに位置決めして搭載固定し、しかる後、半導体素子４の各電極とメタライズ配線導体６とをボンディングワイヤー７を介して電気的に接続し、最後にパッケージ本体１の上面に取着させた金属枠体８上に蓋体３をシームウエルド法により接合することにより、内部に半導体素子４が気密に封止される。そして、リードフレーム２の枠部２ａを切除して各外部リード端子２ｂを電気的に独立させ、この外部リード端子２ｂを外部電気回路基板の配線導体に半田を介して接続することにより内部に収容する半導体素子４が外部電気回路に電気的に接続されることとなる。
【００２５】
なお、本発明は上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述の実施の形態例では、１個のパッケージ本体１およびリードフレーム２について説明したが、例えば図４に上面図で示すように、複数個のリードフレームを連結した連結リードフレーム２Ｓに複数個のパッケージ本体１を接合した多数個取りの半導体素子収納用パッケージの製造方法に本発明を適用してもよい。
【００２６】
【発明の効果】
本発明の半導体素子収納用パッケージの製造方法によれば、パッケージ本体の一端側下面に形成されたメタライズパッドに外部リード端子が接合されているとともに、パッケージ本体の他端側がリードフレームの枠部上にろう材を介さずに配置されていることから、これをヒーターブロック上に載置した際に、パッケージ本体の一端側が外部リード端子で支持されるとともに他端側が枠部で支持されるのでパッケージががたつくことがない。したがって、パッケージ本体の外周縁を画像認識装置により正確に認識することができるとともに、ヒーターブロックからの熱をパッケージ本体に良好に伝達させることができ、その結果、半導体素子をパッケージ本体の搭載部に正確かつ強固に搭載固定することができる。
【図面の簡単な説明】
【図１】本発明における半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの蓋体３を除く上面図である。
【図３】図１・２に示す半導体素子収納用パッケージに使用されるリードフレーム２の上面図である。
【図４】本発明における半導体素子収納用パッケージの実施の形態の他の例を示す上面図である。
【図５】従来の半導体素子収納用パッケージの断面図である。
【図６】図５に示す半導体素子収納用パッケージの蓋体13を除く上面図である。
【符号の説明】
１・・・・・パッケージ本体
１ｂ・・・・搭載部
２・・・・・リードフレーム
２ａ・・・・枠部
２ｂ・・・・外部リード端子
４・・・・・半導体素子
６ａ・・・・メタライズパッド
Claims (1)
- 上面に半導体素子が搭載される搭載部を有し、下面の一端側に複数のメタライズパッドが形成されたパッケージ本体を準備する工程と、
枠部および該枠部の内縁の一辺に一列に並んで対向する辺に向けて延出する複数の外部リード端子を有する略平板状のリードフレームを準備する工程と、
前記パッケージ本体の下面の前記一端側に形成された前記メタライズパッドを前記リードフレームの前記外部リード端子の先端部にろう材を介して重なるように配置するとともに、前記パッケージ本体の下面の他端側を前記リードフレームの前記対向する辺側の前記枠部上にろう材を介さずに配置する工程と、
前記ろう材を加熱して溶融させた後、冷却して前記ろう材を固化させることにより、前記メタライズパッドと前記外部リード端子の先端部とをろう付けする工程と
を具備することを特徴とする半導体素子収納用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252242A JP4511002B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252242A JP4511002B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体素子収納用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076157A JP2002076157A (ja) | 2002-03-15 |
| JP4511002B2 true JP4511002B2 (ja) | 2010-07-28 |
Family
ID=18741514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000252242A Expired - Fee Related JP4511002B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4511002B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7410816B2 (en) * | 2004-03-24 | 2008-08-12 | Makarand Gore | Method for forming a chamber in an electronic device and device formed thereby |
| JP7033974B2 (ja) * | 2018-03-26 | 2022-03-11 | 京セラ株式会社 | セラミック回路基板、パッケージおよび電子装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255861A (ja) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | 回路基板の製造方法と回路検査装置 |
-
2000
- 2000-08-23 JP JP2000252242A patent/JP4511002B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255861A (ja) * | 1995-03-17 | 1996-10-01 | Fujitsu Ltd | 回路基板の製造方法と回路検査装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076157A (ja) | 2002-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3804629B2 (ja) | 熱電装置用パッケージ | |
| JP2009158511A (ja) | 入出力端子及び半導体素子収納用パッケージ | |
| WO2020045480A1 (ja) | 配線基板、電子装置および電子モジュール | |
| JP4511002B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3764669B2 (ja) | ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法 | |
| JP3556567B2 (ja) | 電子部品収納用パッケージ | |
| JPH0837247A (ja) | 光半導体素子収納用パッケージ | |
| JP5213663B2 (ja) | 電子装置の実装構造 | |
| JP3176334B2 (ja) | 光半導体素子収納用パッケージおよびその製造方法 | |
| JP4614594B2 (ja) | 電子部品収納用パッケージ | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP2002158305A (ja) | 電子部品収納用パッケージ | |
| JP3762261B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP4562301B2 (ja) | 電子部品収納用パッケージ | |
| JP4328197B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3878842B2 (ja) | 多数個取り配線基板 | |
| JP2002231845A (ja) | 電子部品収納用パッケージ | |
| JP4497762B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP4290833B2 (ja) | 半導体素子収納用パッケージ | |
| JP3754902B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP4105968B2 (ja) | 電子部品搭載用基板およびそれを用いた電子装置 | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2002170895A (ja) | 電子部品収納用パッケージおよびその封止方法 | |
| JP5725900B2 (ja) | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 | |
| JP3393784B2 (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4511002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |