FR2786276A1 - Poste et procede de controle d'une carte de circuit imprime - Google Patents

Poste et procede de controle d'une carte de circuit imprime Download PDF

Info

Publication number
FR2786276A1
FR2786276A1 FR9906621A FR9906621A FR2786276A1 FR 2786276 A1 FR2786276 A1 FR 2786276A1 FR 9906621 A FR9906621 A FR 9906621A FR 9906621 A FR9906621 A FR 9906621A FR 2786276 A1 FR2786276 A1 FR 2786276A1
Authority
FR
France
Prior art keywords
printed circuit
circuit board
regions
main
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9906621A
Other languages
English (en)
Other versions
FR2786276B1 (fr
Inventor
Hiroshi Mugiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of FR2786276A1 publication Critical patent/FR2786276A1/fr
Application granted granted Critical
Publication of FR2786276B1 publication Critical patent/FR2786276B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49799—Providing transitory integral holding or handling portion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

L'invention concerne un appareil et un procédé permettant le contrôle de cartes de circuits imprimé. Le procédé comporte les opérations consistant à produire un blindage électromagnétique sur la carte de circuit imprimé principale (1) de façon à couvrir un circuit imprimé (1a à 1n) qui doit être contrôlé, à effectuer un contrôle sur le circuit imprimé (1a à 1n) qui est doté du blindage électromagnétique, à enlever le blindage électromagnétique du circuit imprimé (la à in) après l'opération de contrôle, et à placer un blindage électromagnétique permanent (5) sur le circuit imprimé, ce blindage électromagnétique de contrôle ayant une taille identique à celle du blindage électromagnétique permanent (5).

Description

La présente invention concerne de façon générale les appareils
électroniques et, plus particulièrement, la fabrication d'un appareil électronique possédant un substrat sur lequel un motif de câblage est formé et un ou plusieurs
composants électriques ou électroniques sont montés.
Les appareils électroniques, y compris ceux destinés aux applications des hyperfréquences, comportent généralement divers composants tels que des condensateurs, des résistances, des transistors et des circuits intégrés montés sur
une carte de circuit imprimé commune.
Lors de la production de ces appareils électroniques en grands nombres, on forme un certain nombre de cartes de circuit imprimé identiques telles que ces cartes de circuit imprimé portent des motifs de circuit identiques et on monte sur celles-ci, en contact avec les motifs de circuit correspondants, des composants tels que des condensateurs, des résistances, des transistors ou des circuits intégrés. De plus, en faisant passer la carte de circuit imprimé dans un four de refusion avec les composants qu'il porte, la pâte de soudure qui a été déposée par impression sérigraphique sur les motifs de circuit amène une refusion, et les composants se soudent solidement sur les motifs de circuit correspondants. De plus, on prévoit des fils, ou conducteurs, d'interconnexion sur la carte de circuit imprimé en liaison avec divers plots d'électrodes d'entrée et de sortie ainsi qu'en liaison avec divers plots d'électrodes d'alimentation électrique et plots de connexion à la terre. Dans les circuits à semiconducteur récents o les composants sont montés avec une densité élevée de montage, la carte de circuit imprimé peut être en outre dotée d'un radiateur servant à dissiper la chaleur produite par les composants. Pour produire en grand nombre de semblables appareils avec un rendement de production élevé, il a été proposé de monter les fils d'interconnexion sur les cartes de circuit imprimé dans un état tel que les fils d'interconnexion soient formés sur une grille de connexion commune en tant que partie solidaire de celle-ci. La grille de connexion peut comporter également un radiateur au titre de
l'une de ses parties.
Les figures LA et lB illustrent un procédé classique permettant de monter des fils d'interconnexion 13 sur des cartes de circuit imprimé 1 la à 1 ln, o la figure IA représente le côté supérieur des cartes de circuit imprimé 1 la à 1 In et
la figure lB représente leur côté inférieur.
Comme on peut le voir sur les figures IA et lB, chacune des cartes de circuit imprimé I la à 11 n porte un motif de câblage 11w, et les fils - i 1I d'interconnexion 13 sont maintenus sur une grille de connexion commune 14 au titre d'une partie de celle-ci. De plus, la grille de connexion 14 comporte des radiateurs 12a à 12n qui sont respectivement en correspondance avec les cartes de circuit imprimé lla à lin. Bien que ceci ne soit pas explicitement illustré, les radiateurs 12a à 12n sont connectés à la grille de connexion 14, en tant qu'une partie de celle-ci, par une partie formant un pont. Comme cela est habituel, les motifs de câblage 1 lw sont revêtus d'une pâte de soudure, qui peut être appliquée
par un procédé d'impression sérigraphique, ou autre.
En ce qui concerne le procédé des figures I A et lB, il faut noter que les cartes de circuit imprimé 1 la à 1 in sont montées sur les radiateurs 12a à 12n respectifs en alignement avec la grille de connexion 14 de façon que des plots d'interconnexion formés sur les cartes de circuit imprimé 1 la à 1 In établissent un contact avec des fils d'interconnexion 13 correspondants. Après que l'alignement a été réalisé tel qu'il se présente, la grille de connexion 14 et les cartes de circuit imprimé 1 la à lin qu'elle porte passent dans un four de refusion de façon qu'on obtienne le soudage des fils d'interconnexion 13 sur les plots d'interconnexion
correspondants des cartes de circuit imprimé 1 la à 1 In.
Après que les cartes de circuit imprimé 1 la à lin ont donc été connectées de manière solide sur la grille de connexion 14 par l'intermédiaire des fils d'interconnexion 13, on monte des composants électriques et, ou bien, électroniques tels que des résistances, des condensateurs, des transistors, des circuits intégrés, etc., sur des parties respectives des motifs conducteurs 1 lw des cartes de circuit imprimé 1 la à 1 In, au moyen d'un robot ou d'un autre appareil approprié d'assemblage automatique. Puisqu'on répète la même procédure d'assemblage sur chacune des cartes de circuit imprimé 1 la à lin, le procédé d'assemblage des figures IA et lB est particulièrement adapté à un assemblage
automatique effectué avec un rendement élevé.
Toutefois, le procédé des figures lA et lB possède un inconvénient, en ce que l'alignement entre les cartes de circuit imprimé 1 la à 1 in et les fils d'interconnexion 13 se trouvant sur la grille de connexion 14 peut se perdre au
moment de la refusion de l'alliage de soudure, comme indiqué sur la figure 2.
En liaison avec la figure 2, on notera que la carte de circuit imprimé 1 la a tourné par rapport à la grille de connexion 14, et par conséquent, aux fils d'interconnexion 13, tandis que les cartes de circuit imprimé 1 lb et iln ont été transportées parallèlement par rapport à la grille de connexion 14. Dans ce cas, tandis que la connexion électrique entre les fils d'interconnexion 13 et les - - -alliaE plots d'interconnexion correspondants des cartes de circuit imprimé l a à 11 n peut être maintenue, le montage des composants électriques et, ou bien, électroniques sur les cartes de circuit imprimé suivant un alignement précis avec les motifs de câblage 1 lw devient difficile. Il faut noter que les cartes de circuit imprimé 1 la à 1 In portent des motifs conducteurs très fins comme motifs de câblage 11w de façon à augmenter la densité de montage des composants. Lorsque l'amplitude de déplacement ou de décalage des cartes de circuit imprimé lia à 1ln est trop grande, il n'est même plus possible de maintenir la connexion électrique entre les
fils d'interconnexion 13 et les plots correspondants.
Classiquement, il est donc nécessaire de mesurer l'écart pris par chacune des cartes de circuit imprimé 1 la à 1 ln, avec précision, au moyen d'un capteur prévu sur le robot, et de corriger l'écart de façon que les composants électroniques soient montés de façon correcte sur les cartes de circuit imprimé déplacées. Toutefois, un tel procédé de détection et de correction d'écart demande du temps même lorsqu'on utilise un appareil d'assemblage entièrement automatisé, et le rendement de production des appareils électroniques se détériore inévitablement. Selon une autre possibilité, on peut d'abord monter les composants sur chacune des cartes de circuit imprimé 1 la à 1 In avec une précision élevée, après quoi on monte chacune des cartes de circuit imprimé lia à 1i n sur la grille de connexion 14. De cette façon, on peut s'attendre à ce que l'erreur entre les composants et les motifs de câblage présents sur la carte de circuit imprimé soit minimisée, même si le positionnement relatif entre les fils d'interconnexion 13, et par conséquent la grille de connexion 14, et les plaquettes de circuit imprimé I la à 1 In se détériore comme dans le cas de la figure 2. Par ailleurs, un tel procédé classique a pour inconvénient que l'alliage de soudure présent sur la carte de circuit imprimé produit une refusion au moment du montage des fils d'interconnexion 13 sur les cartes de circuit imprimé 1 la à 1 In, et les composants déjà soudés qui sont présents sur les cartes de circuit imprimé suivant un alignement exact peuvent présenter un déplacement non voulu à la fin de l'opération. Lorsqu'un semblable déplacement apparaît, l'alignement entre les composants et les motifs de câblage correspondants 11 w présents sur le circuit
imprimé peut être perdu.
Afin d'éviter ce déplacement des composants sur la carte de circuit imprimé, il est nécessaire d'utiliser, pour l'opération de soudage intervenant en deuxième lieu, une composition d'alliage de soudure différente qui possède une température de fusion plus basse et d'effectuer la deuxième opération de soudure à une température inférieure, tandis que l'utilisation de cette autre composition d'alliage de soudure ou d'un four de refusion à température inférieure augmente
inévitablement le coût du produit.
C'est donc un but général de l'invention de fournir un procédé nouveau
et utile de production d'un appareil électronique, dans lequel les problèmes ci-
dessus évoqués sont éliminés.
Un autre but, plus particulier, de l'invention est de fournir un procédé permettant de produire un appareil à carte de circuit imprimé avec un rendement
élevé.
Selon l'invention, il est proposé un procédé permettant de produire un appareil qui comporte une carte de circuit imprimé, le procédé comprenant les opérations suivantes: (a) former une pluralité de régions de circuit sur une unique carte de circuit imprimé principale de façon que chaque région de ladite pluralité de régions de circuit comporte un motif conducteur qui correspond à une carte de circuit imprimé formant ledit appareil; (b) connecter un ou plusieurs fils d'interconnexion sur des plots d'électrodes correspondants de chacune desdites régions de circuit dans un état tel que les régions de ladite pluralité de régions de circuit soient connectées entre elles mécaniquement sous la forme de ladite carte de circuit imprimé principale et (c) diviser ladite carte de circuit imprimé principale, après ladite opération (b), en cartes de circuit imprimé distinctes correspondant chacune à
l'une desdites régions de circuit de ladite carte de circuit imprimé principale.
Selon l'invention, il est en outre proposé un ensemble carte de circuit comprenant: une carte de circuit imprimé principale comportant une pluralité de régions de circuit imprimé portant chacune un motif conducteur dans un état tel que les régions de ladite pluralité de régions de circuit imprimé sont connectées les unes avec les autres, ledit motif conducteur comportant un plot d'électrode dans chaque région de ladite pluralité de régions de circuit imprimé, et une structure de grille de connexion comportant une grille de connexion, ladite grille de connexion comportant une pluralité de régions de grille de connexion, et un fil, ou conducteurs, d'interconnexion se prolongeant, dans -X WIn chaque région de ladite pluralité de régions de grille de connexion, depuis ladite grille de connexion sous la forme d'un corps unitaire, ladite carte de circuit imprimé principale et ladite structure de grille de connexion étant interconnectées l'une avec l'autre électriquement et mécaniquement de façon que, dans chacune desdites régions de grille de connexion, ledit fil d'interconnexion soit soudé sur un plot d'électrode correspondant d'un motif conducteur dans la région de circuit imprimé qui
correspond à ladite région de grille de connexion.
Selon l'invention il est proposé un ensemble carte de circuit o ladite carte de circuit imprimé principale possède un premier bord et un deuxième bord, opposé, ladite pluralité de régions de circuit imprimé comportant des régions de circuit d'un premier groupe disposées le long dudit premier bord et des régions de circuit d'un deuxième groupe disposées le long dudit deuxième bord, et o ladite structure de grille de connexion comprend un premier élément de grille de connexion et un deuxième élément de grille de connexion comportant chacun ladite grille de connexion et ladite pluralité de fils d'interconnexion, ledit premier élément de grille de connexion étant disposé le long dudit premier bord de ladite carte de circuit imprimé principale de façon que lesdits fils d'interconnexion soient connectés à des plots d'électrodes correspondants respectifs situés dans lesdites régions de circuit du premier groupe, ledit deuxième élément de grille de connexion étant disposé le long dudit deuxième bord de ladite carte de circuit imprimé principale de façon que lesdits fils d'interconnexion soient connectés à des plots d'électrodes correspondants respectifs situés dans lesdites régions de
circuit du deuxième groupe.
Selon l'invention, le soudage des fils d'interconnexion sur les circuits imprimés s'effectue dans un état tel que les régions de la pluralité de région de circuit imprimé soient connectées entre elles de façon rigide. La structure de grille de connexion comporte en outre elle-même les régions de grille de connexion susdites dans un état tel que les régions de grille de connexion soient connectées entre elles de façon rigide. Ainsi, dès qu'un positionnement correct a été obtenu entre la structure de grille de connexion et la carte de circuit imprimé principale, l'alignement entre les fils d'interconnexion et les plots d'électrodes de la carte de circuit imprimé se maintient aisément dans toute la pluralité de régions de circuit imprimé et les régions de grille de connexion, même lorsque le traitement de
refusion de l'alliage de soudure est effectué.
I [1a1 Selon un mode de réalisation préféré de l'invention, le soudage des composants électroniques est effectué sur les régions de circuit imprimé en même temps que le soudage des fils d'interconnexion. Puisque chacune des régions de circuit imprimé est exempte de déplacement au moment du soudage, on peut obtenir un alignement très précis entre les composants électroniques et les motifs conducteurs correspondants des régions de circuit imprimé, tout en maintenant un
rendement de production élevé.
Après que les composants électroniques ont ainsi été montés, on divise la carte de circuit imprimé principale en une pluralité de cartes de circuit imprimé soit en cassant la carte de circuit imprimé principale de façon mécanique, soit en
découpant celle-ci à l'aide d'une machine à scier.
La description suivante, conçue à titre d'illustration de l'invention, vise
à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: les figures 1A et lB sont des schémas montrant un procédé classique de production d'appareils électroniques qui comportent une carte de circuit imprimé; la figure 2 est un schéma montrant les problèmes que l'on rencontre dans le procédé de production classique; les figures 3A et 3B sont des schémas montrant un premier mode de réalisation selon l'invention; la figure 4 est un organigramme montrant le procédé de production selon le premier mode de réalisation; la figure 5 est un schéma montrant une rainure ménagée sur la carte de circuit imprimé principale pour qu'on puisse la casser facilement; les figures 6A et 6B sont des schémas montrant un deuxième mode de réalisation de l'invention; les figures 7A et 7B sont des schémas montrant le produit final obtenu par le premier ou le deuxième mode de réalisation de l'invention; la figure 8 est un schéma montrant un circuit à l'état demi-fini, prêt pour subir le contrôle; la figure 9 est un organigramme montrant le processus de contrôle la figure 10 est un schéma montrant la structure d'un poste de contrôle utilisé pour contrôler l'appareil à l'état semi-fini; et la figure 1 est un schéma montrant la structure d'un autre poste de
contrôle utilisé pour contrôler l'appareil à l'état semi-fini.
Le procédé permettant de produire un appareil électronique au stade de demi-produit (c'est-à-dire à l'état semi-fini) est présenté sur les figures 3A et 3B, o la figure 3A montre le côté supérieur du demiproduit suivant une vue en perspective, tandis que la figure 3B montre le côté inférieur du demi-produit, également suivant une vue en perspective. On doit noter que le procédé représenté
produit un boîtier à semiconducteur au titre de l'appareil électronique.
Comme on peut le voir sur la figure 3A, le demi-produit comporte une carte de circuit imprimé principale 1, sur laquelle sont définies un certain nombre de régions de circuit imprimé la à In, o on notera que chacune des régions de circuit imprimé la à In comporte un motif de câblage lw et des composants électroniques 1 c, qui peuvent être une résistance, un condensateur, un transistor ou un circuit intégré. De plus, comme on peut le voir sur la figure 3B, des plaques de rayonnement de chaleur, ou radiateurs, 2a, 2b et 2n sont prévus du côté inférieur de la carte de circuit imprimé principale 1 en correspondance respective avec les régions la à In, les plaques de rayonnement de chaleur 2a, 2b et 2n se présentant
sous la forme d'un corps unitaire solidaire de la grille de connexion 4.
La grille de connexion 4 comporte elle-même une pluralité de régions de grille de connexion 4a à 4n, o la région 4a correspond à la région la, la
région 4b correspond à la région lb, et la région 4n correspond à la région ln.
Dans chacune des régions 4a à 4n, un ou plusieurs fils (ou conducteurs) d'interconnexion 3 sont prévus de façon à se prolonger de la grille de connexion 4 sous la forme d'une partie unitaire solidaire de celle-ci. Dans le produit semi-fini des figures 3A et 3B, chacun des fils d'interconnexion 3 est soudé sur un plot d'électrode correspondant lwc, qui est formé sur le côté inférieur de la carte de circuit imprimé principale 1, en connexion électrique avec le motif de câblage lw
de chacune des régions la à In.
La figure 4 montre le procédé de préparation du demi-produit des
figures 3A et 3B.
Comme on peut le voir sur la figure 4, au cours d'une étape SI, on applique une pâte de soudure sur le motif de câblage lw dans chacune des régions la à In de la carte de circuit imprimé principale 1, par un procédé
d'impression sérigraphique, ou tout autre procédé approprié.
Après l'étape SI, dans une étape S2, on aligne la carte de circuit imprimé principale 1, sur laquelle a donc été appliquée la pâte de soudure, par rapport à la grille de connexion 4, de façon que la carte de circuit I soit portée par les plaques de rayonnement de chaleur 2a à 2n et de façon que chacun des fils d'interconnexion 3 de la grille d'interconnexion 4 soit en contact avec un plot
d'électrode correspondant lwc.
Ensuite, tout en maintenant l'alignement entre la carte de circuit imprimé principale 1 et la grille de connexion 4, dans une étape S3, on place les composants électroniques lc sur la carte de circuit imprimé principale 1 en des emplacements prédéterminés respectifs, avec une grande précision. Ce placement des composants électroniques I c peut être effectué par un robot ou un autre
dispositif approprié d'assemblage automatique.
Après l'étape S3, dans une étape S4, on fait passer dans un four de refusion la carte de circuit imprimé principale 1 portant les composants électroniques lc et la grille de connexion 4 de façon à provoquer la refusion de la pâte de soudure appliquée aux motifs de câblage lw de la carte de circuit imprimé principale 1. En même temps, les plaques de rayonnement de chaleur 2a à 2n se
soudent sur la carte de circuit imprimé principale 1.
De plus, dans une étape S5, on coupe la grille de connexion 4 de façon que les fils d'interconnexion 3 soient séparés les uns des autres, et on contrôle les circuits imprimés respectifs ainsi formés dans l'état o ils se trouvent encore sur la carte de circuit imprimé principale 1 commune. Après le contrôle, on dote chacune des régions de circuit imprimé la à In d'un capuchon formant un
blindage électromagnétique.
Enfin, dans une étape S6, on divise la carte de circuit imprimé principale I en des cartes de circuit imprimé distinctes, correspondant aux régions la à ln. Au cours de l'étape S6, on peut placer un capuchon de blindage électromagnétique sur chacune des régions de circuit imprimé la à In pendant que les régions de circuit imprimé la à In sont connectées les unes aux autres sur la
carte de circuit imprimé principale 1.
Avec le procédé de la figure 4, l'alignement entre les composants lc et les motifs de câblage correspondants lw de la carte de circuit imprimé principale 1 se maintient facilement au moment de la refusion de l'étape S4, car l'opération de refusion s'effectue dans l'état o les régions de circuit imprimé la à I n sont connectées rigidement les unes avec les autres. Par exemple, il est possible de serrer ensemble la plaquette de circuit imprimé principale I et la grille de
connexion 4 à l'aide d'une pince en deux ou trois emplacements.
Au cours de l'étape S5 de la figure 4, on peut scier la carte de circuit imprimé principale 1 à l'aide d'une scie de découpage en diamant ou d'une scie laser. Selon une variante, on peut former une rainure en forme de V suivant la --- -nia frontière séparant les régions la à in, comme indiqué sur la figure 5, et rompre la carte de circuit imprimé principale I au niveau de la rainure en forme de V, la rainure en forme de V correspondant à la ligne en trait interrompu que l'on peut
voir sur la figure 3A.
On doit noter que la grille de connexion 4, les fils d'interconnexion 3 et les plaques de rayonnement de chaleur 2a à 2n sont faits de la même composition commune et peuvent être formés en alliage Fe-Ni-Co ("Covar"), en alliage Fe-Ni ("alliage 42"), ou en un alliage de Fe. La grille de connexion 4 peut avoir une épaisseur de 0,1 à 0,5 mm tout au long des fils d'interconnexion 3 et des plaques de rayonnement de chaleur 2a à 2n. Par conséquent, la grille de connexion4, les fils d'interconnexion 3 et les plaques de rayonnement de chaleur 2a à 2n forment une surface affleurante commune, si bien qu'un assemblage automatisé de la carte de circuit imprimé et, par conséquent, de l'appareil électronique s'effectue facilement sur une telle surface affleurante. Le procédé d'assemblage selon l'invention est donc particulièrement approprié à la production de substrats électroniques présentant une dissipation thermique améliorée.
Dans la description telle qu'elle a été dite jusqu'à ce point, la carte de
circuit imprimé I comporte également une carte de circuit imprimé qui possède un substrat en céramique. Lorsqu'on utilise un substrat en céramique, la carte de
circuit imprimé 1 peut avoir une épaisseur de 0,2 à 0,8 mm.
Les figures 6A et 6B représentent un deuxième mode de réalisation de l'invention, o la figure 6A montre le côté supérieur du demi-produit obtenu par le deuxième mode de réalisation, suivant une vue en perspective, tandis que la figure 6B montre le côté inférieur du demiproduit, également suivant une vue en perspective. Comme représenté sur les figures 6A et 6B, la carte de circuit imprimé principale 1 est maintenant définie à l'aide de régions de circuit imprimé lal à In1 et la2 à In2, o les régions lai à In1 et la2 à ln2 sont disposées suivant deux
rangées.
Du côté de la rangée comportant les régions lal à In1, est fixé un premier élément de grille de connexion 41, o l'élément de grille de connexion 41 comporte des régions de grille de connexion (41)a - (41)n correspondant respectivement aux régions la1 à i n1. Chacune des régions de grille de connexion (41)a à (41)n comporte elle-même une pluralité de fils d'interconnexion 31, et la grille de connexion 41 est connectée électriquement aussi bien que -I -11n mécaniquement à la carte de circuit imprimé principale 1 du fait du soudage de chacun des fils d'interconnexion 31 à un plot d'électrode correspondant lwc formé sur le côté inférieur de la carte de circuit imprimé principale 1. Sur la figure 6A, la représentation des motifs de câblage ainsi que celle des composants électroniques ont été omises pour ne pas compliquer le dessin. De la même façon, une autre grille de connexion 42, comportant des régions de grille de connexion (42)a à (42)n, est disposée en connexion électrique et mécanique avec les régions de circuit imprimé la2 à ln2 formant l'autre rangée de la carte de circuit imprimé principale 1. Il faut noter que chacune des régions de grille de connexion (42)a à (42)n comporte des fils d'interconnexion 32 qui se prolongent au titre d'une partie de la grille de connexion 42, la connexion de la grille de connexion 42 sur la carte de circuit imprimé principale 1 étant obtenue par soudage des fils d'interconnexion 32 avec des plots d'électrodes correspondants lwc formés sur le côté inférieur de la carte de circuit imprimé
principale 1 en correspondance avec les régions la2 à 1n2.
Une fois obtenu le demi-produit présenté sur les figures 6A et 6B, on soumet la carte de circuit imprimé principale I à une opération de division suivant les rainures en forme de V qui sont indiquées sur la figure 6A par des lignes en trait interrompu. Selon une variante, on peut effectuer le découpage à l'aide d'une
machine de sciage laser.
Avec la structure des figures 6A et 6B, on augmente notablement le rendement de production par comparaison avec le cas du premier mode de réalisation. Les figures 7A et 7B montrent la structure d'un appareil électronique obtenu à partir du demi-produit des figures 6A et 6B, après division de la carte de circuit imprimé principale 1 et découpage de la grille de connexion de façon que les fils d'interconnexion 3 ou 31, 32 soient déconnectés de la grille de
connexion 4, 41 ou 42.
Comme représenté sur les dessins, l'appareil électronique illustré est celui formé sur une carte de circuit imprimé correspondant à la région lal, la carte de circuit imprimé de l'appareil représenté étant obtenue par découpage de la carte de circuit imprimé principale 1. De plus, la carte de circuit imprimé laI porte la plaque de rayonnement de chaleur2a1 sur son côté inférieur et un capuchon conducteur 5 sur son côté supérieur, de sorte que le capuchon 5 réalise une interconnexion électrique avec la plaque de rayonnement de chaleur 2al se trouvant sur le côté inférieur de la carte de circuit imprimé lal via un trou de -- il.l il contact (non représenté) qui est formé dans la plaque de circuit imprimé lai. Par conséquent, les composants électroniques se trouvant sur la carte de circuit
imprimé lai sont protégés des interférences électromagnétiques.
On va maintenant décrire l'étape S6 de l'organigramme de la figure 4 visant à contrôler les appareils électroniques produits selon l'invention. Le contrôle est effectué sur un poste de contrôle qui est conçu de façon particulière pour contrôler les appareils particuliers se trouvant dans l'état de demi-produits, comme décrit en liaison avec le premier ou deuxième mode de réalisation de l'invention. La figure 8 montre le demi-produit prêt à être contrôlé dans le poste de contrôle, et on notera que les fils d'interconnexion 3 sont déconnectés vis-à-vis de la grille de connexion 4. D'autre part, les régions de circuit imprimé la à Iln sont toujours dans l'état o elles sont connectées entre elles sous la forme de la carte de
circuit imprimé principale 1.
Dans le demi-produit de la figure 8, les circuits présents sur les régions la à In fonctionnent, en principe, indépendamment les uns des autres, même si leur fonctionnement tend à être affecté par des interférences électromagnétiques mutuelles. De tels interférences électromagnétiques sont, au moment du contrôle, particulièrement sérieuses dans le cas de la structure de la figure 8, o les différents circuits sont disposés au voisinage les uns des autres, avec une séparation minuscule. Ainsi, leposte de contrôle comporte un blindage électromagnétique amovible qui couvre sélectivement le circuit faisant l'objet du contrôle. Il faut noter qu'un tel blindage électromagnétique est essentiel pour le contrôle des dispositifs et circuits utilisant les hyperfréquences, o les caractéristiques de fonctionnement tendent à changer lorsqu'on passe de l'état o un blindage électromagnétique est prévu à l'état o un tel blindage
électromagnétique n'est pas prévu.
Ainsi, le poste de contrôle effectue le contrôle dans l'état o le circuit est blindé par un capuchon métallique de substitution qui possède la même taille que le capuchon métallique qui sera utilisé dans le dispositif réel pour assurer le
blindage électromagnétique.
La figure 9 est un organigramme montrant le processus de contrôle selon le présent mode de réalisation de l'invention. On doit noter que l'opération de contrôle de la figure 9 correspond à l'étape S5 de la figure 4. Comme représenté I ila
sur la figure 9, le programme part d'une étape SI 1 consistant à charger le demi-
produit de la figure 8 sur le poste de contrôle.
Ensuite, dans une étape S12, un blindage électromagnétique est appliqué sur un circuit imprimé sélectionné de la carte de circuit imprimé principale 1, le contrôle étant effectué sur le circuit imprimé blindé au cours d'une étape S13. Après le contrôle de l'étape S13, on retire le blindage électromagnétique à l'étape S 14, et on le place sur un autre circuit imprimé de la carte I, le programme revenant à l'étape S 12. Dans ce cas, les étapes S 12 et S 13 se répètent jusqu'à ce que tous les circuits imprimés de la carte de circuit imprimé
principale lont été contrôlés les uns après les autres.
Selon une variante, à l'étape S 12, on peut placer le blindage sur tous les circuits imprimés la à in de la carte de circuit imprimé 1. Dans ce cas, il est
possible d'effectuer simultanément le contrôle de l'étape S 13.
Une fois le contrôle terminé, on retire le blindage électromagnétique du poste de contrôle et on dote les circuits imprimés de la carte de circuit imprimé principale 1 de blindages électromagnétiques permanents, comme le boîtier 5
représenté sur la figure 7A, ainsi que cela est indiqué à l'étape S 15.
Ensuite, une étape S16 correspondant à l'étape S6 de la figure 4 est effectuée, et on divise la carte de circuit imprimé principale 1 en plusieurs cartes
de circuit imprimé portant chacune un circuit imprimé qui a déjà été contrôlé.
Comme noté ci-dessus, il est souhaitable de donner au blindage électromagnétique du poste de contrôle, qui est appliqué au cours de l'étape S12, la même taille que le blindage électromagnétique permanent 5, de façon à assurer que les résultats du contrôle soient valables pour les appareils réels qui seront
expédiés aux clients.
La figure 10 montre la structure d'un poste de contrôle 20, qui comporte un plateau 21 sur lequel le demi-produit représenté sur la figure 8 est
monté pendant le contrôle.
On se reporte à la figure 10. La carte de circuit imprimé 1, formant le demi-produit et portant divers composants lc et divers motifs conducteurs lw sur diverses régions de circuit imprimé la à In, est amenée sur le plateau 21 par un
mécanisme d'avance non représenté, ainsi que cela est indiqué par une flèche.
Le plateau 21 porte lui-même un motif conducteur 2 la destiné à venir en contact avec les fils d'interconnexion 3 formés sur la carte de circuit imprimé 1, et le demi-produit ainsi formé, se présentant sous la forme de la carte de circuit imprimé 1, est amené au poste de contrôle 20 de façon que les régions de circuit
I ffi.
imprimé la à In soient mises en contact avec le plateau 21 les unes après les autres. Pour blinder chacun des circuits se trouvant sur les régions la à In et lw pendant le contrôle, le poste de contrôle 20 comporte un capuchon métallique de substitution 22 ayant une taille et une forme identiques à celles du boîtier de blindage qui sera réellement placé sur chacun des produits après la division des régions de circuit imprimé la à in en circuits distincts. De plus, pour assurer un contact correct des fils d'interconnexion 3 avec le motif conducteur21a correspondant, le capuchon métallique 22 est doté de tiges 22a qui sont poussées par des ressorts hélicoïdaux respectifs servant à pousser les fils d'interconnexion 3 contre le motif conducteur correspondant 21a du plateau 21. Grâce à l'utilisation du capuchon métallique 22, il est possible de contrôler l'appareil dans des conditions identiques à celles dans lesquelles l'appareil sera utilisé après son
expédition en tant que produit.
La figure 11 montre la structure d'un autre poste de contrôle 30, qui comporte un plateau 31 sur lequel le demi-produit représenté sur les figures 6A et
6B est monté.
On se reporte à la figure 11. La carte de circuit imprimé 1, formant le demi-produit et portant divers composants lc et divers motifs conducteurs lw sur diverses régions la1 à In1 et la2 à 1n2, est amenée sur le plateau 31 par une
machine d'avance non représentée, comme indiqué par une flèche.
Il faut noter que la carte de circuit imprimé 1 porte les grilles de connexion 41 et 42 sur ses deux bords latéraux respectifs, tandis que les fils d'interconnexion 31 et 32 sont déconnectés vis-à-vis des grilles de connexion respectives 41 et 42 pour permettre le contrôle. De plus, chacune des grilles de connexion 41 et 42 comporte des trous de picots 4x destinés à venir en prise avec des picots d'avance non représentés. Par conséquent, les grilles de connexion 41 et 42, et par conséquent la carte de circuit imprimé 1, sont amenées de manière
stable dans la direction indiquée par la flèche.
Le plateau 31 comporte lui-même des régions de plateau 31a et 31b portant respectivement des motifs conducteurs 31 la et 3 lb destinés à venir en contact avec les fils d'interconnexion 31 et 32 formés sur une région de circuit imprimé de la carte de circuit imprimé 1, par exemple la région In, et les régions de circuit imprimé l a à 1 nl viennent en contact avec le plateau 31 B les unes après les autres. De la même façon, les régions de circuit imprimé la2 à In2
viennent en contact avec le plateau 31A les unes après les autres.
-I [ila Pour protéger chacun des circuits des régions lai à Inl et la2 à ln2 pendant le contrôle, le poste de contrôle 30 comporte un capuchon métallique de substitution 32 qui est formé d'une première partie 32A et d'une deuxième partie 32B, chacune des première et deuxième parties 32A et 32B ayant une taille et une forme identiques à celles du boîtier de blindage qui sera réellement placé sur chacun des produits après que les régions de circuit imprimé lai à nl et la2 à ln2 auront été divisées en circuits distincts. De plus, pour assurer un contact correct des fils d'interconnexion 31 et 32 avec les motifs conducteurs correspondants 31a et 3 lb, les parties 32A et 32B du capuchon métallique sont dotées de tiges 32a et 32b qui sont poussées par des ressorts hélicoïdaux respectifs afin de pousser les fils d'interconnexion 31 et 32 contre les motifs conducteurs
correspondants 31 la et 31b du plateau 31.
En utilisant le poste de contrôle de la figure 11, on peut effectuer le contrôle de l'appareil de manière efficace dans les conditions qui seront celles de
l'utilisation de l'appareil après son expédition en tant que produit.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du
procédé et du dispositif dont la description vient d'être donnée à titre simplement
illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas
du cadre de l'invention.

Claims (6)

REVENDICATIONS
1. Procédé permettant de contrôler un circuit formé sur une carte de circuit imprimé principale, ladite carte de circuit imprimé principale comportant une pluralité de circuits imprimés sur des régions de circuits imprimé respectives définies sur une carte de circuit imprimé principale commune, caractérisé en ce qu'il comporte les opérations suivantes: produire un blindage électromagnétique sur ladite carte de circuit imprimé principale (1) de façon à couvrir un circuit imprimé (l a à 1 n) qui doit être contrôlé, et effectuer un contrôle sur ledit circuit imprimé (la à In) qui est doté
dudit blindage électromagnétique.
2. Procédé selon la revendication 1, caractérisé en ce que ladite opération consistant à produire le blindage électromagnétique est effectuée sur tous lesdits circuits imprimés (la à ln) de ladite carte de circuit imprimé
principale (1).
3. Procédé selon la revendication 1, caractérisé en ce qu'il comporte en outre les opérations suivantes: enlever ledit blindage électromagnétique dudit circuit imprimé (la à ln) après ladite opération de contrôle; placer un blindage électromagnétique permanent (5) sur ledit circuit imprimé; et diviser ladite carte de circuit imprimé principale (1) en une pluralité de cartes de circuit imprimé (la à In) portant chacune un motif conducteur (1w); ledit blindage électromagnétique de contrôle ayant une taille identique
à celle dudit blindage électromagnétique permanent (5).
4. Poste de contrôle pour la mise en oeuvre du procédé de contrôle
d'une carte de circuit imprimé selon les revendications I à 3, caractérisé par:
un plateau (21) destiné à porter une carte de circuit imprimé principale (1), la carte de circuit imprimé principale (1) étant définie à l'aide d'une pluralité de régions de circuit imprimé (la à In) portant chacune un motif conducteur (1w) et des composants (lc) correspondants, ladite carte de circuit imprimé principale (1) portant en outre une pluralité de fils d'interconnexion (3) sur chacune desdites régions de circuit imprimé (la à In), permettant de contrôler chacune desdites régions de circuit imprimé (la à ln); un motif conducteur (21a) placé sur ledit plateau (21) en correspondance avec lesdits fils d'interconnexion (3) d'une région de circuit imprimé (la à In) comprise dans ladite carte de circuit imprimé principale (1); et un boîtier de blindage (22) ayant une taille et une forme identiques à celles d'un boîtier de blindage qui est placé sur ladite région de circuit imprimé (la
In) après le contrôle effectué par ledit poste de contrôle.
5. Poste de contrôle selon la revendication 4, caractérisé en ce que ledit boîtier de blindage (22) comporte en outre une pluralité de tiges (22a) étant poussées par des ressorts respectifs et poussant lesdits fils d'interconnexion (3)
contre ledit motif conducteur (21 la) qui se trouve sur ledit plateau (21).
6. Poste de contrôle selon la revendication 4, caractérisé en ce que ledit motif conducteur présent sur ledit plateau (31) comporte des premier et deuxième motifs conducteurs (3 la, 31 b) correspondant auxdits fils d'interconnexion (3) d'une paire de régions de circuit imprimé mutuellement adjacentes (la, à Inl, la2 à ln2), et o ledit boîtier de blindage comporte une première partie (32A) servant à couvrir une région de circuit imprimé qui est en contact avec ledit premier motif conducteur (31 la) et une deuxième partie (32b) servant à couvrir une région de circuit imprimé adjacente qui est en contact avec ledit deuxième motif conducteur (31lb) lorsque ladite carte de circuit imprimé principale (1) est montée sur ledit plateau (31), chacune desdites première et deuxième parties (32A, 32B) dudit boîtier de blindage ayant la taille et la forme d'un boîtier de blindage qui sera placé sur lesdites régions de circuit imprimé après
le contrôle par ledit poste de contrôle.
FR9906621A 1995-03-17 1999-05-26 Poste et procede de controle d'une carte de circuit imprime Expired - Fee Related FR2786276B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05857495A JP3368451B2 (ja) 1995-03-17 1995-03-17 回路基板の製造方法と回路検査装置

Publications (2)

Publication Number Publication Date
FR2786276A1 true FR2786276A1 (fr) 2000-05-26
FR2786276B1 FR2786276B1 (fr) 2001-11-30

Family

ID=13088221

Family Applications (2)

Application Number Title Priority Date Filing Date
FR9513850A Expired - Fee Related FR2731869B1 (fr) 1995-03-17 1995-11-22 Carte de circuit et procede de fabrication de cette carte de circuit
FR9906621A Expired - Fee Related FR2786276B1 (fr) 1995-03-17 1999-05-26 Poste et procede de controle d'une carte de circuit imprime

Family Applications Before (1)

Application Number Title Priority Date Filing Date
FR9513850A Expired - Fee Related FR2731869B1 (fr) 1995-03-17 1995-11-22 Carte de circuit et procede de fabrication de cette carte de circuit

Country Status (7)

Country Link
US (2) US5671531A (fr)
JP (1) JP3368451B2 (fr)
KR (1) KR100227206B1 (fr)
CN (2) CN1053315C (fr)
DE (1) DE19541334C2 (fr)
FR (2) FR2731869B1 (fr)
TW (1) TW370764B (fr)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920984A (en) * 1993-12-10 1999-07-13 Ericsson Ge Mobile Communications Inc. Method for the suppression of electromagnetic interference in an electronic system
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
JP2937188B2 (ja) * 1997-05-12 1999-08-23 松下電器産業株式会社 電子ユニットの製造装置と製造方法
US6002263A (en) * 1997-06-06 1999-12-14 Cascade Microtech, Inc. Probe station having inner and outer shielding
TW421980B (en) * 1997-12-22 2001-02-11 Citizen Watch Co Ltd Electronic component device, its manufacturing process, and collective circuits
US6314328B1 (en) * 1998-05-29 2001-11-06 Siemens Energy & Automation, Inc. Method for an alarm event generator
US6223091B1 (en) * 1998-05-29 2001-04-24 Siemens Energy & Automation, Inc. Alarm event generator apparatus, means and system
JP3617368B2 (ja) * 1999-04-02 2005-02-02 株式会社村田製作所 マザー基板および子基板ならびにその製造方法
NL1012420C2 (nl) * 1999-06-23 2000-12-28 Johannes Nicolaas Peperkamp Werkwijze voor het doormeten van elektronische componenten, in het bijzonder ge´ntegreerde schakelingen, en daarvoor bestemde inrichting.
US7004644B1 (en) * 1999-06-29 2006-02-28 Finisar Corporation Hermetic chip-scale package for photonic devices
US6445202B1 (en) 1999-06-30 2002-09-03 Cascade Microtech, Inc. Probe station thermal chuck with shielding for capacitive current
JP2001124961A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光部品実装用基板及びその製造方法
US6368147B1 (en) * 2000-03-02 2002-04-09 Microhelix, Inc. Zero insertion force percutaneous connector and flexible brain probe assembly
US6719582B1 (en) 2000-03-02 2004-04-13 Micro Helix, Inc. Method of making a flexible electrode bio-probe assembly
JP4511002B2 (ja) * 2000-08-23 2010-07-28 京セラ株式会社 半導体素子収納用パッケージの製造方法
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
JP2004047759A (ja) * 2002-07-12 2004-02-12 Alps Electric Co Ltd 電子ユニットの集合基板
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
JP4194918B2 (ja) * 2003-10-31 2008-12-10 シャープ株式会社 受光装置の製造方法
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
CN100441067C (zh) * 2003-12-24 2008-12-03 上海贝岭股份有限公司 一种抑制电磁干扰的地线布图方法
US20050159925A1 (en) * 2004-01-15 2005-07-21 Elias Gedamu Cache testing for a processor design
US20050172178A1 (en) * 2004-01-15 2005-08-04 Elias Gedamu Cache-testable processor identification
US20050172182A1 (en) * 2004-01-15 2005-08-04 Elias Gedamu Optimal operational voltage identification for a processor design
US8399972B2 (en) * 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US20080112151A1 (en) * 2004-03-04 2008-05-15 Skyworks Solutions, Inc. Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
JP4969113B2 (ja) * 2006-02-22 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7498646B2 (en) * 2006-07-19 2009-03-03 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
US7954215B2 (en) * 2007-03-19 2011-06-07 Epson Toyocom Corporation Method for manufacturing acceleration sensing unit
JP5157357B2 (ja) * 2007-10-10 2013-03-06 日亜化学工業株式会社 発光装置用パッケージの集合構造体およびその製造方法、ならびに発光装置の製造方法
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
CN102036477B (zh) * 2009-09-24 2012-08-29 鸿富锦精密工业（深圳）有限公司 印刷电路板组合
WO2011091691A1 (fr) * 2010-01-29 2011-08-04 华为技术有限公司 Procédé et dispositif de blindage électromagnétique
AT511757B1 (de) * 2011-08-12 2013-06-15 Eaton Gmbh Verfahren zur herstellung eines elektrischen kontaktträgers
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
US8948712B2 (en) 2012-05-31 2015-02-03 Skyworks Solutions, Inc. Via density and placement in radio frequency shielding applications
KR101921686B1 (ko) 2012-06-14 2018-11-26 스카이워크스 솔루션즈, 인코포레이티드 와이어 본드 패드 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈
WO2014011808A1 (fr) 2012-07-13 2014-01-16 Skyworks Solutions, Inc. Conception de ceinture d'immunisation radioélectrique
US20140218851A1 (en) * 2013-02-01 2014-08-07 Microsoft Corporation Shield Can
JP6193622B2 (ja) * 2013-05-28 2017-09-06 日本特殊陶業株式会社 配線基板ユニットおよびリード付き配線基板の製造方法
CN105163517B (zh) * 2015-08-06 2018-01-05 常州嘉诚数码科技有限公司 柔性线路板与导线焊接工艺
WO2019138904A1 (fr) * 2018-01-11 2019-07-18 株式会社村田製作所 Module de commutation
US11588268B1 (en) 2018-11-28 2023-02-21 Titan3 Technology LLC Extendable electrical outlet enclosure
US11159005B1 (en) 2018-11-28 2021-10-26 Jeffrey P. Baldwin Electrical box assembly with an adjustable voltage divider
US20230010770A1 (en) * 2021-07-09 2023-01-12 Cree, Inc. High Performance Semiconductor Device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031470A (ja) * 1989-05-30 1991-01-08 Murata Mfg Co Ltd 電子部品の製造方法
US5218294A (en) * 1991-01-22 1993-06-08 Advanced Test Technologies Inc. Contactless test method for testing printed circuit boards
WO1994008248A1 (fr) * 1992-09-30 1994-04-14 Advanced Test Technologies Inc. Procede et systeme de mise a l'essai sans contact de plaquettes de circuits imprimes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780431A (en) * 1972-09-25 1973-12-25 Bowmar Ali Inc Process for producing computer circuits utilizing printed circuit boards
GB2034527B (en) * 1978-10-11 1983-03-02 Matsushita Electric Ind Co Ltd Method of manufacturing flexible printed circuit sheets
CA1138122A (fr) * 1978-10-13 1982-12-21 Yoshifumi Okada Carte de cablage imprime souple
US4343084A (en) * 1980-02-08 1982-08-10 Rca Corporation Method for making printed circuit boards with connector terminals
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
JPS57190339A (en) * 1981-05-19 1982-11-22 Pioneer Electronic Corp Manufacture of printed circuit board unit
US4641112A (en) * 1985-03-12 1987-02-03 Toko, Inc. Delay line device and method of making same
JPH0636393B2 (ja) * 1987-04-15 1994-05-11 松下電器産業株式会社 電子部品の製造方法
JPH01165196A (ja) * 1987-12-22 1989-06-29 Nec Corp プリント板実装方法
US4980219A (en) * 1988-04-06 1990-12-25 Casio Computer Co., Ltd. Carrier tape for bonding IC devices and method of using the same
FI113937B (fi) * 1989-02-21 2004-06-30 Tatsuta Electric Wire & Gable Painettu piirilevy ja menetelmä sen valmistamiseksi
DE3925814A1 (de) * 1989-08-04 1991-02-07 Broadcast Television Syst Verfahren zum verloeten von elektrischen bauelementen mit einer leiterplatte
US5031073A (en) * 1990-05-02 1991-07-09 Hewlett-Packard Company Fault-isolating apparatus and method for connecting circuitry
JPH04359463A (ja) * 1991-06-05 1992-12-11 Oki Electric Ind Co Ltd モールドパッケージ形ハイブリッドｉｃの製造方法
US5512710A (en) * 1992-08-21 1996-04-30 Cts Corporation Multilayer package with second layer via test connections
JP2541465B2 (ja) * 1993-07-31 1996-10-09 日本電気株式会社 混成集積回路装置
US5399969A (en) * 1993-08-05 1995-03-21 General Electric Company Analyzer of gradient power usage for oblique MRI imaging
KR960009111B1 (en) * 1993-09-23 1996-07-10 Lg Electronic Components Co Hybrid ic structure
US5517110A (en) * 1995-04-06 1996-05-14 Yentec Inc. Contactless test method and system for testing printed circuit boards

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031470A (ja) * 1989-05-30 1991-01-08 Murata Mfg Co Ltd 電子部品の製造方法
US5218294A (en) * 1991-01-22 1993-06-08 Advanced Test Technologies Inc. Contactless test method for testing printed circuit boards
WO1994008248A1 (fr) * 1992-09-30 1994-04-14 Advanced Test Technologies Inc. Procede et systeme de mise a l'essai sans contact de plaquettes de circuits imprimes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 015, no. 108 (E - 1045) 14 March 1991 (1991-03-14) *

Also Published As

Publication number Publication date
KR100227206B1 (ko) 1999-10-15
CN1112088C (zh) 2003-06-18
FR2731869B1 (fr) 1999-08-27
FR2786276B1 (fr) 2001-11-30
TW370764B (en) 1999-09-21
JP3368451B2 (ja) 2003-01-20
CN1221313A (zh) 1999-06-30
JPH08255861A (ja) 1996-10-01
CN1131897A (zh) 1996-09-25
DE19541334C2 (de) 2003-05-22
DE19541334A1 (de) 1996-09-19
US5940964A (en) 1999-08-24
FR2731869A1 (fr) 1996-09-20
CN1053315C (zh) 2000-06-07
US5671531A (en) 1997-09-30

Similar Documents

Publication Publication Date Title
FR2786276A1 (fr) Poste et procede de controle d'une carte de circuit imprime
EP0239494B1 (fr) Boîtier de circuit intégré
FR2762929A1 (fr) Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur
BE1016484A3 (fr) Connecteur dans lequel des portions de bornes peuvent etre aisement arrangees en respectant un grand pas.
FR2690003A1 (fr) Résistance pastille à couche métallique.
EP0287451A1 (fr) Procédé de connexion d'un composant électronique pour son test et son montage
FR2617335A1 (fr) Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre
WO1996019013A1 (fr) Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
FR2471726A1 (fr) Circuit electronique et procede de fabrication
FR2489611A1 (fr) Procede de fabrication d'un support d'affichage pour diode electroluminescente
FR2631742A1 (fr) Module de circuit integre a soudure amelioree des pattes
FR2746985A1 (fr) Resonateur piezoelectrique
FR2908587A1 (fr) Plaque de circuit imprime permettant le passage de tres forts courants et procede de realisation correspondant.
EP1252804B1 (fr) Module de radiocommunication se presentant sous la forme d'un macro composant electronique, structure d'interposition et procede de report sur une carte-mere correspondants
EP3932152A1 (fr) Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées
CA2352138C (fr) Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
EP1114456B1 (fr) Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat
FR2479639A1 (fr) Dispositif d'assemblage entre composants electroniques de caracteristiques mecaniques differentes et son procede de realisation
CH659259A5 (fr) Dispositif pour le depot electrolytique d'un materiau conducteur sur des plaques de circuits integres.
FR2827964A1 (fr) Dispositif de montage d'un boitier lga et procede d'etablissement de contacts avec le boitier
WO2023156249A1 (fr) Organe d'interconnexion électrique d'un circuit imprimé et d'au moins un équipement électrique et procédé de connexion
EP2132776B1 (fr) Boîtier de circuit integre, notamment pour capteur d'image et procede de positionnement.
FR2704114A1 (fr) Structure de boîtier pour dispositif électronique du type à montage en surface et procédé de montage d'une telle structure sur une plaquette à câblage imprimée.
EP0163581A1 (fr) Procédé de réalisation d'un dispositif de raccordement électrique entre deux cartes de circuits imprimés, dispositif ainsi obtenu, et procédé de raccordement électrique mettant en oeuvre ce dispositif
FR2697125A1 (fr) Procédé de montage d'une microstructure et microstructure montée selon le procédé.

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20110801