DE19541334A1 - Schaltungssubstrat mit Verbindungsleitungen und Herstellungsprozeß für dasselbe - Google Patents
Schaltungssubstrat mit Verbindungsleitungen und Herstellungsprozeß für dasselbeInfo
- Publication number
- DE19541334A1 DE19541334A1 DE19541334A DE19541334A DE19541334A1 DE 19541334 A1 DE19541334 A1 DE 19541334A1 DE 19541334 A DE19541334 A DE 19541334A DE 19541334 A DE19541334 A DE 19541334A DE 19541334 A1 DE19541334 A1 DE 19541334A1
- Authority
- DE
- Germany
- Prior art keywords
- printed circuit
- circuit board
- zones
- lead frame
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010276 construction Methods 0.000 title description 8
- 238000000429 assembly Methods 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 238000012360 testing method Methods 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 44
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 238000005476 soldering Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010998 test method Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 3
- 239000000463 material Substances 0.000 claims 1
- 239000000047 product Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 6
- 239000011265 semifinished product Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- 101150069263 tra gene Proteins 0.000 description 2
- 241001464057 Electroma Species 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/10886—Other details
- H05K2201/10924—Leads formed from a punched metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49799—Providing transitory integral holding or handling portion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
Die vorliegende Erfindung betrifft allgemein Elektro
nikgeräte und spezieller die Herstellung eines solchen Ge
rätes, welches ein Substrat aufweist, auf dem ein Verdrah
tungsmuster ausgebildet ist und wobei eine oder mehrere
elektrische oder Elektronik-Komponenten darauf befestigt
sind.
Elektronikgeräte, inklusive solcher für Mikrowellenan
wendungen, enthalten allgemein verschiedene Komponenten,
wie beispielsweise Kondensatoren, Widerstände, Transistoren
und integrierte Schaltungen, die auf einer gemeinsamen ge
druckten Leiterplatte montiert sind.
Wenn derartige Elektronikgeräte in einer großen Zahl
hergestellt werden, wird eine Anzahl identischer gedruckter
Schaltungsplatten in solcher Weise hergestellt, daß die ge
druckten Schaltungsplatten identische Schaltungsmuster tra
gen und Komponenten, wie beispielsweise Kondensatoren, Wi
derstände, Transistoren oder integrierte Schaltungen darauf
befestigt sind, die in Kontakt mit den entsprechenden
Schaltungsmustern stehen. Indem ferner die gedruckten
Schaltungsplatten durch einen Aufschmelzofen zusammen mit
den darauf angeordneten Komponenten geführt werden, bewirkt
die Lötpaste, die auf die Schaltungsmuster im Siebdruck
aufgebracht wurde, ein Aufschmelzen und die Komponenten
werden fest auf den entsprechenden Schaltungsmustern ange
lötet. Es sind ferner Verbindungsleitungen auf der gedruck
ten Schaltungsplatte vorgesehen und stehen in Verbindung
mit verschiedenen Eingangs- und Ausgangselektrodenanschluß
flächen als auch in Verbindung mit verschiedenen Stromelek
trodenanschlußflächen und Erdungsanschlußflächen. Bei den
neuerlichen Halbleiterschaltungen, bei denen die Komponen
ten in einer hohen Montagedichte befestigt sind, kann die
gedruckte Schaltungsplatte ferner mit einer Wärmesenke aus
gestattet sein, um die durch die Komponenten erzeugte Wärme
zu zerstreuen.
Um derartige Elektronikgeräte in einer großen Zahl und
mit einem hohen Durchsatz der Produktion herzustellen, wird
vorgeschlagen, die Verbindungsleitungen auf den gedruckten
Schaltungsplatten in einem solchen Zustand zu befestigen,
daß die Verbindungsleitungen auf einen gemeinsamen Lei
tungsrahmen als ein integraler Teil desselben hergestellt
werden. Der Leitungsrahmen kann eine Wärmesenke enthalten,
und zwar ebenfalls als Teil desselben.
Die Fig. 1A und 1B zeigen einen herkömmlichen Prozeß
zur Befestigung der Verbindungsleitungen 13 auf gedruckten
Schaltungsplatten 11a-11n, wobei Fig. 1A die obere Seite
der gedruckten Schaltungsplatten 11a-11n zeigt, während
Fig. 1B die Bodenseite derselben zeigt.
Gemäß den Fig. 1A und 1B trägt jede der gedruckten
Schaltungsplatten 11a-11n darauf ein Verdrahtungsmuster
11w und es sind Verbindungsleitungen 13 auf einem gemeinsa
men Leitungsrahmen 14 als ein Teil desselben gehalten. Fer
ner enthält der Leitungsrahmen 14 Wärmesenken 12a-12n je
weils in Entsprechung zu den gedruckten Schaltungsplatten
11a-11n. Obwohl dies nicht explizit veranschaulicht ist,
sind die Wärme senken 12a-12n mit dem Leitungsrahmen 14
als ein Teil derselben über ein Überbrückungsteil verbun
den. In der üblichen Weise sind die Verdrahtungsmuster 11w
mit einer Lötpaste beschichtet, die mit Hilfe eines Sieb
druckprozesses oder ähnlichem aufgebracht werden kann.
Bei dem Prozeß der Fig. 1A und 1B sei darauf hingewie
sen, daß die gedruckten Schaltungsplatten 11a-11n auf den
jeweiligen Wärmesenken 12a-12n in Ausrichtung mit dem
Leiterrahmen 14 derart montiert sind, daß die Verbindungs
anschlußflächen, die auf den gedruckten Schaltungsplatten
11a-11n ausgebildet sind, einen Kontaktangriff mit den
entsprechenden Verbindungsleitungen 13 aufbauen. Nachdem
die Ausrichtung als solche erreicht ist, werden der Lei
tungsrahmen 14 und die gedruckten Schaltungsplatten 11a-
11n darauf durch einen Aufschmelzofen hindurchgeführt, um
ein Anlöten der Verbindungsleitungen 13 auf den entspre
chenden Verbindungsanschlußflächen der gedruckten Schal
tungsplatten 11a-11n zu erreichen.
Nachdem die gedruckten Schaltungsplatten 11a-11n auf
diese Weise fest auf dem Leitungsrahmen 14 über die Verbin
dungsleitungen 13 angeschlossen sind, werden elektrische
und/oder Elektronik-Komponenten, wie beispielsweise Wider
stände, Kondensatoren, Transistoren, integrierte Schaltun
gen und ähnliches auf den jeweiligen Teilen der Halbleiter
muster 11w der gedruckten Schaltungsplatten 11a-11n befe
stigt, und zwar durch einen Roboter oder ein anderes geeig
netes, einen automatischen Zusammenbau durchführendes Ge
rät. Da die gleiche Zusammenbauprozedur für jede der ge
druckten Schaltungsplatten 11a-11n wiederholt wird, ist
der Zusammenbauprozeß der Fig. 1A und 1B speziell für einen
automatischen Zusammenbau mit einem hohen Durchsatz geeig
net.
Der Prozeß der Fig. 1A und 1B ist jedoch mit einem
Nachteil behaftet dahingehend, daß die Ausrichtung zwischen
den gedruckten Schaltungsplatten 11a-11n und den Verbin
dungsleitungen 13 auf dem Leitungsrahmen 14 zu dem Zeit
punkt des Aufschmelzens der Lötlegierung verlorengehen
kann, wie in Fig. 2 gezeigt ist.
Es sei in Verbindung mit Fig. 2 darauf hingewiesen,
daß die gedruckte Schaltungsplatte 11a hinsichtlich des
Leitungsrahmens 14 gedreht ist und damit die Verbindungs
leitungen 13 verdreht sind, während die gedruckten Schal
tungsplatten 11b und 11n parallel hinsichtlich des Lei
tungsrahmens 14 verlegt sind. Während bei einem solchen
Fall die elektrische Verbindung zwischen den Verbindungs
leitungen 13 und den entsprechenden Verbindungs-Anschluß
flächen auf den gedruckten Schaltungsplatten 11a-11n auf
rechterhalten werden kann, wird die Befestigung der elek
trischen und/oder Elektronik-Komponenten auf den gedruckten
Schaltungsplatten in exakter Ausrichtung mit den Verdrah
tungsmustern 11w darauf schwierig. Es sei darauf hingewie
sen, daß die gedruckten Schaltungsplatten 11a-11n sehr
feine Leitermuster für die Verdrahtungsmuster 11w tragen,
um die Montagedichte der Komponenten darauf zu erhöhen.
Wenn das Ausmaß der Versetzung oder des Driftens der ge
druckten Schaltungsplatten 11a-11n übermäßig groß wird,
kann selbst die elektrische Verbindung zwischen den Verbin
dungsleitungen 13 und den entsprechenden Anschlußflächen
nicht länger aufrechterhalten werden.
Es war daher in herkömmlicher Weise erforderlich, die
Abweichung jeder der gedruckten Schaltungsplatten 11a-11n
genau durch einen Sensor zu messen, der an dem Roboter vor
gesehen ist und die Abweichung in solcher Weise zu korri
gieren, daß die Elektronikkomponenten richtig auf den ver
setzten gedruckten Schaltungsplatten montiert wurden. Je
doch erfordert ein solcher Prozeß des Detektierens und Kor
rigierens der Abweichung Zeit, selbst wenn ein vollautoma
tisiertes Zusammenbaugerät verwendet wird und es wird der
Durchsatz der Produktion der Elektronikgeräte unvermeidlich
verschlechtert.
Alternativ kann man zunächst die Komponenten auf jeder
der gedruckten Schaltungsplatten 11a-11n mit hoher Präzi
sion montieren, gefolgt von der Montage jeder der gedruck
ten Schaltungsplatten 11a-11n auf dem Leitungsrahmen 14.
Es wird dabei erwartet, daß der Fehler zwischen den Kompo
nenten und den Verdrahtungsmustern auf der gedruckten
Schaltungsplatte minimal gehalten wird, selbst wenn die re
lative Positionierung zwischen den Verbindungsleitungen 13
und damit dem Leitungsrahmen 14 und den gedruckten Schal
tungsplatten 11a-11n, wie im Falle von Fig. 2, ver
schlechtert wird.
Andererseits ist ein solcher herkömmlicher Prozeß mit
dem Nachteil behaftet, daß die Lötlegierung auf der ge
druckten Schaltungsplatte ein Aufschmelzen zu dem Zeitpunkt
der Befestigung der Verbindungsleitungen 13 auf den ge
druckten Schaltungsplatten 11a-11n verursacht und daß die
bereits auf den gedruckten Schaltungsplatten in exakter
Ausrichtung aufgelöteten Komponenten eine unerwünschte
Drift als Ergebnis erfahren. Wenn ein derartiges Driften
auftritt, kann die Ausrichtung zwischen den Komponenten und
den entsprechenden Verdrahtungsmustern 11w auf der gedruck
ten Schaltungsplatte verlorengehen.
Um ein solches Driften der Komponenten auf der ge
druckten Schaltungsplatte zu vermeiden, ist es erforder
lich, eine unterschiedliche Lötlegierungszusammensetzung zu
verwenden, die eine niedrigere Schmelztemperatur für das
zweite Mal des Lötprozesses hat und es ist nötig, den zwei
ten Lötvorgang bei einer niedrigeren Temperatur auszufüh
ren, wobei aber die Verwendung einer solchen zusätzlichen
Lötlegierungszusammensetzung oder eines Ofens mit niedrige
rer Temperatur für den Aufschmelzvorgang unvermeidlich die
Herstellungskosten erhöht.
Es ist daher eine allgemeine Aufgabe der vorliegenden
Erfindung, einen neuartigen und nützlichen Prozeß zur Her
stellung eines Elektronikgerätes zu schaffen, bei dem die
vorangegangen geschilderten Probleme beseitigt sind.
Ein anderes spezifischeres Ziel der vorliegenden Er
findung besteht darin, ein Verfahren zu schaffen, um ein
Gerät mit einer gedruckten Schaltungsplatte mit hohem
Durchsatz herzustellen.
Ein anderes Ziel der vorliegenden Erfindung besteht
darin, ein Verfahren zu schaffen, um ein Gerät herzustel
len, welches eine gedruckte Schaltungsplatte enthält, wobei
das Verfahren die folgenden Schritte umfaßt:
- (a) Ausbilden einer Vielzahl von Schaltungszonen auf einer einzelnen gedruckte Haupt-Schaltungsplatte, derart, daß jede der Vielzahl der Schaltungszonen ein Leitermuster enthält, welches einer gedruckten Schaltungsplatte ent spricht, die das Gerät bildet,
- (b) Anschließen eines oder mehrerer Verbindungslei tungen an den entsprechenden Anschlußflächenelektroden in jeder der Schaltungszonen in einem Zustand, bei dem die Vielzahl der Schaltungszonen miteinander mechanisch in der Form der gedruckte Haupt-Schaltungsplatte verbunden werden, und
- (c) Aufteilen der gedruckte Haupt-Schaltungsplatte nach dem Schritt (b) in einzelne gedruckte Schaltungsplat ten, von denen jede einer der Schaltungszonen auf der ge druckte Haupt-Schaltungsplatte entspricht.
Ein anderes Ziel der vorliegenden Erfindung besteht
darin, eine Schaltungsplattenanordnung nach dem Anspruch 8
zu schaffen, wobei die gedruckte Haupt-Schaltungsplatte ei
ne erste Kante und eine zweite gegenüberliegende Kante auf
weist und die Vielzahl der gedruckten Schaltungszonen erste
Gruppen-Schaltungszonen enthalten, die entlang der ersten
Kante angeordnet sind, und zweite Gruppen-Schaltungszonen
enthalten, die entlang der zweiten Kante angeordnet sind,
und wobei die Leiterrahmenstruktur ein erstes Leiterrahmen
teil und ein zweites Leiterrahmenteil umfaßt, von denen je
des den Leiterrahmen und die Vielzahl der Anschlußleitungen
enthält, wobei das erste Leiterrahmenteil entlang der er
sten Kante der gedruckte Haupt-Schaltungsplatte in solcher
Weise angeordnet ist, daß die Verbindungsleitungen mit je
weiligen entsprechenden Elektrodenanschlußflächen in den
ersten Gruppen-Schaltungszonen verbunden werden und das
zweite Führungsrahmenteil entlang der zweiten Kante der ge
druckte Haupt-Schaltungsplatte in solcher Weise angeordnet
ist, daß die Verbindungsleitungen mit jeweiligen entspre
chenden Elektrodenanschlußflächen in den zweiten Gruppen-
Schaltungszonen verbunden werden.
Gemäß der vorliegenden Erfindung wird das Anlöten der
Verbindungsleitungen auf den gedruckten Schaltungen in dem
Zustand durchgeführt, bei dem die Vielzahl der gedruckten
Schaltungszonen miteinander starr verbunden werden. Die
Leitungsrahmenstruktur enthält ihrerseits die vorausgegan
gen erwähnten Leitungsrahmenzonen in einem Zustand, bei dem
die Leitungsrahmenzonen starr miteinander verbunden werden.
Wenn dabei einmal eine richtige Positionierung zwischen der
Leiterrahmenstruktur und der gedruckte Haupt-
Schaltungsplatte erreicht ist, wird die Ausrichtung zwi
schen den Verbindungsleitungen und den Anschlußflächen-
Elektroden auf der gedruckten Schaltungsplatte in einfacher
Weise aufrechterhalten, und zwar über die Vielzahl der ge
druckten Schaltungszonen hinweg und auch der Leiterrahmen
zonen hinweg, selbst wenn der Aufschmelzprozeß der Lötle
gierung vorgenommen wird.
Bei einer bevorzugten Ausführungsform der vorliegenden
Erfindung wird das Anlöten der Elektronikkomponenten auf
die gedruckten Schaltungszonen gleichlaufend mit dem Anlö
ten der Verbindungsleitungen ausgeführt. Da jede der ge
druckten Schaltungszonen zum Zeitpunkt des Lötvorganges
frei von einer Drift ist, kann man eine hohe Präzision der
Ausrichtung zwischen den Elektronikkomponenten und den ent
sprechenden Leitermustern auf den gedruckten Schaltungszo
nen erreichen, wobei ein hoher Produktionsdurchsatz auf
rechterhalten wird.
Nachdem die Elektronikkomponenten in dieser Weise mon
tiert sind, wird die gedruckte Haupt-Schaltungsplatte in
eine Vielzahl von gedruckten Schaltungsplatten entweder da
durch aufgeteilt, indem die gedruckte Haupt-Schaltungsplat
te mechanisch aufgebrochen wird oder diese mit Hilfe einer
Sägemaschine zerschnitten wird.
Andere Ziele und weitere Merkmale der vorliegenden Er
findung ergeben sich aus der folgenden detaillierten Be
schreibung unter Hinweis auf die beigefügten Zeichnungen.
Fig. 1A und 1B sind Diagramme, die einen herkömmlichen
Prozeß der Herstellung von Elektronikgeräten zeigen, welche
eine gedruckte Schaltungsplatte enthalten;
Fig. 2 ist ein Diagramm, welches die Probleme auf
zeigt, die bei dem herkömmlichen Herstellungsprozeß entste
hen;
Fig. 3A und 3B sind Diagramme, welche eine erste Aus
führungsform der vorliegenden Erfindung zeigen;
Fig. 4 ist ein Flußdiagramm, welches den Herstellungs
prozeß gemäß der ersten Ausführungsform veranschaulicht;
Fig. 5 ist ein Diagramm, welches eine Nut zeigt, die
in einer gedruckten Haupt-Schaltungsplatte ausgebildet ist,
um den Zerschneidungsprozeß derselben zu vereinfachen;
Fig. 6A und 6B sind Diagramme, die eine zweite Ausfüh
rungsform der vorliegenden Erfindung veranschaulichen;
Fig. 7A und 7B sind Diagramme, die das Endprodukt zei
gen, welches durch irgendeine der ersten und zweiten Aus
führungsformen der vorliegenden Erfindung erhalten wurde;
Fig. 8 ist ein Diagramm, welches ein Halbprodukt einer
Schaltung bereit zum Testen zeigt;
Fig. 9 ist ein Flußdiagramm, welches den Prozeß des
Testens veranschaulicht;
Fig. 10 ist ein Diagramm, welches die Konstruktion ei
ner Testausrüstung zeigt, die zum Testen des Gerätes in dem
Zustand des Halbproduktes verwendet wird; und
Fig. 11 ist ein Diagramm, welches die Konstruktion ei
ner Testausrüstung zeigt, die zum Testen des Gerätes in dem
Zustand des Halbproduktes verwendet wird.
Die Fig. 3A und 3B zeigen den Prozeß zur Herstellung
eines Elektronikgerätes in dem Zustand eines Halbproduktes,
wobei die Fig. 3A die Oberseite des Halbproduktes in einer
perspektivischen Ansicht zeigt, während die Fig. 3B die Bo
denseite des Halbproduktes ebenfalls in einer perspektivi
schen Ansicht zeigt. Es sei darauf hingewiesen, daß der
veranschaulichte Prozeß ein Halbleiterpaket als das Elek
tronikgerät erzeugt.
Gemäß Fig. 3A enthält das Halbprodukt eine haupt-ge
druckte Leiterplatte 1, auf der eine Anzahl gedruckter
Schaltungszonen 1a-1n festgelegt sind, wobei darauf hin
gewiesen sei, daß jede der gedruckten Schaltungszonen 1a-
1n ein Verdrahtungsmuster 1w und Elektronikkomponenten 1c
enthält, die aus einem Widerstand, einem Kondensator, einem
Transistor oder einer integrierten Schaltung bestehen kön
nen. Wie ferner aus Fig. 3B zu ersehen ist, sind Wärmesen
ke-Platten 2a, 2b und 2n auf der Bodenseite der gedruckte
Haupt-Schaltungsplatte 1 jeweils in Entsprechung zu den Zo
nen 1a-1n vorgesehen, wobei die Wärmesenke-Platten 2a, 2b
und 2n als ein einheitlicher, integraler Körper des Lei
tungsrahmens 4 ausgebildet sind.
Der Leitungsrahmen 4 enthält seinerseits eine Vielzahl
von Leitungsrahmenzonen 4a-4n, wobei die Zone 4a der Zone
1a entspricht, die Zone 4b der Zone 1b entspricht und die
Zone 4n der Zone 1n entspricht. In jeder der Zonen 4a-4n
sind ein oder mehrere Verbindungsleiter 3 vorgesehen, so
daß sie sich von dem Leitungsrahmen 4 als einheitlicher in
tegraler Teil desselben weg erstrecken. Bei dem Halbprodukt
der Fig. 3A und 3B ist jede der Verbindungsleitungen 3 auf
eine entsprechende Elektrodenanschlußfläche 1wc angelötet,
die auf der Bodenseite der gedruckten Haupt-Schaltungs
platte 1 in elektrischer Verbindung mit dem Verdrahtungs
muster 1w in jeder der Zonen 1a-1n ausgebildet ist.
Fig. 4 zeigt den Prozeß zur Herstellung des Halb
produktes der Fig. 3A und 3B.
Gemäß Fig. 4 wird eine Lötpaste auf das Verdrahtungs
muster 1w in jeder der Zonen 1a-1n der gedruckten Haupt-
Schaltungsplatte 1 bei einem Schritt S1 mit Hilfe eines
Siebdruckprozesses oder irgendeines anderen geeigneten Pro
zesses aufgebracht.
Nach dem Schritt S1 wird die so mit der Lötpaste ver
sehene gedruckte Haupt-Schaltungsplatte 1 hinsichtlich des
Leitungsrahmens 4 bei einem Schritt S2 ausgerichtet, so daß
die Schaltungsplatte 1 auf den Wärmesenke-Platten 2a-2n
abgestützt ist und derart, daß jede der Verbindungsleitun
gen 3 des Leitungsrahmens 4 einen Kontakt mit einer ent
sprechenden Elektrodenanschlußfläche 1wc bildet.
Als nächstes werden unter Aufrechterhaltung der Aus
richtung zwischen der gedruckten Haupt-Schaltungsplatte 1
und dem Leitungsrahmen 4 die Elektronikkomponenten 1c bei
einem Schritt S3 auf die gedruckte Haupt-Schaltungsplatte 1
an den jeweiligen vorbestimmten Stellen mit hoher Präzision
plaziert. Ein derartiges Plazieren der Elektronikkomponen
ten 1c kann durch einen Roboter oder eine andere geeignete
automatisierte Zusammenbauausrüstung ausgeführt werden.
Nach dem Schritt S3 wird die gedruckte Haupt-
Schaltungsplatte 1, welche die Elektronikkomponenten 1c und
den Leitungsrahmen 4 trägt, durch einen Aufschmelzofen bei
einem Schritt S4 hindurchgeführt, um ein Aufschmelzen der
Lötpaste zu bewirken, die auf die Verdrahtungsmuster 1c auf
der gedruckten Haupt-Schaltungsplatte 1 aufgebracht wurde.
Gleichzeitig werden die Wärmesenke-Platten 2a-2n auf der
gedruckten Haupt-Schaltungsplatte 1 aufgelötet.
Ferner wird bei einem Schritt S5 der Leitungsrahmen 4
in solcher Weise geschnitten, daß die Verbindungsleitungen
3 voneinander getrennt werden und es werden dann die ein
zelnen in solcher Weise hergestellten gedruckten Schaltun
gen in dem Zustand getestet, den sie noch auf der gemeinsa
men gedruckten Haupt-Schaltungsplatte 1 haben. Nach dem Te
sten wird jede der gedruckten Schaltungszonen 1a-1n mit
einer elektromagnetischen Abschirmkappe versehen.
Schließlich wird bei einem Schritt S6 die gedruckte
Haupt-Schaltungsplatte 1 in einzelne gedruckte Schal
tungsplatten entsprechend den Zonen 1a-1n aufgeteilt. Bei
dem Schritt S6 kann man eine elektromagnetische Abschirm
kappe auf jede der gedruckten Schaltungszonen 1a-1n vor
sehen, und zwar während eines Zustandes, bei dem die ge
druckten Schaltungszonen 1a-1n noch auf der gedruckten
Haupt-Schaltungsplatte 1 miteinander verbunden sind.
Gemäß dem Prozeß von Fig. 4 wird die Ausrichtung zwi
schen den Komponenten 1c und den entsprechenden Verdrah
tungsmustern 1w auf der gedruckten Haupt-Schaltungsplatte 1
in einfacher Weise zu dem Zeitpunkt des Aufschmelzens bei
dem Schritt S4 aufrechterhalten, wobei der Aufschmelzprozeß
bei dem Zustand durchgeführt wird, bei dem die gedruckten
Schaltungszonen 1a-1n starr miteinander verbunden sind.
Beispielsweise können die gedruckte Haupt-Schaltungsplatte
1 und der Leitungsrahmen 4 mit Hilfe einer Klemme an zwei
oder drei Stellen aneinandergeklemmt werden.
Bei dem Schritt S5 von Fig. 4 kann man die gedruckte
Haupt-Schaltungsplatte 1 durch eine Diamant-Zerteilungssäge
oder eine Lasersäge zersägen. Alternativ ist es möglich,
eine V-gestaltete Nut entlang der Grenze zwischen den Zonen
1a-1n auszubilden, wie dies in Fig. 5 gezeigt ist, und
dann die gedruckte Haupt-Schaltungsplatte 1 an der V-
gestalteten Nut zerbrechen, wobei die V-gestaltete Nut der
in Fig. 3A gezeigten unterbrochenen Linie entspricht.
Es sei darauf hingewiesen, daß der Leitungsrahmen 4,
die Verbindungsleitungen 3 und die Wärmesenke-Platten 2a-
2n die gleiche gemeinsame Zusammensetzung haben und aus ir
gendeiner Fe-Ni-Co-Legierung ("Covar"), Fe-Ni-Legierung
("42-Legierung") oder einer Fe-Legierung hergestellt sein
können. Der Leitungsrahmen 4 kann eine Dicke von 0,1-0,5
mm über die Verbindungsleitungen 13 und die Wärmesenke-
Platten 2a-2n hinweg haben. Da durch Formen der Leitungs
rahmen 4, die Verbindungsleitungen 3 und die Wärmesenke-
Platten 2a-2n eine gemeinsame ebene Fläche haben und es
wird dadurch der automatisierte Zusammenbau der gedruckten
Schaltungsplatte und damit der Elektronikvorrichtung auf
einer solchen ebenen Fläche wesentlich vereinfacht. Somit
ist der Zusammenbauprozeß der vorliegenden Erfindung beson
ders für die Herstellung von Elektroniksubstraten mit einer
verbesserten Wärmeabführung geeignet.
Bei der vorangegangenen Beschreibung enthält die ge
druckte Schaltungsplatte 1 auch eine gedruckte Schal
tungsplatte, die ein Keramiksubstrat aufweist. Wenn ein Ke
ramiksubstrat verwendet wird, kann die gedruckte Schal
tungsplatte 1 eine Dicke von 0,2-0,8 mm haben.
Die Fig. 6A und 6B zeigen eine zweite Ausführungsform
der vorliegenden Erfindung, wobei die Fig. 6A die obere
Seite eines Halbproduktes in einer perspektivischen Ansicht
zeigt, welches durch die zweite Ausführungsform erhalten
wird, während die Fig. 6B die Bodenseite des Halbproduktes
ebenfalls in perspektivischer Ansicht zeigt.
Gemäß den Fig. 6A und 6B ist nun die gedruckte Haupt-
Schaltungsplatte 1 mit den gedruckten Schaltungszonen 1a₁-1n₁ und 1a₂-1n₂ definiert, wobei die Zonen 1a₁-1n₁ und
1a₂-1n₂ in zwei Reihen angeordnet sind.
Auf der Seite der Reihe, welche die Zonen 1a₁-1n₁
enthält, ist eine erste Leiterrahmenkonstruktion 4₁ ange
bracht, wobei die Leiterrahmenkonstruktion 4₁ Leiterrah
menzonen (4₁)a-(4₁)n enthält, die jeweils den Zonen 1a₁-1n₁
entsprechen. Jeder der Leiterrahmenzonen (4₁)a-(4₁)n
enthält seinerseits eine Vielzahl von Verbindungsleitungen
3₁ und der Leitungsrahmen 4₁ ist elektrisch als auch mecha
nisch durch Anlöten jeder der Verbindungsleitungen 3₁ an
eine entsprechende Elektrodenanschlußfläche 1wc, die auf
der Bodenseite der gedruckten Haupt-Schaltungsplatte 1 aus
gebildet ist, mit der gedruckten Haupt-Schaltungsplatte 1
verbunden. In Fig. 6A ist die Darstellung der Verdrahtungs
muster als auch die Elektronikkomponenten der Einfachheit
halber von der Zeichnung weggelassen.
In ähnlicher Weise enthält ein anderer Leitungsrahmen
4₂ die Leiterrahmenzonen (4₂)a-(4₂)n und ist sowohl elek
trisch als auch mechanischen mit den gedruckten Schal
tungszonen 1a₂-1n₂ verbunden, die eine andere Reihe auf
der gedruckten Haupt-Schaltungsplatte 1 bilden. Es sei dar
auf hingewiesen, daß jede der Leiterrahmenzonen (4₂)a-(4₂)n
Verbindungsleitungen 3₂ enthält, die von einem Teil
des Leitungsrahmens 4₂ abgehen, wobei die Verbindung des
Leitungsrahmens 4₂ auf der gedruckten Haupt-Schaltungs
platte 1 dadurch erreicht wird, indem die Verbindungsleiten
3₂ mit den entsprechenden Elektrodenanschlußflächen 1wc
verlötet werden, die auf der Bodenseite der gedruckten
Haupt-Schaltungsplatte 1 in Entsprechung zu den Zonen 1a₂-
1n₂ ausgebildet sind.
Nachdem das in den Fig. 6A und 6B gezeigte Halbprodukt
erhalten ist, wird die gedruckte Haupt-Schaltungsplatte 1
einem Zerteilungsprozeß entlang den V-gestalteten Nuten un
terzogen, die in Fig. 6A durch eine unterbrochene Linie ge
zeigt sind. Alternativ kann das Zerteilen auch mit Hilfe
einer Laser-Sägemaschine erreicht werden.
Gemäß der Konstruktion der Fig. 6A und 6B wird der
Produktionswirkungsgrad verglichen mit dem Fall der ersten
Ausführungsform wesentlich erhöht.
Die Fig. 7A und 7B zeigen die Konstruktion eines Elek
tronikgerätes, welches aus dem Halbprodukt der Fig. 6A und
6B dadurch erhalten wird, indem die gedruckte Haupt-
Schaltungsplatte 1 zerteilt wird und indem der Leitungsrah
men so zerschnitten wird, daß die Verbindungsleitungen 3
oder 3₁, 3₂ von dem Leitungsrahmen 4, 4₁ oder 4₂ abgetrennt
werden.
Gemäß den Zeichnungen besteht das veranschaulichte
Elektronikgerät aus dem einen, welches auf einer gedruckten
Schaltungsplatte ausgebildet ist, entsprechend der Zone
1a₁, wobei die gedruckte Schaltungsplatte des veranschau
lichten Gerätes dadurch erhalten wird, indem die gedruckte
Haupt-Schaltungsplatte 1 zerteilt wird. Ferner trägt die
gedruckte Schaltungsplatte 1a₁ die Wärmesenke-Platte 2a₁
auf der Bodenseite derselben und eine leitende Kappe 5 auf
der Oberseite derart, daß die Kappe 5 eine elektrische Ver
bindung mit der Wärmesenke-Platte 2a₁ auf der Bodenseite
der gedruckten Schaltungsplatte 1a₁ über eine Kontaktboh
rung (nicht gezeigt), die in der gedruckten Schaltungs
platte 1a₁ ausgebildet ist, erreicht. Dadurch werden die
Elektronikkomponenten auf der gedruckten Schaltungsplatte
1a₁ gegenüber einer elektromagnetischen Interferenz abge
schirmt.
Es soll nun als nächstes eine Beschreibung des Schrit
tes S6 des Flußdiagrammes der Fig. 4 gegeben werden, um die
Elektronikgeräte zu testen, die durch die vorliegende Er
findung hergestellt wurden. Der Test wird auf einer Test
ausrüstung durchgeführt, die so ausgelegt ist, um speziell
die einzelnen Geräte in der Stufe des Halbproduktes zu te
sten, welches unter Hinweis auf die erste oder zweite Aus
führungsform der Erfindung beschrieben wurde.
Fig. 8 zeigt das Halbprodukt bereit zum Testen in der
Testausrüstung, wobei darauf hingewiesen sei, daß die Ver
bindungsleitungen 3 von den Leitungsrahmen 4 abgetrennt
sind. Andererseits befinden sich die gedruckten Schaltungs
zonen 1a-1n noch in dem Zustand, bei dem sie miteinander
verbunden sind, und zwar in der Form der gedruckten Haupt-
Schaltungsplatte 1.
Bei dem Halbprodukt von Fig. 8 funktionieren die
Schaltungen auf den Zonen 1a-1n im Prinzip voneinander
unabhängig, während der Betrieb der Schaltungen dazu neigt,
über die elektromagnetische Interferenz gegenseitig beein
flußt zu werden. Eine solche elektromagnetische Interferenz
zum Zeitpunkt des Testvorganges ist insbesondere bei der
Konstruktion von Fig. 8 ernstzunehmen, bei der die einzel
nen Schaltungen nebeneinander bei minimaler Trennung ange
ordnet sind. Somit enthält die Testausrüstung einen ent
fernbaren elektromagnetischen Schirm, der selektiv die
Schaltung abdeckt, die einem Test unterzogen wird.
Es sei darauf hingewiesen, daß eine solche elektroma
gnetische Abschirmung für das Testen der Mikrowellenvor
richtungen und Schaltungen wesentlich ist, bei denen die
Betriebseigenschaften dazu neigen, zwischen dem Zustand,
bei dem eine elektromagnetische Abschirmung vorgesehen ist
und dem Zustand, bei dem keine solche elektromagnetische
Abschirmung vorgesehen ist, sich zu ändern.
Somit führt die Testausrüstung den Testvorgang in dem
Zustand durch, bei dem die Schaltung durch eine Dummy-
Metallkappe abgeschirmt ist, welche die gleiche Größe hat
wie die Metallkappe, die bei der tatsächlichen Vorrichtung
für eine elektromagnetische Abschirmung verwendet wird.
Fig. 9 ist ein Flußdiagramm, welches die Prozedur des
Testvorganges gemäß der vorliegenden Ausführungsform der
Erfindung veranschaulicht. Es sei darauf hingewiesen, daß
der Testprozeß von Fig. 9 dem Schritt S5 von Fig. 4 ent
spricht.
Gemäß Fig. 9 startet die Schrittfolge mit einem
Schritt S11, um das Halbprodukt der Fig. 8 auf die Testaus
rüstung zu laden.
Als nächstes wird bei einem Schritt S12 eine elektro
magnetische Abschirmung auf eine ausgewählte gedruckte
Schaltung auf der gedruckten Haupt-Schaltungsplatte 1 auf
gesetzt und es wird ein Test hinsichtlich der abgeschirmten
gedruckten Schaltung bei einem Schritt S13 ausgeführt. Nach
dem Testen gemäß dem Schritt S13 wird die elektromagneti
sche Abschirmung bei einem Schritt S14 entfernt und die
elektromagnetische Abschirmung wird auf eine andere ge
druckte Schaltung auf der Platte 1 vorgesehen, indem zu dem
Schritt S12 zurückgekehrt wird. In diesem Fall werden die
Schritte S12 und S13 wiederholt, bis alle gedruckten Schal
tungen auf der gedruckten Haupt-Schaltungsplatte 1 eine
nach der anderen getestet sind.
Alternativ kann bei dem Schritt S12 die Abschirmung
für alle die gedruckten Schaltungen 1a-1n auf der ge
druckten Schaltungsplatte 1 vorgesehen werden. In diesem
Fall kann der Testvorgang bei dem Schritt S13 gleichzeitig
ausgeführt werden.
Nachdem der Testvorgang vervollständigt ist, wird die
elektromagnetische Abschirmung der Testausrüstung entfernt
und es werden die gedruckten Schaltungen auf der gedruckten
Haupt-Schaltungsplatte 1 mit einer dauerhaften elektroma
gnetischen Abschirmung versehen, wie einem Gehäuse 5, das
in Fig. 7A gezeigt ist, wie dies bei dem Schritt S15 ange
zeigt ist.
Es wird dann weiter ein Schritt S16 ausgeführt, der
dem Schritt S6 von Fig. 4 entspricht und es wird die ge
druckte Haupt-Schaltungsplatte 1 in eine Vielzahl von ge
druckten Schaltungsplatten aufgeteilt, von denen jede eine
gedruckte Schaltung trägt, die bereits getestet worden ist.
Wie an früherer Stelle erwähnt worden ist, ist es wün
schenswert, eine elektromagnetische Abschirmung der Test
ausrüstung vorzusehen, die bei dem Schritt S12 aufgesetzt
wird und die die gleiche Größe hat wie die Größe der dauer
haften elektromagnetischen Abschirmvorrichtung 5, um si
cherzustellen, daß das Testergebnis für die aktuellen Gerä
te Gültigkeit hat, die an die Verbraucher verschickt wer
den.
Fig. 10 zeigt die Konstruktion einer Testausrüstung
20, die einen Objekttisch 21 enthält, auf dem das in Fig. 8
gezeigte Halbprodukt während des Testes montiert ist.
Gemäß Fig. 10 wird die gedruckte Schaltungsplatte 1,
die das Halbprodukt bildet und die verschiedenen Komponen
ten 1c und Leitermuster 1w darauf an verschiedenen gedruck
ten Schaltungszonen 1a-1n trägt, über den Objekttisch 21
geführt, und zwar mit Hilfe eines nicht gezeigten Förderme
chanismus, wie dies durch einen Pfeil angezeigt ist.
Der Objekttisch 21 trägt seinerseits ein Leitermuster
21a zum Angriff an die Verbindungsleitungen 3, die auf der
gedruckten Schaltungsplatte 1 ausgebildet sind, und es wird
das Halbprodukt, welches auf solche Weise als gedruckte
Schaltungsplatte 11 ausgebildet worden ist, zu der Testaus
rüstung 20 derart gefördert, daß die gedruckten Schaltungs
zonen 1a-1n eine nach der anderen in Eingriff mit dem Ob
jekttisch 21 gelangen.
Um jede der Schaltungen auf den Zonen 1a-1w während
des Testvorganges abzuschirmen, enthält die Testausrüstung
20 eine Dummy-Metallkappe 22 mit einer Größe und einer Ge
stalt, die identisch sind mit einem Abschirmgehäuse, wel
ches tatsächlich auf jedem Produkt vorgesehen wird, nachdem
die gedruckten Schaltungszonen 1a-1n in getrennte Schal
tungen aufgeteilt worden sind. Um ferner eine richtige An
lage oder Angriff der Verbindungsleitungen 3 mit dem ent
sprechender Leitermuster 21a sicherzustellen, ist die Me
tallkappe 22 mit Stiften 22a ausgestattet, die durch jewei
lige Schraubenfedern angedrückt werden, um die Verbindungs
leitungen 3 gegen das entsprechende Leitermuster 21a auf
den Objekttisch 21 zu drücken. Durch die Verwendung der Me
tallkappe 22 ist es möglich, die Vorrichtung in einem Zu
stand zu testen, der identisch dem Zustand ist, in welchem
die Vorrichtung nach der Verschickung als Produkt verwendet
wird.
Fig. 11 zeigt die Konstruktion einer andern Testaus
rüstung 30, die einen Objekttisch 31 enthält, auf dem das
in den Fig. 6A und 6B gezeigte Halbprodukt montiert wird.
Gemäß Fig. 11 wird die gedruckte Schaltungsplatte 1,
die das Halbprodukt bildet und verschiedene Komponenten 1c
und Leitermuster 1w darauf auf verschiedenen Zonen 1a₁-1n₁
und 1a₂-1n₂ trägt, über den Objekttisch 31 mit Hilfe
eines Fördermechanismus gefördert, der nicht gezeigt ist,
wie dies durch einen Pfeil angezeigt ist.
Es sei darauf hingewiesen, daß die gedruckte Schal
tungsplatte 1 die Rahmen 4₁ und 4₂ an beiden Seitenkanten
derselben trägt, während die Verbindungsleitungen 3₁ und 3₂
von den jeweiligen Rahmen 4₁ und 4₂ zum Zwecke des Testens
abgetrennt sind. Ferner enthält jeder der Rahmen 4₁ und 4₂,
Perforationen 4x für den Eingriff mit einem Kettenrad des
Fördermechanismus, der nicht veranschaulicht ist. Dadurch
werden die Leiterrahmen 4₁ und 4₂ und damit die gedruckte
Schaltungsplatte 1 stabile in der mit einem Pfeil angegebe
nen Richtung gefördert.
Der Objekttisch 31 enthält seinerseits Objekttischzo
nen 31A und 31B, die jeweils Leitermuster 31a und 31b tra
gen für den Angriff mit den Verbindungsleitungen 3₁ und 3₂,
die auf einer gedruckten Schaltungszone auf der gedruckten
Schaltungsplatte 1 ausgebildet sind, wie beispielsweise die
Zone 1n und die gedruckten Schaltungszonen 1a₁-1n₁ gelan
gen eine nach der anderen aufeinanderfolgend in Eingriff
mit dem Objekttisch 31B. In ähnlicher Weise gelangen die
gedruckten Schaltungszonen 1a₂-1n₂ eine nach der anderen
in Aufeinanderfolge in Eingriff mit dem Objekttisch 31A.
Um jede der Schaltungen auf den Zonen 1a₁-1n₁ und 1a₂-1n₂
während des Testvorganges abzuschirmen, enthält die
Testausrüstung 30 eine Dummy-Metallkappe 32, die aus einem
ersten Teil 32A und einem zweiten Teil 32B gebildet ist,
wobei jede der ersten und zweiten Teile 32A und 32B eine
Größe und eine Gestalt haben, die identisch sind mit einem
Abschirmgehäuse, welches tatsächlich auf jedem der Produkte
vorgesehen wird, nachdem die gedruckten Schaltungszonen 1a₁-1n₁
und 1a₂-1n₂ in getrennte Schaltungen aufgeteilt wor
den sind. Um ferner einen richtigen Angriff der Verbin
dungsleitungen 3₁ und 3₂ mit den entsprechenden Leitermu
stern 31a und 31b sicherzustellen, sind die Metallkappen
teile 32A und 32B mit Stiften 32a und 32b ausgestattet, die
durch jeweilige Schraubenfedern angedrückt werden, um die
Verbindungsleitungen 3₁ und 3₂ auf die entsprechenden Lei
termuster 31a und 31b auf dem Objekttisch 31 anzudrücken.
Durch die Verwendung der Testausrüstung von Fig. 11
kann der Test der Vorrichtung effizient in dem gleichen Zu
stand erreicht werden, in welchem die Vorrichtung nach der
Verschickung eines Produktes verwendet wird.
Ferner ist die vorliegende Erfindung nicht auf die zu
vor beschriebenen Ausführungsformen beschränkt, sondern es
sind vielfältige Abwandlungen und Modifikationen möglich,
ohne dadurch den Rahmen der vorliegenden Erfindung zu ver
lassen.
Claims (22)
1. Verfahren zur Herstellung eines Gerätes, welches eine
gedruckte Schaltungsplatte enthält, gekennzeichnet durch
die folgenden Schritte:
- (a) Ausbilden einer Vielzahl von Schaltungszonen (1a₁-1n₁) auf einer einzelnen gedruckten Haupt-Schalt ungsplatte (1), derart, daß jede der Vielzahl der Schal tungszonen ein Leitermuster (1c) enthält, welches einer ge druckten Schaltungsplatte entspricht, die das Gerät bildet,
- (b) Anschließen einer oder mehrerer Verbindungslei tungen (3, 3₁, 3₂) an entsprechende Anschlußflächenelektro den (1wc) in jeder der Schaltungszonen in einem Zustand, bei dem die Vielzahl der Schaltungszonen (1a-1n) mecha nisch in der Form der gedruckten Haupt-Schaltungsplatte (1) miteinander verbunden sind, und
- (c) nach dem Schritt (b) Aufteilen der gedruckten Haupt-Schaltungsplatte (1) in einzelne gedruckte Schal tungsplatten (1a-1n), von denen jede einer der Schal tungszonen auf der gedruckten Haupt-Schaltungsplatte ent spricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Schritt (b) einen Schritt umfaßt, bei dem ein Auf
schmelzen einer auf den Leitermustern (1c) vorgesehenen
Lötmateriallegierung verursacht bzw. herbeigeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das Verfahren die folgenden Schritte umfaßt:
Ausbilden einer Leiterrahmenstruktur (4, 4a-4n, 3) mit einem Leiterrahmenkörper (4) in solcher Weise, daß der Leiterrahmenkörper eine Vielzahl von Leiterrahmenzonen (4a- 4n) enthält, von denen jede eine oder mehrere der Verbin dungsleitungen (3) trägt und derart, daß die Verbindungs leitungen sich von dem Leiterrahmenkörper (4) als ein inte graler Teil desselben erstrecken, und
wobei der Schritt (b) die Schritte umfaßt, gemäß einem Aneinanderanbringen der Leiterrahmenstruktur (4, 4a-4n, 3) an der gedruckten Haupt-Schaltungsplatte (1) in solcher Weise, daß in jeder der Leiterrahmenzonen (4a-4n) die ei ne oder mehrere Verbindungsleitungen (3) an jeweilige ent sprechende Anschlußflächenelektroden (1wc) einer gedruckten Schaltungszone (1a-1n) angelötet werden, die der Leiter rahmenzone (4a-4n) entspricht.
Ausbilden einer Leiterrahmenstruktur (4, 4a-4n, 3) mit einem Leiterrahmenkörper (4) in solcher Weise, daß der Leiterrahmenkörper eine Vielzahl von Leiterrahmenzonen (4a- 4n) enthält, von denen jede eine oder mehrere der Verbin dungsleitungen (3) trägt und derart, daß die Verbindungs leitungen sich von dem Leiterrahmenkörper (4) als ein inte graler Teil desselben erstrecken, und
wobei der Schritt (b) die Schritte umfaßt, gemäß einem Aneinanderanbringen der Leiterrahmenstruktur (4, 4a-4n, 3) an der gedruckten Haupt-Schaltungsplatte (1) in solcher Weise, daß in jeder der Leiterrahmenzonen (4a-4n) die ei ne oder mehrere Verbindungsleitungen (3) an jeweilige ent sprechende Anschlußflächenelektroden (1wc) einer gedruckten Schaltungszone (1a-1n) angelötet werden, die der Leiter rahmenzone (4a-4n) entspricht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
die Leiterrahmenstruktur in jeder der Vielzahl der Leiter
rahmenzonen ein Wärmesenketeil (2a-2n) enthält, welches
als einheitlicher integraler Teil des Leiterrahmenkörpers
(4) ausgebildet ist, und daß der Schritt (b) in einem Zu
stand ausgeführt wird, bei dem die gedruckte Haupt-Schal
tungsplatte (1) auf den Wärmesenketeilen (2a-2n) abge
stützt ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
der Schritt (b) in solcher Weise ausgeführt wird, daß die
Wärmesenketeile (2a-2n) an den jeweiligen Zonen, die der
Vielzahl der Schaltungszonen (1a-1n) entsprechen, auf der
gedruckten Haupt-Schaltungsplatte (1) angelötet werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Schritt (b) einen Schritt der Befestigung der Elektro
nikkomponenten (1c) auf jeder der Schaltungszonen (1a-1n)
des Hauptsubstrats (1) umfaßt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
der Schritt der Befestigung der Elektronikkomponenten (1c)
die Schritte umfaßt, gemäß Plazieren der Elektronikkompo
nenten (1c) auf den jeweiligen entsprechenden Leitermustern
(1w), die auf der gedruckten Haupt-Schaltungsplatte (1)
ausgebildet sind, Plazieren der Verbindungsleitungen (3) in
Kontaktangriff mit entsprechenden Elektrodenanschlußflächen
(1wc) auf der gedruckten Haupt-Schaltungsplatte (1) und
gleichzeitiges Anlöten der Elektronikkomponenten (1c) und
der Verbindungsleitungen (3) auf den Leitermustern und den
Elektrodenanschlußflächen.
8. Leiterplattenanordnung, gekennzeichnet durch
eine gedruckte Haupt-Schaltungsplatte (1) mit einer
Vielzahl von gedruckten Schaltungszonen (1a-1n), die je
ein Leitermuster (1w) in einem Zustand tragen, bei dem die
Vielzahl der gedruckten Schaltungszonen miteinander verbun
den sind, wobei das Leitermuster (1w) eine Elektrodenan
schlußfläche (1wc) in jeder der Vielzahl der gedruckten
Schaltungszonen (1a-1n) enthält, und
durch eine Leiterrahmenstruktur (4, 4a-4n, 3), die einen Leiterrahmen (4) enthält, wobei der Leiterrahmen eine Vielzahl von Leiterrahmenzonen (4a-4n) umfaßt und wobei sich eine Verbindungsleitung (3) bei jeder der Vielzahl der Leiterrahmenzonen (4a-4n) von dem Leiterrahmen (4) als ein einstückiger Körper erstreckt,
wobei die gedruckte Haupt-Schaltungsplatte (1) und die Leiterrahmenstruktur (4, 4a-4n, 3) elektrisch und mecha nisch in solcher Weise miteinander verbunden sind, daß in jeder der Leiterrahmenzonen (4a-4n) die Verbindungslei tung (3) auf einer entsprechenden Elektrodenanschlußfläche (1wc) eines Leitermusters (1w) in einer gedruckten Schal tungszone (1a-1n) angelötet ist, die der Leiterrahmenzone (4a-4n) entspricht.
durch eine Leiterrahmenstruktur (4, 4a-4n, 3), die einen Leiterrahmen (4) enthält, wobei der Leiterrahmen eine Vielzahl von Leiterrahmenzonen (4a-4n) umfaßt und wobei sich eine Verbindungsleitung (3) bei jeder der Vielzahl der Leiterrahmenzonen (4a-4n) von dem Leiterrahmen (4) als ein einstückiger Körper erstreckt,
wobei die gedruckte Haupt-Schaltungsplatte (1) und die Leiterrahmenstruktur (4, 4a-4n, 3) elektrisch und mecha nisch in solcher Weise miteinander verbunden sind, daß in jeder der Leiterrahmenzonen (4a-4n) die Verbindungslei tung (3) auf einer entsprechenden Elektrodenanschlußfläche (1wc) eines Leitermusters (1w) in einer gedruckten Schal tungszone (1a-1n) angelötet ist, die der Leiterrahmenzone (4a-4n) entspricht.
9. Schaltungsplattenanordnung nach Anspruch 8, dadurch
gekennzeichnet, daß die gedruckte Haupt-Schaltungsplatte
(1) Elektronikkomponenten (1c) auf einer Hauptfläche der
selben in jeder der Vielzahl der gedruckten Schaltungszonen
(1a-1n) trägt.
10. Schaltungsplattenanordnung nach Anspruch 8, dadurch
gekennzeichnet, daß der Leiterrahmen Perforationen (4x)
enthält, die für einen Eingriff mit einem Fördermechanismus
geeignet sind.
11. Schaltungsplattenanordnung nach Anspruch 8, dadurch
gekennzeichnet, daß die gedruckte Haupt-Schaltungsplatte
(1) eine erste Kante und eine zweite gegenüberliegende Kan
te aufweist, daß die Vielzahl der gedruckten Schaltungszo
nen eine erste Gruppe Schaltungszonen (1a₁-1n₁) enthält,
die entlang der ersten- Kante angeordnet ist, und eine zwei
te Gruppe von Schaltungszonen (1a₂-1n₂) umfaßt, die ent
lang der zweiten Kante angeordnet ist, und wobei die Lei
terrahmenstruktur ein erstes Leiterrahmenteil (4₁, (4₁)a-(4₁)n,
3₁) und ein zweites Leiterrahmenteil (4₂, (4₂)a-(4₂)n,
3₂) umfaßt, von denen jedes einen Leiterrahmen (4₁,
4₂b) und eine Vielzahl von Verbindungsleitungen (3₁, 3₂)
enthält, wobei das erste Leiterrahmenteil (4₁, (4₁)a-(4₁)n,
3₁) entlang der ersten Kante der gedruckten Haupt-Schalt
ungsplatte (1) in solcher Weise angeordnet ist, daß die
Verbindungsleitungen (3₁) mit jeweiligen entsprechenden
Elektrodenanschlußflächen (1wc) in der ersten Gruppe der
Schaltungszonen (1a₁-1m₁) verbunden sind und wobei das
zweite Leiterrahmenteil (4₂, (4₂)a-(4₂)n, 3₂) entlang der
zweiten Kante der gedruckten Haupt-Schaltungsplatte (1) in
solcher Weise angeordnet ist, daß die Verbindungsleitungen
(3₂) mit jeweiligen entsprechenden Elektrodenanschlußflä
chen (1wc) in der zweiten Gruppe der Schaltungszonen (1a₂-1n₂)
verbunden sind.
12. Schaltungsplattenanordnung nach Anspruch 8, bei der
die gedruckte Haupt-Schaltungsplatte (1) eine erste Kante
und eine zweite gegenüberliegende Kante aufweist, wobei die
Vielzahl der gedruckten Schaltungszonen eine erste Gruppe
von Schaltungszonen (1a₁-1n₁) umfaßt, die entlang der er
sten Kante angeordnet ist, und eine zweite Gruppe von
Schaltungszonen (1a₂-1n₂) umfaßt, die entlang der zweiten
Kante angeordnet ist und wobei die Leiterrahmenstruktur ein
erstes Leiterrahmenteil (4₁) und ein zweites Leiterrahmen
teil (4₂) enthält, die von der Vielzahl der Verbindungslei
tungen (3₁, 3₂) abgetrennt sind, wobei das erste Leiterrah
menteil entlang der ersten Kante der gedruckten Haupt-
Schaltungsplatte in mechanische Verbindung mit der gedruck
ten Haupt-Schaltungsplatte angeordnet ist und wobei das
zweite Leiterrahmenteil entlang der zweiten Kante der ge
druckten Haupt-Schaltungsplatte in mechanischer Verbindung
zu der gedruckten Haupt-Schaltungsplatte angeordnet ist.
13. Schaltungsplattenanordnung nach Anspruch 11 oder 12,
dadurch gekennzeichnet, daß jede der ersten und der zweiten
Gruppe von gedruckten Schaltungszonen (1a₁-1m₁, 1a₂-1n₂)
jeweilige Schaltungsmuster (1w) in einer solchen Beziehung
aufweist, daß das Schaltungsmuster (1w) einer gedruckten
Schaltungszone (1a₂-1n₂) einer zweiten Gruppe ein Spie
gelbild des Schaltungsmusters einer entsprechenden gedruck
ten Schaltungszone (1a₁-1m₁) der ersten Gruppe ist.
14. Schaltungsplattenanordnung nach Anspruch 11 oder 12,
dadurch gekennzeichnet, daß jedes der ersten und zweiten
Leiterrahmenteile (4₁, 4₂) ein Perforationsloch (4x) trägt,
welches für einen Eingriff mit einem Fördermechanismus ge
eignet ist.
15. Schaltungsplattenanordnung nach Anspruch 8, dadurch
gekennzeichnet, daß die gedruckte Haupt-Schaltungsplatte
(1) eine Vielzahl von Wärmesenke-Platten (2a-2n) trägt,
die auf einer Hauptfläche der gedruckten Haupt-
Schaltungsplatte (1) gegenüber einer Hauptfläche angelötet
sind, auf der die Elektronikkomponenten (1c) montiert sind,
und zwar in Entsprechung zu der Vielzahl der gedruckten
Schaltungszonen (1a-1n), wobei jede der Wärmesenke-
Platten (2a-2n) als ein zusammenhängender Körper mit dem
Leiterrahmen (4) verbunden ist.
16. Schaltungsplattenanordnung nach Anspruch 15, dadurch
gekennzeichnet, daß die Vielzahl der Verbindungsleitungen
(3) auf der Hauptfläche der gedruckten Haupt-Schaltungs
platte (1) angelötet sind, auf der die Wärmesenke-Platten
(2a-2n) angelötet sind.
17. Verfahren zum Testen einer gedruckten Schaltung, die
auf einer gedruckten Haupt-Schaltungsplatte ausgebildet
ist, wobei die gedruckte Haupt-Schaltungsplatte eine Viel
zahl von gedruckten Schaltungen an jeweiligen gedruckten
Schaltungszonen enthält, die auf einer gemeinsamen gedruck
ten Haupt-Schaltungsplatte festgelegt sind, gekennzeichnet
durch die folgenden Schritte:
Vorsehen einer elektromagnetischen Isolation auf der gedruckten Haupt-Schaltungsplatte (1), um eine gedruckte Schaltung (1a-1n) darauf, die getestet werden soll, abzu decken, und
Durchführen eines Testvorganges an der gedruckten Schaltung (1a-1n), die mit der elektromagnetischen Isola tion ausgestattet ist.
Vorsehen einer elektromagnetischen Isolation auf der gedruckten Haupt-Schaltungsplatte (1), um eine gedruckte Schaltung (1a-1n) darauf, die getestet werden soll, abzu decken, und
Durchführen eines Testvorganges an der gedruckten Schaltung (1a-1n), die mit der elektromagnetischen Isola tion ausgestattet ist.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet,
daß der Schritt des Vorsehens der elektromagnetischen Iso
lation bei all den gedruckten Schaltungen (1a-1n) auf der
gedruckten Haupt-Schaltungsplatte (1) ausgeführt wird.
19. Verfahren nach Anspruch 17, dadurch gekennzeichnet,
daß das Verfahren ferner die folgenden Schritte umfaßt:
Entfernen der elektromagnetischen Isolation von der gedruckten Schaltung (1a-1n) nach dem Schritt des Te stens,
Vorsehen einer dauerhaften elektromagnetischen Isola tion (5) auf der gedruckten Schaltung, und
Zerteilen der gedruckten Haupt-Schaltungsplatte (1) in eine Vielzahl von gedruckten Schaltungsplatten (1a-1n), von denen jede darauf eine gedruckte Schaltung (1w) trägt, wobei die elektromagnetische Isolation eine Größe hat, die identisch mit einer Größe der dauerhaften elektromagne tischen Isolation (5) ist.
Entfernen der elektromagnetischen Isolation von der gedruckten Schaltung (1a-1n) nach dem Schritt des Te stens,
Vorsehen einer dauerhaften elektromagnetischen Isola tion (5) auf der gedruckten Schaltung, und
Zerteilen der gedruckten Haupt-Schaltungsplatte (1) in eine Vielzahl von gedruckten Schaltungsplatten (1a-1n), von denen jede darauf eine gedruckte Schaltung (1w) trägt, wobei die elektromagnetische Isolation eine Größe hat, die identisch mit einer Größe der dauerhaften elektromagne tischen Isolation (5) ist.
20. Testanordnung zum Testen einer gedruckten Schaltungs
platte, gekennzeichnet durch
einen Objekttisch (31) zum Haltern einer gedruckten Haupt-Schaltungsplatte (1) darauf, wobei die gedruckte Haupt-Schaltungsplatte (1) durch eine Vielzahl von gedruck ten Schaltungszonen (1a-1n) definiert ist, von denen jede ein Leitermuster (1w) und entsprechende Komponenten (1c) trägt und wobei die gedruckte Haupt-Schaltungsplatte (1) ferner eine Vielzahl von Verbindungsleitungen (3) an jeder der gedruckten Schaltungszonen (1a-1n) trägt, um jede der gedruckten Schaltungszonen (1a-1n) zu testen,
ein auf dem Objekttisch (21) vorgesehenes Leitermuster (21a) in Entsprechung mit den Verbindungsleitungen (3) ei ner gedruckten Schaltungszone (1a-1n), die auf der ge druckten Haupt-Schaltungsplatte (1) vorhanden ist, und
ein Abschirmgehäuse (22) mit einer Größe und einer Ge stalt, die identisch ist einer Größe und einer Gestalt ei nes Abschirmgehäuses, welches nach dem Testvorgang durch die Testausrüstung auf der gedruckten Schaltungszone (1a- 1n) vorgesehen wird.
einen Objekttisch (31) zum Haltern einer gedruckten Haupt-Schaltungsplatte (1) darauf, wobei die gedruckte Haupt-Schaltungsplatte (1) durch eine Vielzahl von gedruck ten Schaltungszonen (1a-1n) definiert ist, von denen jede ein Leitermuster (1w) und entsprechende Komponenten (1c) trägt und wobei die gedruckte Haupt-Schaltungsplatte (1) ferner eine Vielzahl von Verbindungsleitungen (3) an jeder der gedruckten Schaltungszonen (1a-1n) trägt, um jede der gedruckten Schaltungszonen (1a-1n) zu testen,
ein auf dem Objekttisch (21) vorgesehenes Leitermuster (21a) in Entsprechung mit den Verbindungsleitungen (3) ei ner gedruckten Schaltungszone (1a-1n), die auf der ge druckten Haupt-Schaltungsplatte (1) vorhanden ist, und
ein Abschirmgehäuse (22) mit einer Größe und einer Ge stalt, die identisch ist einer Größe und einer Gestalt ei nes Abschirmgehäuses, welches nach dem Testvorgang durch die Testausrüstung auf der gedruckten Schaltungszone (1a- 1n) vorgesehen wird.
21. Testausrüstung nach Anspruch 20, dadurch gekennzeich
net, daß das Abschirmgehäuse (22) eine Vielzahl von Stiften
(22a) enthält, die in Entsprechung mit den Verbindungslei
tungen (3) vorgesehen sind, wobei die Stifte (22a) durch
jeweilige Federn angedrückt werden und die Verbindungslei
tungen (3) an das Leitermuster (21a) auf dem Objekttisch
(21) angedrückt werden.
22. Testausrüstung nach Anspruch 20, dadurch gekennzeich
net, daß das Leitermuster auf dem Objekttisch (31) ein er
stes und ein zweites Leitermuster (31a, 31b) umfaßt, die
den Verbindungsleitungen (3) eines Paares von wechselseitig
benachbarten gedruckten Schaltungszonen (1a₁-1n₁, 1a₂-1n₂)
entsprechen, wobei das Abschirmgehäuse einen ersten
Teil (32A) enthält, um eine gedruckte Schaltungszone abzu
decken, die in Eingriff mit dem ersten Leitermuster (31a)
steht, und einen zweiten Teil (32B) umfaßt, um eine benach
barte gedruckte Schaltungszone abzudecken, die in Eingriff
mit dem zweiten Leitermuster (31b) steht, wenn die ge
druckte Haupt-Schaltungsplatte (1) auf dem Objekttisch (31)
montiert ist, wobei jedes der ersten und zweiten Teile
(32A, 32B) des Abschirmgehäuses eine Größe und eine Gestalt
eines Abschirmgehäuses besitzen, welches auf den gedruckten
Schaltungszonen nach dem Testen durch die Testausrüstung
vorgesehen wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19549536A DE19549536C2 (de) | 1995-03-17 | 1995-11-06 | Testverfahren und Testanordnung für ein Schaltungssubstrat mit Verbindungsleitungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05857495A JP3368451B2 (ja) | 1995-03-17 | 1995-03-17 | 回路基板の製造方法と回路検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19541334A1 true DE19541334A1 (de) | 1996-09-19 |
DE19541334C2 DE19541334C2 (de) | 2003-05-22 |
Family
ID=13088221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19541334A Expired - Fee Related DE19541334C2 (de) | 1995-03-17 | 1995-11-06 | Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung |
Country Status (7)
Country | Link |
---|---|
US (2) | US5671531A (de) |
JP (1) | JP3368451B2 (de) |
KR (1) | KR100227206B1 (de) |
CN (2) | CN1053315C (de) |
DE (1) | DE19541334C2 (de) |
FR (2) | FR2731869B1 (de) |
TW (1) | TW370764B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19861283B4 (de) * | 1997-06-06 | 2011-07-14 | Cascade Microtech, Inc., Oreg. | Prüfstation mit innerer und äußerer Abschirmung |
WO2023283295A1 (en) * | 2021-07-09 | 2023-01-12 | Wolfspeed, Inc. | High performance semiconductor device |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920984A (en) * | 1993-12-10 | 1999-07-13 | Ericsson Ge Mobile Communications Inc. | Method for the suppression of electromagnetic interference in an electronic system |
KR0178255B1 (ko) * | 1995-11-17 | 1999-03-20 | 황인길 | Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법 |
JP2937188B2 (ja) * | 1997-05-12 | 1999-08-23 | 松下電器産業株式会社 | 電子ユニットの製造装置と製造方法 |
TW421980B (en) * | 1997-12-22 | 2001-02-11 | Citizen Watch Co Ltd | Electronic component device, its manufacturing process, and collective circuits |
US6223091B1 (en) * | 1998-05-29 | 2001-04-24 | Siemens Energy & Automation, Inc. | Alarm event generator apparatus, means and system |
US6314328B1 (en) * | 1998-05-29 | 2001-11-06 | Siemens Energy & Automation, Inc. | Method for an alarm event generator |
JP3617368B2 (ja) * | 1999-04-02 | 2005-02-02 | 株式会社村田製作所 | マザー基板および子基板ならびにその製造方法 |
NL1012420C2 (nl) * | 1999-06-23 | 2000-12-28 | Johannes Nicolaas Peperkamp | Werkwijze voor het doormeten van elektronische componenten, in het bijzonder ge´ntegreerde schakelingen, en daarvoor bestemde inrichting. |
US7004644B1 (en) * | 1999-06-29 | 2006-02-28 | Finisar Corporation | Hermetic chip-scale package for photonic devices |
US6445202B1 (en) | 1999-06-30 | 2002-09-03 | Cascade Microtech, Inc. | Probe station thermal chuck with shielding for capacitive current |
JP2001124961A (ja) * | 1999-10-29 | 2001-05-11 | Kyocera Corp | 光部品実装用基板及びその製造方法 |
US6368147B1 (en) * | 2000-03-02 | 2002-04-09 | Microhelix, Inc. | Zero insertion force percutaneous connector and flexible brain probe assembly |
US6719582B1 (en) | 2000-03-02 | 2004-04-13 | Micro Helix, Inc. | Method of making a flexible electrode bio-probe assembly |
JP4511002B2 (ja) * | 2000-08-23 | 2010-07-28 | 京セラ株式会社 | 半導体素子収納用パッケージの製造方法 |
US6914423B2 (en) | 2000-09-05 | 2005-07-05 | Cascade Microtech, Inc. | Probe station |
US6965226B2 (en) | 2000-09-05 | 2005-11-15 | Cascade Microtech, Inc. | Chuck for holding a device under test |
JP2004047759A (ja) * | 2002-07-12 | 2004-02-12 | Alps Electric Co Ltd | 電子ユニットの集合基板 |
US7492172B2 (en) | 2003-05-23 | 2009-02-17 | Cascade Microtech, Inc. | Chuck for holding a device under test |
US7250626B2 (en) | 2003-10-22 | 2007-07-31 | Cascade Microtech, Inc. | Probe testing structure |
JP4194918B2 (ja) * | 2003-10-31 | 2008-12-10 | シャープ株式会社 | 受光装置の製造方法 |
US7187188B2 (en) | 2003-12-24 | 2007-03-06 | Cascade Microtech, Inc. | Chuck with integrated wafer support |
CN100441067C (zh) * | 2003-12-24 | 2008-12-03 | 上海贝岭股份有限公司 | 一种抑制电磁干扰的地线布图方法 |
US20050172178A1 (en) * | 2004-01-15 | 2005-08-04 | Elias Gedamu | Cache-testable processor identification |
US20050159925A1 (en) * | 2004-01-15 | 2005-07-21 | Elias Gedamu | Cache testing for a processor design |
US20050172182A1 (en) * | 2004-01-15 | 2005-08-04 | Elias Gedamu | Optimal operational voltage identification for a processor design |
US20080112151A1 (en) | 2004-03-04 | 2008-05-15 | Skyworks Solutions, Inc. | Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components |
US8399972B2 (en) * | 2004-03-04 | 2013-03-19 | Skyworks Solutions, Inc. | Overmolded semiconductor package with a wirebond cage for EMI shielding |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
JP4969113B2 (ja) * | 2006-02-22 | 2012-07-04 | オンセミコンダクター・トレーディング・リミテッド | 回路装置の製造方法 |
US7498646B2 (en) * | 2006-07-19 | 2009-03-03 | Advanced Chip Engineering Technology Inc. | Structure of image sensor module and a method for manufacturing of wafer level package |
US7954215B2 (en) * | 2007-03-19 | 2011-06-07 | Epson Toyocom Corporation | Method for manufacturing acceleration sensing unit |
JP5157357B2 (ja) * | 2007-10-10 | 2013-03-06 | 日亜化学工業株式会社 | 発光装置用パッケージの集合構造体およびその製造方法、ならびに発光装置の製造方法 |
US8319503B2 (en) | 2008-11-24 | 2012-11-27 | Cascade Microtech, Inc. | Test apparatus for measuring a characteristic of a device under test |
CN102036477B (zh) * | 2009-09-24 | 2012-08-29 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板组合 |
EP2432303B1 (de) * | 2010-01-29 | 2013-04-24 | Huawei Technologies Co., Ltd. | Verfahren und vorrichtung für elektromagnetische abschirmung |
AT511757B1 (de) * | 2011-08-12 | 2013-06-15 | Eaton Gmbh | Verfahren zur herstellung eines elektrischen kontaktträgers |
US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
US8948712B2 (en) | 2012-05-31 | 2015-02-03 | Skyworks Solutions, Inc. | Via density and placement in radio frequency shielding applications |
KR101921686B1 (ko) | 2012-06-14 | 2018-11-26 | 스카이워크스 솔루션즈, 인코포레이티드 | 와이어 본드 패드 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈 |
CN104885216B (zh) | 2012-07-13 | 2017-04-12 | 天工方案公司 | 在射频屏蔽应用中的轨道设计 |
US20140218851A1 (en) * | 2013-02-01 | 2014-08-07 | Microsoft Corporation | Shield Can |
JP6193622B2 (ja) * | 2013-05-28 | 2017-09-06 | 日本特殊陶業株式会社 | 配線基板ユニットおよびリード付き配線基板の製造方法 |
CN105163517B (zh) * | 2015-08-06 | 2018-01-05 | 常州嘉诚数码科技有限公司 | 柔性线路板与导线焊接工艺 |
WO2019138904A1 (ja) * | 2018-01-11 | 2019-07-18 | 株式会社村田製作所 | スイッチモジュール |
US11588268B1 (en) | 2018-11-28 | 2023-02-21 | Titan3 Technology LLC | Extendable electrical outlet enclosure |
US11217977B1 (en) | 2018-11-28 | 2022-01-04 | Jeffrey P. Baldwin | Color changing floor outlet cover |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3780431A (en) * | 1972-09-25 | 1973-12-25 | Bowmar Ali Inc | Process for producing computer circuits utilizing printed circuit boards |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2034527B (en) * | 1978-10-11 | 1983-03-02 | Matsushita Electric Ind Co Ltd | Method of manufacturing flexible printed circuit sheets |
GB2034127B (en) * | 1978-10-13 | 1983-05-18 | Matsushita Electric Ind Co Ltd | Printed circuits and methods their manufacture |
US4343084A (en) * | 1980-02-08 | 1982-08-10 | Rca Corporation | Method for making printed circuit boards with connector terminals |
US4426773A (en) * | 1981-05-15 | 1984-01-24 | General Electric Ceramics, Inc. | Array of electronic packaging substrates |
JPS57190339A (en) * | 1981-05-19 | 1982-11-22 | Pioneer Electronic Corp | Manufacture of printed circuit board unit |
US4641112A (en) * | 1985-03-12 | 1987-02-03 | Toko, Inc. | Delay line device and method of making same |
JPH0636393B2 (ja) * | 1987-04-15 | 1994-05-11 | 松下電器産業株式会社 | 電子部品の製造方法 |
JPH01165196A (ja) * | 1987-12-22 | 1989-06-29 | Nec Corp | プリント板実装方法 |
US4980219A (en) * | 1988-04-06 | 1990-12-25 | Casio Computer Co., Ltd. | Carrier tape for bonding IC devices and method of using the same |
FI113937B (fi) * | 1989-02-21 | 2004-06-30 | Tatsuta Electric Wire & Gable | Painettu piirilevy ja menetelmä sen valmistamiseksi |
JPH031470A (ja) * | 1989-05-30 | 1991-01-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
DE3925814A1 (de) * | 1989-08-04 | 1991-02-07 | Broadcast Television Syst | Verfahren zum verloeten von elektrischen bauelementen mit einer leiterplatte |
US5031073A (en) * | 1990-05-02 | 1991-07-09 | Hewlett-Packard Company | Fault-isolating apparatus and method for connecting circuitry |
US5424633A (en) * | 1991-01-22 | 1995-06-13 | Advanced Test Technologies Inc. | Contactless test method and system for testing printed circuit boards |
CA2049616C (en) * | 1991-01-22 | 2000-04-04 | Jacob Soiferman | Contactless test method and system for testing printed circuit boards |
JPH04359463A (ja) * | 1991-06-05 | 1992-12-11 | Oki Electric Ind Co Ltd | モールドパッケージ形ハイブリッドicの製造方法 |
US5512710A (en) * | 1992-08-21 | 1996-04-30 | Cts Corporation | Multilayer package with second layer via test connections |
JP2541465B2 (ja) * | 1993-07-31 | 1996-10-09 | 日本電気株式会社 | 混成集積回路装置 |
US5399969A (en) * | 1993-08-05 | 1995-03-21 | General Electric Company | Analyzer of gradient power usage for oblique MRI imaging |
KR960009111B1 (en) * | 1993-09-23 | 1996-07-10 | Lg Electronic Components Co | Hybrid ic structure |
US5517110A (en) * | 1995-04-06 | 1996-05-14 | Yentec Inc. | Contactless test method and system for testing printed circuit boards |
-
1995
- 1995-03-17 JP JP05857495A patent/JP3368451B2/ja not_active Expired - Fee Related
- 1995-10-19 US US08/545,256 patent/US5671531A/en not_active Expired - Lifetime
- 1995-10-20 TW TW084111097A patent/TW370764B/zh not_active IP Right Cessation
- 1995-11-06 DE DE19541334A patent/DE19541334C2/de not_active Expired - Fee Related
- 1995-11-13 KR KR1019950040919A patent/KR100227206B1/ko not_active IP Right Cessation
- 1995-11-21 CN CN95119746A patent/CN1053315C/zh not_active Expired - Fee Related
- 1995-11-22 FR FR9513850A patent/FR2731869B1/fr not_active Expired - Fee Related
-
1997
- 1997-06-13 US US08/874,668 patent/US5940964A/en not_active Expired - Fee Related
-
1998
- 1998-11-17 CN CN98122332A patent/CN1112088C/zh not_active Expired - Fee Related
-
1999
- 1999-05-26 FR FR9906621A patent/FR2786276B1/fr not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3780431A (en) * | 1972-09-25 | 1973-12-25 | Bowmar Ali Inc | Process for producing computer circuits utilizing printed circuit boards |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19861283B4 (de) * | 1997-06-06 | 2011-07-14 | Cascade Microtech, Inc., Oreg. | Prüfstation mit innerer und äußerer Abschirmung |
WO2023283295A1 (en) * | 2021-07-09 | 2023-01-12 | Wolfspeed, Inc. | High performance semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
FR2731869B1 (fr) | 1999-08-27 |
US5940964A (en) | 1999-08-24 |
JPH08255861A (ja) | 1996-10-01 |
CN1131897A (zh) | 1996-09-25 |
DE19541334C2 (de) | 2003-05-22 |
FR2786276A1 (fr) | 2000-05-26 |
CN1053315C (zh) | 2000-06-07 |
FR2731869A1 (fr) | 1996-09-20 |
CN1112088C (zh) | 2003-06-18 |
CN1221313A (zh) | 1999-06-30 |
US5671531A (en) | 1997-09-30 |
FR2786276B1 (fr) | 2001-11-30 |
JP3368451B2 (ja) | 2003-01-20 |
TW370764B (en) | 1999-09-21 |
KR100227206B1 (ko) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19541334C2 (de) | Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung | |
DE19633354C2 (de) | Abschirmvorrichtung und Kommunikationsvorrichtung mit einer Abschirmanordnung | |
DE69207520T2 (de) | Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe | |
DE102006005645B4 (de) | Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung | |
EP0920055B1 (de) | Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement | |
DE3146796A1 (de) | "verkapselung fuer ein halbleiterchip mit integrierter schaltung" | |
DE3236229A1 (de) | Vorrichtung und verfahren zum befestigen von baugruppen mit integrierter schaltung auf einer gedruckten schaltungsplatte | |
DE2810054A1 (de) | Elektronische schaltungsvorrichtung und verfahren zu deren herstellung | |
DE69030223T2 (de) | Gestapeltes Mehrschichtsubstrat zum Montieren integrierter Schaltungen | |
DE3616494A1 (de) | Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung | |
EP0464232B1 (de) | Lötverbinder und Verfahren zur Herstellung einer elektrischen Schaltung mit diesem Lötverbinder | |
EP1393604B1 (de) | Leiterplatte mit einer darauf aufgebrachten kontakthülse | |
DE69838604T2 (de) | Gedruckte platte und verfahren zu deren herstellung | |
DE4341867A1 (de) | Verfahren zum Drucken eines Verbindungsmittels | |
DE3445690C2 (de) | Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung | |
DE3536431A1 (de) | Loeten von oberflaechenmontierbaren bauelementen | |
DE2728360A1 (de) | Anordnung zur verbindung mehrerer ebenen mit integrierten schaltungen miteinander | |
EP0217082A1 (de) | Bauelementeträger und Verfahren zur Herstellung eines Bauelements mit einem solchen Bauelementeträger | |
DE19549536C2 (de) | Testverfahren und Testanordnung für ein Schaltungssubstrat mit Verbindungsleitungen | |
DE10084996B4 (de) | Lottragender Körper zur Verwendung bei Lötvorgängen | |
DE9012638U1 (de) | Im Spritzgußverfahren hergestellte Leiterplatte | |
EP0104580B1 (de) | Verfahren zur Herstellung elektrischer Chip-Bauelemente | |
DE68919008T2 (de) | Verzögerungsleitung mit verteilten Impedanzelementen und Verfahren zu dessen Herstellung. | |
DE19711325C2 (de) | Befestigungskonstruktion für gedruckte Platinen | |
DE3622223A1 (de) | Verfahren zum herstellen eines elektronischen netzwerkbausteins |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 19549536 Country of ref document: DE |
|
Q171 | Divided out to: |
Ref document number: 19549536 Country of ref document: DE |
|
AH | Division in |
Ref document number: 19549536 Country of ref document: DE Kind code of ref document: P |
|
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110601 Effective date: 20110531 |