CN109937614B - 芯片连线方法及结构 - Google Patents
芯片连线方法及结构 Download PDFInfo
- Publication number
- CN109937614B CN109937614B CN201780070448.2A CN201780070448A CN109937614B CN 109937614 B CN109937614 B CN 109937614B CN 201780070448 A CN201780070448 A CN 201780070448A CN 109937614 B CN109937614 B CN 109937614B
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- hole
- connecting line
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 235
- 239000010410 layer Substances 0.000 claims description 312
- 239000000463 material Substances 0.000 claims description 40
- 239000002313 adhesive film Substances 0.000 claims description 32
- 239000011241 protective layer Substances 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 239000000853 adhesive Substances 0.000 claims description 19
- 230000001070 adhesive effect Effects 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 238000007650 screen-printing Methods 0.000 claims description 7
- 239000002904 solvent Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000007654 immersion Methods 0.000 claims description 2
- XBWAZCLHZCFCGK-UHFFFAOYSA-N 7-chloro-1-methyl-5-phenyl-3,4-dihydro-2h-1,4-benzodiazepin-1-ium;chloride Chemical compound [Cl-].C12=CC(Cl)=CC=C2[NH+](C)CCN=C1C1=CC=CC=C1 XBWAZCLHZCFCGK-UHFFFAOYSA-N 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 31
- 238000004806 packaging method and process Methods 0.000 description 27
- 238000005538 encapsulation Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 230000000930 thermomechanical effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4864—Cleaning, e.g. removing of solder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/3223—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
- H01L2224/83013—Plasma cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
- H01L2224/83031—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by chemical means, e.g. etching, anodisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
- H01L2224/83035—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by heating means
- H01L2224/83039—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
一种芯片(201)连线方法及结构,其中芯片(201)连线方法包括:所述基板(100)设有第一连线(111b)和第二连线(111a、111c),在所述基板(100)的厚度方向上,所述第一连线(111b)与所述芯片(201)的距离小于所述第二连线(111a、111c)与所述芯片(201)的距离,将芯片(201)设于所述基板(100)的顶面,所述芯片(201)设有至少两个芯片引脚(211a、211b、211c),所述基板(100)设有第二通孔(121a、121c),所述第二通孔(121a、121c)与所述第二连线(111a、111c)对应,所述第二通孔(121a、121c)内设有第二导电层(401a、401c);其中,至少一个所述芯片引脚(211a、211b、211c)与所述第一连线(111b)电连接,另有至少一个所述芯片引脚(211a、211b、211c)与所述第二通孔(121a、121c)的第一开口(120c)对应、并且所述第二导电层(401a、401c)将所述芯片引脚(211a、211b、211c)与所述第二连线(111a、111c)电连接。连线绕过芯片引脚(211a、211b、211c)的遮挡,可以获得高密度的芯片引脚(211a、211b、211c)、连线,提高芯片(201)连接的节点数量,提高芯片(201)数据传输速度。
Description
技术领域
本发明属于电子领域,具体涉及一种芯片连线方法及结构。
背景技术
传统的集成电路系统,需要将芯片单独封装后,再与其它电子元件等一起安装于电路板上。通过以键合或者倒装的方式连接到基板的电路端口上,再接入到电路板上,各种材料使用量大,工艺复杂,生产成本高;而且使用大量特性各异的材料,也容易在各材料界面诱发多种热机械应力的问题。
并且,芯片间数据通讯以及芯片和其它电子元件之间的电路连接需要通过芯片引脚和电子元件器件引脚以及电路板内部的电路。芯片之间以及芯片和其它电子元件之间必须留有足够空间,整个系统的几何尺寸也因而受到约束,不能充分小型化。
连线密度收到芯片引脚之间的间距的限制,不能将芯片引脚更加密集。
发明内容
基于此,本发明在于克服现有技术的缺陷,提供一种芯片连线方法以及芯片连线结构,连线绕过芯片引脚的遮挡,可以获得高密度的芯片引脚、连线,提高芯片连接的节点数量,提高芯片数据传输速度。
其技术方案如下:
一种芯片连线方法,包括:基板设有第一连线和第二连线,在所述基板的厚度方向上,所述第一连线与所述芯片的距离小于所述第二连线与所述芯片的距离,将芯片设于所述基板的顶面,所述芯片设有至少两个芯片引脚,所述基板设有第二通孔,所述第二通孔与所述第二连线对应,所述第二通孔内设有第二导电层;其中,至少一个所述芯片引脚与所述第一连线电连接,另有至少一个所述芯片引脚与所述第二通孔的第一开口对应、并且所述第二导电层将所述芯片引脚与所述第二连线电连接。
其中一个实施例中,所述基板设有第三连线和第三通孔,在所述基板的厚度方向上,所述第三连线与所述芯片的距离大于或小于所述第二连线与所述芯片的距离,在所述第三通孔内设置第三导电层,所述第二连线为至少一个,其中至少一个所述第二连线的一端与所述第二通孔对应并且通过所述第二导电层与所述芯片引脚电连接、另一端与所述第三通孔对应并且通过所述第三导电层与所述第三连线电连接。
其中一个实施例中,通过所述第二通孔的第二开口在所述第二通孔内制作第二导电层的过程中,将所述第二导电层从所述第二通孔的第二开口送入所述第二通孔内。
其中一个实施例中,所述第二导电层为焊球、或焊锡膏、或导电胶;或者,所述第二导电层为金属层,采用沉金、溅射、或电镀的方法制作所述金属层。
其中一个实施例中,采用丝网印刷在所述第二通孔内设置所述导电粘接材料。
其中一个实施例中,在所述芯片与所述基板之间设置粘装膜,所述粘装膜将所述芯片件粘贴于所述基板。
其中一个实施例中,通过所述第二通孔的第二开口,使用激光烧熔、等离子清洁、或化学溶剂在所述粘装膜制作附加通孔,所述附加通孔将所述第二通孔与所述芯片引脚对接,所述第二导电层伸入所述附加通孔内。
其中一个实施例中,在所述第二通孔的内壁设置保护层,所述保护层用于在制作所述附加通孔时保护所述基板。
其中一个实施例中,所述基板上设有第一通孔,所述第一连线与所述第一通孔对应,所述第一通孔内设有第一导电层,所述第一导电层将所述第一连线与所述芯片引脚电连接。
其中一个实施例中,所述基板为柔性电路板;或者,所述基板包括至少两层层叠设置的柔性电路板。
一种芯片连线结构,包括:芯片设于基板的顶面,所述基板设有第一连线和第二连线,在所述基板的厚度方向上,所述第一连线与所述芯片的距离小于所述第二连线与所述芯片的距离,所述芯片设有至少两个芯片引脚,所述基板设有第二通孔,所述第二通孔与所述第二连线对应,所述第二通孔内设有第二导电层;其中,至少一个所述芯片引脚与所述第一连线电连接,另有至少一个所述芯片引脚与所述第二通孔对应、并且所述第一导电层将所述芯片引脚与所述第二连线电连接。
其中一个实施例中,所述基板上设有第一通孔,所述第一连线与所述第一通孔对应,所述第一通孔内设有第一导电层,所述第一导电层将所述第一连线与所述芯片引脚电连接。
其中一个实施例中,所述基板设有第三连线和第三通孔,所述第三通孔内设有第三导电层,在所述基板的厚度方向上,所述第三连线与所述芯片的距离大于所述第二连线与所述芯片的距离,所述第二连线为至少一个,其中至少一个所述第二连线的一端与所述第一通孔对应、另一端与所述第二通孔对应,所述第二连线的一端通过所述第二导电层与所述芯片引脚电连接、另一端通过所述第三导电层与所述第三连线电连接。
其中一个实施例中,所述芯片、所述第一连线、和所述第三连线设于所述基板的顶面,所述第二连线设于所述基板的底面。
其中一个实施例中,所述芯片和所述第一连线设于所述基板的顶面,所述第二连线设于所述基板的底面。
其中一个实施例中,所述基板为柔性电路板;或者,所述基板包括至少两层层叠设置的柔性电路板。
本发明的有益效果在于:
1、一种芯片连线方法,包括:所述基板设有第一连线和第二连线,第一连线和第二连线可以设置于基板的顶面、基板的底面、或嵌设于基板的内部,在所述基板的厚度方向上,所述第一连线与所述芯片的距离小于所述第二连线与所述芯片的距离,类似于在基板上分层设置第一连线和第二连线,使第一连线第二连线彼此不相干涉,第一连线和第二连线在基板的厚度方向上分为两“层”,如图14-15所示。
将芯片设于基板的顶面,可以将芯片绑定于基板上,也可以不绑定。所述芯片设有至少两个芯片引脚,芯片的芯片引脚包括但不限于芯片内部引出的连接部、与连接部电连接的扩展脚,只要通过芯片引脚能够和芯片电连接均可。
所述基板设有第二通孔,所述第二通孔与所述第二连线对应,所述第二通孔内设有第二导电层,第二连线的部分位于第二通孔开口附近或者伸入第二通孔,使得第二连线可以与第二导电层电连接。其中,至少一个所述芯片引脚与所述第一连线电连接,另有至少一个所述芯片引脚与所述第二通孔的第一开口对应、并且所述第一导电层将所述芯片引脚与所述第二连线电连接。
首先,通过第二通孔内的第二导电层将芯片引脚与第二连线相连接,并从第二通孔的第二开口设置第二导电层,可以避开芯片对芯片引脚的遮挡,使第二通孔与芯片引脚精准定位,可以提高连接的精度,并且可以批量制作第二通孔、并且批量设置多个芯片,大幅提高生产效率;第二导电层设于第二通孔内,不占用额外空间,可以大幅减小封装后整体的体积,特别是,对于使用柔性电路板作为基板,上述步骤完成后基本整体的仍然保持柔性,是一个很大的优势。
其次,芯片安装于基板的顶面,基板上给芯片覆盖的区域称为“阴影区域”,芯片的引脚位于阴影区域内,芯片引脚要从阴影区域“逃逸(escape)”才能对外连接。传统方式将连线全部设于基板的顶面,芯片引脚只能从基板顶面逃逸,此时连线需要穿过芯片引脚之间的间隙,并且要避开芯片引脚,导致芯片引脚之间需要预留足够的间隙供连线穿过,如图17所示,这样就限制了连线的数量,不能获得更过的连线。并且,如果芯片引脚的数量很多,那么靠近芯片边沿的芯片引脚可以由连线引出、但就已经没有空隙可以设置连线将靠近芯片中部的芯片引脚引出,所以传统连线方式限制了连线的密度、芯片引脚的密度。但本发明中,芯片引脚分别通过第一连线和第二连线逃逸,并且第一连线、第二连线在基板的厚度方向上处于不同的厚度层,二者之间不相干涉,一部分芯片引脚从第一连线逃逸、另一部分芯片引脚通过第二连线逃逸,相当于芯片引脚可以通过两“层”平面来逃逸,增加芯片引脚的密度。
对于通过第二连线逃逸的芯片引脚,在阴影区域内先通过第二通孔内的第二导体层逃逸到第二连线所在的层,再从第二连线向外逃逸,这样的话有部分芯片引脚逃逸到第二连线后从第二连线所在的层对外连接,从基板顶面逃逸出阴影区域的连线数量就减少,可以布置更多的连线,并且即使适当增大连线的线宽也不会降低连线的数量。第二连线不需要经过芯片引脚之间的间隙,芯片引脚通过第二通孔从其周围密集的芯片引脚包围中逃逸到第二连线所在层,避开多个芯片引脚之间的相互阻挡,可以获得更高密度的连线,同理,可以设置更高密度的芯片引脚,芯片获得更高密度的连接节点,提高芯片的数据传输速度。本发明的芯片连线方法和结构,并且,本发明中,部分芯片引脚直接从阴影区域通过第二通孔逃逸到第二连线,芯片上可以制作更高密度的芯片引脚,从而获得等过的连接节点。
但在基板的厚度方向上不限于分为两“层”,根据实际绕线需要,可以设置三“层”、四“层”或者跟更多的“层”,这样,芯片引脚可以分别通过更多“层”来逃逸,使得连线的设置更灵活,可以获得更多的连接节点、连接线。
2、所述基板设有第三连线和第三通孔,所述第三通孔内设有第三导电层,在所述基板的厚度方向上,所述第三连线与所述芯片的距离大于或小于所述第二连线与所述芯片的距离,第二连线与第三连线不在同一“层”,第三连线可以与第一连线在同一“层”、也可以不在同一“层”,当第三连线与第一连线不在同一“层”时,第一连线第二连线、第三连线构成三“层”。
在所述第三通孔内设置第三导电层,所述第二连线为至少一个,其中至少一个所述第二连线的一端与所述第二通孔对应并且通过所述第二导电层与所述芯片引脚电连接、另一端与所述第三通孔对应并且通过所述第三导电层与所述第三连线电连接。可以通过第二连线将芯片引脚和第三连线电连接,芯片引脚通过第二通孔从密集的芯片引脚包围中逃逸到第二连线所在层,通过第三通孔逃逸到第三连线所在层,根据需要设计第三连线和第二连线的所在的层次以及走线的图案,可以尽可能多的帮助芯片引脚逃逸出来获得连接,从而提高芯片引脚的密度、提高芯片的连接节点密度,进而提高芯片数据传输速度。
优选的,所述芯片、所述第一连线、以及所述第三连线设于所述基板的顶面,所述第二连线设于所述基板的底面,在基板的顶面和底面涂布金属层,然后用光刻胶同步制作所述第一连线、第二连线、第三连线,提高生产效率。
3、通过所述第二通孔的第二开口在所述第二通孔内制作第二导电层的过程中,将导电粘接材料从所述第二通孔的第二开口送入所述第二通孔内,使所述导电粘接材料粘接于所述第二通孔的内壁和所述器件引脚上构成所述第二导电层。采用从第二开口送入导电粘接材料的方式,可以在基板的底面进行操作,而不会被芯片干扰。通过使用导电性的粘接材料,在第而通孔内把顶层的芯片牢固地粘接到基板上避免器件脱落的同时,形成从芯片引脚到第二导电层的导电通道,以获得好的导电连接性能。
4、所述导电粘接材料为焊球、或焊锡膏、或导电胶、或导电金属浆。可以根据工艺需要或者基板材质、第二通孔内壁的尺寸、表面材料性质,选择一种或多种的组合。放入导电粘接材料形成导电性连接通道的工艺,可能使用常见的焊接工艺,包括表面清洁、助焊剂喷涂、使用置球机精密放置焊球和热处理等步骤;也可能使用更特别的化学表面清洁,表面处理,精密喷涂焊锡膏、导电胶或导电金属浆,然后热处理以形成机械和电连接。
5、通过所述第二通孔的第二开口在所述第二通孔内制作第二导电层的过程中,采用丝网印刷在所述第二通孔内设置所述导电粘接材料。设备通用、可以和电路层的制作同步进行,节约工艺流程,进一步降低成本。
6、在所述芯片与所述基板之间设置粘装膜,所述粘装膜将所述芯片件粘贴于所述基板。采用粘装膜粘贴的方式,将芯片安放于基板上,就可以实现芯片固定于基板,节约步骤、提高效率、降低成本。粘装膜可以是绝缘的,这样在即使基板顶面设有连线的情况下,芯片引脚也能与所述基板顶面的连线电绝缘。
7、通过所述第二通孔的第二开口在所述第二通孔内制作第二导电层的过程中,通过所述第二通孔的第二开口,使用激光烧熔、等离子清洁、或化学溶剂在所述粘装膜制作附加通孔,所述附加通孔将所述第一通孔与所述器件引脚对接,所述第二导电层伸入所述附加通孔内,避免粘装膜阻碍芯片引脚、第二导电层、以及第二连线的电连接。
8、在所述第二通孔的内壁设有保护层,所述保护层用于在制作所述附加通孔时保护所述基板。制作所述附加通孔,可以但不限于使用化学蚀刻、或钻孔的工艺,此时需要穿过第二通孔,可能会对第二通孔的内壁造成损伤,进而对基板造成损伤,保护层可以保护第二通孔的内壁不受损伤。进一步的,保护层可以是有助于第二导电层电连接的材料,此时保护层可以与第二连线电接触,有助于第二连线与第二导电层的电连接。譬如,所述保护层可以是金属薄膜,被预先溅镀或蒸镀在第二通孔的内壁,这样可以在化学蚀刻过程中,保护所述第二通孔内壁材料不至于被暴露于蚀刻溶剂或离子中,而且这样的金属薄层也可以提高随后在第二通孔中电镀的第二导电层的导电性。
9、所述基板上设有第一通孔,所述第一连线与所述第一通孔对应,所述第一通孔内设有第一导电层,所述第一导电层将所述第一连线与所述芯片引脚电连接。第二通孔将芯片引脚和第二连线电连接的方式构成“孔连接”,也可以采用与前述“孔连接”类似的方式通过第一通孔将芯片引脚和第一连线电连接。芯片引脚分别通过第一通孔和第二通孔分别逃逸到第一连线和第二连线所在层次进行电连接,第一连线和第二连线在所述基板的厚度方向上形成两“层”,但不限于此,也可以设置三层或三层以上的连线“层”,通过前述“孔连接”的方式将芯片引脚与第三、四、...、n层连线电连接,使更多的芯片引脚可以从其周围芯片引脚的包围中逃逸出来进行电连接,从而可以增加芯片引脚的密度,提高芯片数据传输的速度。
10、所述基板为柔性电路板;通过“孔连接”的方式将芯片引脚引出在连接,可以提高芯片引脚的密度,从而减小芯片的体积,并且第一导电层和第二导电层分别位于第一通孔和第二通孔内,不占用额外的体积,芯片可基板之间甚至不需要预留间隙(但不限于此,根据需要也可以设置间隙,例如粘装层),可以减小芯片和基板构成的整体的厚度,当基板为柔性电路板或多层柔性电路板时,可以保持整体的柔性,可以用于可穿戴设备等。当所述基板包括至少两层层叠设置的柔性电路板时优选的,如果设置了两“层”以上的连线,可以先将第一连线、或第二连线、或其他的连线设置于相邻两层柔性电路板之间,在。
11、所述芯片和所述第一连线设于所述基板的顶面,所述第二连线设于所述基板的底面。在基板的顶面和底面涂布金属层,然后用光刻胶同步制作所述第一连线、第二连线,提高生产效率。
附图说明
图1为本发明实施例一芯片连线方法示意图一;
图2为本发明实施例一芯片连线方法示意图二;
图3为本发明实施例一芯片连线方法示意图三;
图4为本发明实施例一芯片连线方法示意图四;
图5为本发明实施例一芯片连线方法示意图五;
图6为本发明实施例二芯片连线方法示意图一;
图7为本发明实施例二芯片连线方法示意图二;
图8为本发明实施例二芯片连线方法示意图三;
图9为本发明实施例二芯片连线方法示意图四;
图10为本发明实施例三芯片连线方法示意图一;
图11为本发明实施例三芯片连线方法示意图二;
图12为本发明实施例三芯片连线方法示意图三;
图13为本发明实施例三芯片连线方法示意图四;
图14为本发明实施例四芯片连线方法侧视图一;
图15为本发明实施例四芯片连线方法侧视图二;
图16为本发明实施例四芯片连线方法俯视图;
图17为本发明实施例四传统连线方法俯视图。
附图标记说明:
100、基板,101、基片,110a、110b、电路层,120a、120b、连接通孔,120c、第一开口,120d、第二开口,121a、121b、保护层,200、元器件,210a、210b、210c、器件引脚,300、绝缘介质,400a、400b、导电层,500、导电连接端口,201、芯片,211a、211b、211c、芯片引脚,111a、111c、第二连线,111b、第一连线,111d、第三连线,121a、121c、第二通孔,121b、第一通孔,121d、第三通孔,401a、401c、第二导电层,401b、第一导电层,401d、第三导电层。
具体实施方式
下面对本发明作进一步详细说明,但本发明的实施方式不限于此。
实施例一
本实施例中,如图4所示,集成封装电路包括:元器件200、基板100。元器件200安装于基板100的顶面,基板100的顶面、底面分别设有电路层110a、110b,元器件200与基板100之间设有绝缘介质300(本实施例中,绝缘介质300同时也是粘装膜)。元器件200设有器件引脚210a、210b,器件引脚210a、210b朝向基板100,电路层110a、110b设有电路引脚,基板100设有连接通孔120a、120b,连接通孔120a、120b与电路引脚对接,连接通孔120a、120b的第一开口120c与器件引脚210a、210b对接,连接通孔120a、120b的第二开口120d为操作窗口,绝缘介质300(粘装膜)设有附加通孔,附加通孔与连接通孔120a、120b的第一开口120c相连通,连接通孔120a、120b内设有导电层400a、400b,导电层400a、400b伸入附加通孔与器件引脚210a、210b电连接。其中,绝缘介质300将元器件200与基板100隔开,绝缘介质300(粘装膜)可以避免元器件200对基板100顶面的电路层110a、110b或其他导电的结构产生影响。根据需要可以设置元器件200的器件引脚210a、210b数量,当元器件200的器件引脚210a、210b可以有两个以上,其中部分器件引脚210a、210b通过本发明的集成电路封装方法与基板100或电路层110a、110b连接,绝缘介质300可以避免另外的器件引脚210a、210b对基板100或电路层110a、110b产生影响。本实施例中,绝缘介质300也是粘装膜,绝缘介质300(粘装膜)将元器件200粘贴于基板100。采用粘贴的方式将元器件200安放于基板100上,将元器件200安放于基板100的过程就可以将元器件200固定于基板100,节约步骤、提高效率、降低成本。但不限于此,可以是绝缘介质300仅起到隔离元器件200和基板100的作用,采用另外的方法将元器件200固定于基板100,也可以采用粘装膜将元器件200粘贴于基板100,但粘装膜不起到将元器件200与基板100隔离的作用。
本实施例中,集成电路封装方法,包括:如图1所示,基板100的顶面、底面分别具有电路层110a、110b,电路层110a、110b具有电路引脚,电路引脚可以是电路层110a、110b直接引出的连接部,也可以是和连接部电连接的扩展引脚,只要通过电路引脚能够和电路层110a、110b电连接均可。元器件200的器件引脚210a、210b包括但不限于元器件200内部引出的连接部、与连接部电连接的扩展脚,只要通过器件引脚210a、210b能够和元器件200电连接均可。使器件引脚210a、210b与连接通孔120a、120b的第一开口120c对接。
如图2所示,元器件200上设有器件引脚210a、210b的一面涂布粘装膜(不限于本实施例,可以在基板100涂布粘装膜),元器件200具有器件引脚210a、210b的一面朝向基板100,将元器件200安放于基板100,此时,粘装膜将元器件200安装于基板100上。(本实施例中粘装膜同时是绝缘介质300,不限于本实施例,也可以不采用粘装膜粘贴元器件200)
如图3所示,在所述基板100上制作连接通孔120a、120b,使器件引脚210a、210b与连接通孔120a、120b的第一开口120c对接,连接通孔120a、120b的第二开口120d可供在连接通孔120a、120b内制作导电层400a、400b,第一开口120c、第二开口120d结构参照图8所示,器件引脚210a、210b位于基板100的顶面,通过连接通孔120a、120b的第二开口120d,可以从基板100的底面将元器件200与电路层110a、110b电连接,回避元器件200从上方对器件引脚210a、210b的遮挡。通过连接通孔120a、120b的第二开口120d,使用激光烧熔、等离子清洁、或化学溶剂在粘装膜制作附加通孔,附加通孔将连接通孔120a、120b与器件引脚210a、210b对接,避免粘装膜阻碍器件引脚210a、210b、导电层400a、400b、以及电路引脚的电连接。
如图4所示,通过连接通孔120a、120b的第二开口120d在连接通孔120a、120b内制作导电层400a、400b,导电层400a、400b伸入附加通孔内,导电层400a、400b将器件引脚210a、210b与电路引脚电连接。
按以上方法封装,可以降低集成电路封装的成本、节约封装时间。并且,降低基板100和元器件200构成的整体的厚度,甚至基板100和元器件200之间不需要预留间隙(原则上无需预留间隙,但是根据需要可以在基板100与元器件200设置其他材料);不需要进行加热焊接的步骤,特别是针对超薄的元器件200(例如超薄芯片)、柔性电路板的封装,可以避免较大温度变化所产生的系统整体热机械应力分布,以及对元器件200性能的影响。
此外,在制作导电层400a、400b后,在基板100上设置封装层,元器件200被封装层和基板100包裹封装;或者,在将元器件200安放于基板100后、制作导电层400a、400b形之前,在基板100上设置封装层,两个元器件200被封装层和基板100包裹封装。采用封装层将元器件200包封,可以保护元器件200,并且封装层可以覆盖基板100,可以在基板100的顶面、底面同时设置封装层,保护基板100以及基板100上的电路层110a、110b,避免环境因素的影响。同时,封装层也将元器件200固定于基板100,而不需要另外程序将元器件200固定。另外,固化后的封装层也变成整个系统整体更好的支撑板,可以翻转后进行在基板上的后续工艺制程。
其中,连接通孔120a、120b与器件引脚210a、210b对接,器件引脚210a、210b至少部分位于连接通孔120a、120b的第一开口120c附近、或深入连接通孔120a、120b内,使得导电层400a、400b可以与器件引脚210a、210b电连接;电路引脚和连接通孔120a、120b对接,电路引脚至少部分位于连接通孔120a、120b的第一开口120c附近、或第二开口120d附近、或连接通孔120a、120b内壁的附近,使得导电层400a、400b可以与电路引脚电连接;元器件200可以是芯片或者电子元件(包括但不限于电阻、电容)或者其他电子器件(包括但不限于天线)。元器件200可以通过连接通孔120a、120b、导电层400a、400b固定于基板100,也可以是,元器件200通过其他方式(包括但不限于粘贴、模压塑料包封)固定于基板100。
其中,通过连接通孔120a、120b的第二开口120d在连接通孔120a、120b内制作导电层400a、400b的过程中,采用电镀的方式制作导电层400a、400b,最终形成的导电层400a、400b参照图4、9,可以获得很好的导电性能,电镀可以控制导电层400a、400b的厚度,获得理想的导电性能。但不限于此,还可以是,通过连接通孔120a、120b的第二开口120d在连接通孔120a、120b内制作导电层400a、400b的过程中,将导电粘接材料从连接通孔120a、120b的第二开口120d送入连接通孔120a、120b内,使导电粘接材料粘接于连接通孔120a、120b的内壁和器件引脚210a、210b上构成导电层400a、400b。采用从第二开口120d送入导电粘接材料的方式,可以在基板100的背面进行操作,而不会被元器件200干扰,通过粘接的方式将导电粘接材料粘附于连接通孔120a、120b的内壁和元器件200的器件引脚210a、210b,在适当加热或化学处理后,可以同时形成机械和电连接,也确保稳定的导电连接性能。导电粘接材料为焊球、或焊锡膏、或导电胶、或导电金属浆,最终形成的导电层400a、400b参照图13,可以根据工艺需要或者基板100材质、连接通孔120a、120b内壁的性质,选择一种或多种的组合。或者,通过连接通孔120a、120b的第二开口120d在连接通孔120a、120b内制作导电层400a、400b的过程中,采用丝网印刷在连接通孔120a、120b内设置导电粘接材料。丝网印刷是电路层110a、110b常用制作方法,采用丝网印刷的方式制作导电层400a、400b,设备通用、可以和电路层110a、110b的制作同步进行,节约工艺流程,进一步降低成本。
进一步的,可以在很大面积的大面板上同时安装多个元器件200,大面板上的批量处理进一步减低成本、节约封装时间。批量生产时,采用大平板的载体,将多组元器件200排列于载体上,将载体覆盖于基板100顶面,使用粘装膜将元器件200粘贴于基板100,将载体与元器件200脱离(可以是采用光敏或热敏材料将元器件200安装于载体,改变温度或光照使载体和元器件200脱离),完成封装后,最后根据预设的分组,将基板100裁剪为多个子板,每个子板对应一组元器件200,每个子板都是独立的。如此,可以大批量进行封装作业,大幅提高生产效率。(其中,粘装膜可以同时是绝缘材料)
本实施例中,基板100的顶面和底面分别设有电路层110a、110b,芯片同时与电路层110a、110b电连接;但不限于此,可以是,基板100内嵌设有电路层110a、110b,器件引脚210a、210b与电路层110a、110b电连接;还可以是基板100的顶面设有电路层110a、110b、或/和基板100的底面设有电路层110a、110b、或/和基板100内设有电路层110a、110b,器件引脚210a、210b为至少两个,其中一个器件引脚210a、210b至少与其中一个电路层110a、110b电连接,另有一个器件引脚210a、210b至少与余下另一个电路层110a、110b电连接。基板100设有两层以上的电路层110a、110b,元器件200通过不同的器件引脚210a、210b同时与至少两层不同的电路层110a、110b电连接,扩展电路功能。
本实施例中,可以是,基板100为柔性电路板;或者,基板100包括至少两层层叠设置的柔性电路板。通过本集成电路封装方法将元器件200安装于基板100,并实现元器件200与基板100上电路层110a、110b的电连接,元器件200、基板100构成的整体厚度小,可以保持整体的柔性,可以用于可穿戴设备等。
其中,元器件200为芯片、或电子元件。本集成电路封装方法适用于芯片或电子元件的封装,电子元件包括但不限于独立的电阻、电容、电感、二极管、或三极管,芯片包括但不限于裸片、晶圆、或者经过封装的集成芯片。可以使用相同的设备和工艺流程对芯片或者电子元件进行封装,降低成本。
其中,图1至4仅示例单个元器件200的结构,但不限于此,还可以是,元器件200为至少两个。本集成电路封装方法适用于两个以上元器件200,进一步的,可以同时对两个以上的元器件200进行操作,将以上的元器件200安装于基板100并实现元器件200与电路层110a、110b的电连接,提高效率、降低成本。当元器件200为至少两个时,可以是,至少两个元器件200当中,包括至少一个芯片和至少一个电子元件。可以同时对芯片和电子元件进行封装,提高效率,降低成本。当在基板100上设置封装层时,可以选择封装单个元器件200或封装两个以上元器件200。封装层的目的主要是保护元器件200不受外界环境因素的影响,譬如水汽、电磁辐射对元器件电性能的影响。同时,它也固定了多个元器件200在基板100上的相对位置,确保电连接的稳定性。在此发明中,在封装层固化后,封装层更作为支撑板,让我们随后可以方便地在基板100上进行连接通孔内壁导电层的制作。此外,还可以在一个基板100上设置两个以上的封装层,封装层相互之间留有间隙,可以提供更大的曲率,使基板100、元器件200、封装层构成的整体更具装柔性,特别是当基板100为柔性电路板或基本为两成以上的柔性电路板构成时,能够使集成封装电路保持这种柔性,使集成封装电路可以应用于例如可穿戴设备这类需要保持柔性的场合。
其中,电路层110a、110b为功能电路,电路层110a、110b具有一定的电子功能;或者电路层110a、110b本身构成电子元件,包括但不限于天线。本集成封装电路结构的电路层110a、110b适用范围广,可以实现集成多种功能。
根据需要,可以在制作导电层400a、400b前,通过第二开口120d在连接通孔120a、120b的内壁上制作辅助层,辅助层与电路层110a、110b电连接,然后在辅助层上制作导电层400a、400b,辅助层用于辅助制作导电层400a、400b,使导电层400a、400b更好地与器件引脚210a、210b、电路引脚电连接,或者更好的附着于连接通孔120a、120b的内壁。或者,在连接通孔120a、120b的内壁设有保护层121a、121b,保护层121a、121b用于在制作附加通孔时保护基板100。制作附加通孔,可以使用但不限于化学蚀刻、或钻孔的工艺,此时需要穿过连接通孔120a、120b,可能会对连接通孔120a、120b的内壁材料造成损伤,进而对基板100、电路层110a、110b造成损伤,保护层121a、121b可以保护连接通孔120a、120b的内壁不受损伤。进一步的,保护层121a、121b可以是有助于导电层400a、400b电连接的材料,此时保护层121a、121b可以与电路引脚接触,有助于电路引脚与导电层400a、400b的电连接。
本实施例中,连接通孔120a、120b的内壁设有保护层121a、121b,保护层121a、121b同时也是辅助层,保护层121a、121b(辅助层)未在图中示出,参照图10至13。并且,本实施例中保护层121a、121b(辅助层)采用与电路层110a、110b相同的材料制作,例如电路层110a、110b采用铜,保护层121a、121b(辅助层)也采用铜,进一步提到电连接性能。但不限于本实施例,可以根据需要,可以采用其他材料,可以单独设置提供保护的保护层121a、121b或者辅助电连接的辅助层。其中,保护层121a、121b(辅助层)与电路层110a、110b电连接,导电层400a、400b将器件引脚210a、210b和电路引脚电连接。保护层121a、121b(辅助层)直接与电路引脚电连接,电连接效果好,并且可以延长电路引脚,缩小导电层400a、400b的体积,有利于导电层400a、400b的制作,也利于降低成本。
本实施例中,还可以是,采用电镀的方式制作导电层400a、400b,在电镀前,采用溅镀或者蒸镀的工艺制作辅助层。溅镀或者蒸镀的辅助层能够更好地与电路引脚电连接,电镀的导电层400a、400b附着于辅助层,一方面可以更好的电镀,另一方面通过辅助层能够更好的实现导电层400a、400b与电路引脚电连接。并且溅镀、蒸镀、电镀可以对基板100上的所有元器件200同时进行,提高效率。
本实施例中,预先在基板100制作好电路层110a、110b,但不限于此,也可以在集成电路封装时再在基板100上制作电路层110a、110b,例如,在基板100的底面设置脱模层,脱模层具有与电路层110a、110b轮廓类似的模型槽,在制作连接通孔120a、120b后,在制作导电层400a、400b的同时在模型槽内形成电路层110a、110b。
以电镀制作方式为例,导电层400a和400b、电路层110a和110b采用相同的材料制作,在电镀导电层400a、400b的同时,也在模型槽内和脱模层表面电镀一层导电层,然后除去脱模层以及其表面的导电层,就可以形成基板表面电路层110a、110b。采用电镀的方式制作导电层400a、400b的工艺还包括在电镀前,采用溅镀或者蒸镀的工艺制作在连接通孔120a和120b内、器件引脚210b和210c表面辅助层,然后再电镀。溅镀或者蒸镀的辅助层能够更好地与电路引脚电连接,电镀的导电层400a、400b附着于辅助层。溅镀或者蒸镀辅助层,一方面可以提高电镀的质量,另一方面也能够更好地实现导电层400a、400b与电路引脚的电连接。
实施例二
实施例二与实施例一的区别在于:
预先在基板100上制作好连接通孔120a、120b,再将元器件200安装于基板100。如图5至9所示,具体步骤为,基板100上设有预制好的连接通孔120a、120b如图5所示,将元器件200安放于基板100,使元器件200的器件引脚210a、210b与连接通孔120a、120b的第一开口120c对接,如图6所示,本实施例中,元器件200与基板100之间设有绝缘介质300(本实施例中,绝缘介质300也是粘装膜,同时起到隔离元器件200与基板100、将元器件200粘贴于基板100的作用,但不限于此),在绝缘介质300上开设附加通孔,附加通孔与器件引脚210a、210b、连接通孔120a、120b的第一开120c对接,如图7所示,在连接通孔120a、120b内制作导电层400a、400b,导电层400a、400b深入附加通孔将器件引脚210a、210b和电路引脚电连接,如图9所示。前述器件引脚210a、210b与连接通孔120a、120b的第一开口120c对接,不一定是严格对正,只要满足可以通过附加通孔与连接通孔120a、120b将器件引脚210a、210b与导电层400a、400b电连接即可。
如图10所示,本实施例中,保护层121a、121b(辅助层)与电路层110a、110b电连接;如图11所示,将元器件200安放于基板100上,粘装膜(绝缘介质300)将元器件200粘贴于基板100;如图12所示,在粘装膜(绝缘材料)制作辅助通孔;如图13所示,在连接通孔120a、120b内制作导电层400a、400b,导电层400a、400b将器件引脚210a、210b和电路引脚电连接。辅助层(保护层121a、121b)直接与电路引脚电连接,电连接效果好,并且可以延长电路引脚,缩小导电层400a、400b的体积,有利于导电层400a、400b的制作,也利于降低成本。
实施例三
实施例三与实施例一的区别在于:
所述基板100包括至少两个基片101,至少两个所述基片101层叠设置,所述基片101的顶面设有所述电路层110a、110b、或/和所述基片101的底面设有所述电路层110a、110b,至少一个所述基片101设有过孔,至少两个所述电路层110a、110b通过所述过孔电连接。扩展元器件200连接范围,在较小的电路体积实现更多的电路连接。
在制作所述导电层400a、400b后,在所述基板100的底面制作与所述导电层400a、400b电连接的导电连接端口500,如图14所示,所述导电连接端口500为焊球点阵、或连接点阵、或金属引脚网格。元器件200的器件引脚210c与基板100的底面的导电连接端口500相连接,可以大大扩展器件引脚201c的连接空间,方便元器件200与外部电路的连接。一般为了减小体积,元器件200会做得尽量小,可供器件引脚210c进行对外连接的空间很小,通过所述导电连接通孔400、400a、400b以及基板底面或顶面或基板内部的所述电路层110a、110b,元器件的引脚210c可以延伸到基板底面的外接导电连接端口500,大大扩展了元器件的连接空间。这样设计的直接好处就是可以更高密度地设置接入、接出数据通讯通道,同时提高通讯带宽和传输速度。
实施例四
实施例四与实施例一的区别在于:
元器件为芯片,器件引脚为芯片引脚。基板设有多个连接通孔,为描述简洁、清楚,将这些连接通孔分别记为第一通孔、第二通孔,每个连接通孔内设有相应的导电层,为描述简洁、清楚,分别记为第一通孔内设有第一导电层、第二通孔内设有第二导电层、第三通孔内设有第三导电层。根据电路的原理,第一电路层和第二电路层可以是连线,这些连线与芯片或元器件等电连接或不连接,本实施例中电路层包括件多个连线,为描述清楚、简洁,将这些连线分别记为第一连线、第二连线、第三连线。
如图14所示,芯片201设有芯片引脚211a、211b、211c,基板100的顶面设有第一连线111b和第三连线111d,基板的底面设有第二连线111a、111c。
本实施例中,第一连线111b和第三连线111d设于基板100的顶面,第二连线111a、111c设于基板100的底面,此时可以认为,在基板100的厚度方向上,第一连线111b和第三连线111d与芯片201的距离小于第二连线111a、111c与芯片的距离。但不限于此,还可以将第一连线111b、第二连线111a、111c和第三连线111d嵌设于基板100的内部,只要满足在基板100的厚度方向上,第一连线111b与芯片201的距离小于第二连线与芯片201的距离,此时,第一连线111b、第二连线111a、111c在基板100的厚度方向上形成两个连线的“层”。
如图14、15所示在基板100的顶面设置一层粘装膜300,将芯片通过粘装膜300粘贴于基板100的顶面。采用粘装膜300粘贴的方式,将芯片201安放于基板100上,就可以实现芯片201固定于基板100,节约步骤、提高效率、降低成本。粘装膜300可以是绝缘的,这样在即使基板100顶面设有连线的情况下,芯片引脚211a、211b、211c也能与基板100顶面的连线电绝缘。
基板100上设有第一通孔121b,第一连线111b与第一通孔121b对应,第一通孔121b内设有第一导电层401b,第一导电层401b将第一连线111b与芯片引脚211b电连接。第一导电层401b未在图中示出。不限于本实施例,可以有两个以上的芯片引脚211b与第一连线111b电连接。
基板100设有第二通孔121a、121c,第二通孔121a、121c与第二连线121a、121c对应,第二通孔121a、121c内设有第二导电层401a、401c,第二连线121a、121c的部分位于第二通孔121a、121c开口附近或者伸入第二通孔121a、121c,使得第二连线121a、121c可以与第二导电层401a、401c电连接。其中,芯片引脚211b与第一连线111b电连接,并且第一导电层401b将芯片引脚211b与第一连线121b电连接;芯片引脚211a、211c与第二通孔121a、121c的第一开口对应,并且第二导电层401a、401c将芯片引脚211a、211c与第二连线121a、121c电连接。不限于本实施例,也可以有两个以上的芯片引脚与第二连线121a、121c电连接。
基板100设有第三连线111d和第三通孔121d,第三通孔121d内设有第三导电层401d,在基板100的厚度方向上,第三连线111d与芯片201的距离小于(不限于本实施例,也可以大于)第二连线121a、121c与芯片201的距离,本实施例中,第三连线111d和第一连线111b均设于基板100的顶面,相当于第三连线111d与第一连线111b位于基板100厚度方向上的同一“层”,第二连线121a、121c设于基板100的底面,在基板100的顶面和底面涂布金属层,然后用光刻胶同步制作第一连线111b、第二连线121a、121c、第三连线111d,提高生产效率。但不限于本实施例,第三连线111d可以与第一连线111b也可以不在同一“层”。
在第三通孔121d内设置第三导电层401d,第二连线为至少一个,其中至第二连线121a的一端与第二通孔121a对应并且通过第二导电层401a与芯片引脚211a电连接、另一端与第三通孔121d对应并且通过第三导电层401d与第三连线111d电连接。这样,芯片引脚211a、211c通过第二通孔121a、121c从密集的芯片引脚包围中逃逸到第二连线121a、121c所在层,然后第二连线121a通过第三通孔121d逃逸到第三连线111d所在层,根据需要,设计第三连线111d和第二连线121a、121c的所在的层次以及走线的图案,可以尽可能多的帮助芯片引脚逃逸出来获得连接,从而提高芯片引脚的密度、提高芯片201的连接节点密度,进而提高芯片201数据传输速度。不限于本实施例,也可以有两个以上的第二连线121a、121c与第三连线111d电连接。
首先,通过第二通孔121a、121c内的第二导电层401a、401c将芯片引脚211a、211c与第二连线121a、121c相连接,并从第二通孔121a、121c的第二开口设置第二导电层401a、401c,可以避开芯片201对芯片引脚211a、211c的遮挡,使第二通孔121a、121c与芯片引脚精准定位,可以提高连接的精度,并且可以批量制作第二通孔121a、121c、批量设置多个芯片201,大幅提高生产效率;第二导电层401a、401c设于第二通孔121a、121c内,不占用额外空间,可以大幅减小封装后整体的体积,特别是,能够可靠使用柔性电路板作为基板100是一个很大的优势。
其次,传统连线方式如图17所示,将连线111a、111b、111c全部设于基板100的顶面,只能在一个单一的平面上将的芯片引脚211a、211b、211c引出,此时连线111a、111b、111c需要穿行在芯片引脚211a、211b、211c之间,并且要避开芯片引脚211a、211b、211c,导致芯片引脚之间需要预留足够的间隙供连线穿过,这样芯片引脚的间隙D1就限制了连线的数量,不能获得更过的连线,并且,如果芯片引脚的数量很多,那么靠近芯片201边沿的芯片引脚可以由连线引出、但就已经没有空隙可以设置连线将靠近芯片201中部的芯片引脚引出,所以传统连线方式限制可连线密度、芯片引脚的密度。但本发明中,如图16所示,芯片引脚分别通过第一连线111b和第二连线121a、121c引出,并且第一连线111b、第二连线121a、121c在基板100的厚度方向上处于不同的厚度层,二者之间不相干涉,第二连线121a、121c不需要经过芯片引脚之间的间隙D2,可以获得得更高密度的连线,同理,可以设置更高密度的芯片引脚,芯片201获得更高密度的连接节点,提高芯片201的数据传输速度。
通过第二通孔121a、121c的第二开口在第二通孔121a、121c内制作第二导电层401a、401c的过程中,将导电粘接材料从第二通孔121a、121c的第二开口送入第二通孔121a、121c内,使导电粘接材料粘接于第二通孔121a、121c的内壁和芯片引脚211a、211c上构成第二导电层401a、401c。采用从第二开口送入导电粘接材料的方式,可以在基板100的底面进行操作,而不会被芯片201干扰。通过使用导电性的粘接材料,在第二通孔121a、121c内把顶层的芯片牢固地粘接到基板100上避免器件脱落的同时,形成从芯片的芯片引脚211a、211c到第二导电层111a、111c的导电通道,以获得好的导电连接性能。导电粘接材料为焊球、或焊锡膏、或导电胶、或导电金属浆。可以根据工艺需要或者基板100材质、第二通孔121a、121c内壁的尺寸、表面材料性质,选择一种或多种的组合。放入导电粘接材料形成导电性连接通道的工艺,可能使用常见的焊接工艺,包括表面清洁、助焊剂喷涂、使用置球机精密放置焊球和热处理等步骤;也可能使用更特别的化学表面清洁,表面处理,精密喷涂焊锡膏、导电胶或导电金属浆,然后热处理以形成机械和电连接。
通过第二通孔121a、121c的第二开口在第二通孔121a、121c内制作第二导电层401a、401c的过程中,采用丝网印刷在第二通孔121a、121c内设置导电粘接材料。设备通用、可以和第二连线111a、111c的制作同步进行,节约工艺流程,进一步降低成本。
通过第二通孔121a、121c的第二开口在第二通孔121a、121c内制作第二导电层401a、401c的过程中,通过第二通孔121a、121c的第二开口,使用激光烧熔、等离子清洁、或化学溶剂在粘装膜300制作附加通孔,附加通孔将第二通孔121a、121c与芯片引脚211a、211c对接,第二导电层401a、401c伸入附加通孔内,避免粘装膜300阻碍芯片引脚211a、211c、第二导电层401a、401c、以及第二连线111a、111c的电连接。
在第二通孔121a、121c的内壁设有保护层,保护层用于在制作附加通孔时保护基板100。制作附加通孔可以但不限于使用化学蚀刻、或钻孔的工艺,此时需要穿过第二通孔121a、121c,可能会对第二通孔121a、121c的内壁造成损伤,进而对基板100造成损伤,保护层可以保护第二通孔121a、121c的内壁不受损伤。进一步的,保护层可以是有助于第二导电层401a、401c电连接的材料,此时保护层可以与第二连线121a、121c电接触,有助于第二连线121a、121c与第二导电层401a、401c的电连接。譬如,保护层可以是金属薄膜,被预先溅镀或蒸镀在第二通孔121a、121c的内壁,这样可以在化学蚀刻过程中,保护第二通孔121a、121c内壁材料不至于被暴露于蚀刻溶剂或离子中,而且这样的金属薄层也可以提高随后在第二通孔121a、121c中电镀的第二导电层401a、401c的导电性。
可以采用在第二通孔121a、121c内制作第二导电层401a、401c的方法来在第一通孔121b内制作第一导电层401b、在第三通孔121d内制作第三导电层401d,也可以采用与上述类似的方法制作附加通孔、保护层。优选的,在第一通孔121b、第二通孔121a、121c、第三通孔121d内同步制作第一导电层401b、第二导电层401a、401c、第三导电层401d,提高生产效率。
本实施例中芯片引脚分别通过第一通孔121b和第二通孔121a、121c分别逃逸到第一连线111b和第二连线121a、121c所在层次进行电连接,第一连线111b和第二连线121a、121c在基板100的厚度方向上形成两“层”,但不限于此,也可以设置三层或三层以上的连线“层”,通过前述“孔连接”的方式将芯片引脚与第三、四、...、n层连线电连接,使更多的芯片引脚可以从其周围芯片引脚的包围中逃逸出来进行电连接,从而可以增加芯片引脚的密度,提高芯片201数据传输的速度。
本实施例中,第二通孔121a、121c将芯片引脚211a、211c和第二连线121a、121c电连接的方式构成“孔连接”,采用与前述“孔连接”类似的方式通过第一通孔121b将芯片引脚211b和第一连线111b电连接。但不限于此,也可以用其他方式实现芯片引脚211b和第一连线111b电连接,例如芯片引脚211b和第一连线111b直接接触连接。
根据需要,基板100可以是普通硬质板,基板100也可以是柔性电路板;当基板100是柔性电路板时,通过“孔连接”的方式将芯片引脚引出在连接,可以提高芯片引脚的密度,从而减小芯片201的体积,并且第一导电层401b和第二导电层401a、401c分别位于第一通孔121b和第二通孔121a、121c内,不占用额外的体积,芯片201可基板100之间甚至不需要预留间隙(但不限于此,根据需要也可以设置间隙,例如粘装层),可以减小芯片201和基板100构成的整体的厚度,当基板100为柔性电路板或多层柔性电路板时,可以保持整体的柔性,可以用于可穿戴设备等。当基板100包括至少两层层叠设置的柔性电路板时优选的,如果设置了两“层”以上的连线,可以先将第一连线111b、或第二连线121a、121c、、第三连线121d、或其他的连线设置于相邻两层柔性电路板之间,再制作第一通孔121b、第二通孔121a、121c、第三通孔121d。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种芯片连线方法,其特征在于,所述方法包括以下步骤:
在基板设置第一连线和第二连线;
将芯片设置于所述基板的顶面,所述芯片设置有朝向所述基板的至少两个芯片引脚;
其中,在所述基板的厚度方向上,使所述第一连线与所述芯片的距离小于所述第二连线与所述芯片的距离;
在所述基板设置第一通孔和第二通孔,使所述第一通孔与所述第一连线对应,使所述第二通孔与所述第二连线对应;
使所述第一通孔和所述第二通孔在近芯片面设置有第一开口,在远离芯片面设置有第二开口,并且使所述芯片的至少两个所述芯片引脚分别与所述第一通孔和所述第二通孔的所述第一开口对位贴合;
通过所述第一通孔的所述第二开口在所述第一通孔内制作第一导电层,将所述第一导电层从所述第一通孔的所述第二开口送入所述第一通孔内;
通过所述第二通孔的所述第二开口在所述第二通孔内制作第二导电层,将所述第二导电层从所述第二通孔的所述第二开口送入所述第二通孔内;
其中,将所述第一导电层配置成:将至少一个所述芯片引脚与所述第一通孔所在的所述第一连线电连接;以及将所述第二导电层配置成:将另外的至少一个所述芯片引脚与所述第二通孔所在的所述第二连线电连接,并且
其中,在所述基板设置第三连线和第三通孔,在所述基板的厚度方向上,使所述第三连线与所述芯片的距离大于或小于所述第二连线与所述芯片的距离,在所述第三通孔内设置第三导电层,所述第二连线为至少一个,其中使至少一个所述第二连线的一端与所述第二通孔对应并且通过所述第二导电层与所述芯片引脚电连接、另一端与所述第三通孔对应并且通过所述第三导电层与所述第三连线电连接。
2.根据权利要求1所述的芯片连线方法,其特征在于,在所述基板的顶面设置所述第一连线和所述第三连线,在所述基板的底面设置所述第二连线。
3.根据权利要求1所述的芯片连线方法,其特征在于,通过所述第一通孔和/或所述第二通孔的第二开口设置附加通孔,使得在所述第一通孔内设置的第一导电层和/或在所述第二通孔内设置的所述第二导电层深入所述附加通孔与所述芯片引脚电连接。
4.根据权利要求3所述的芯片连线方法,其特征在于,所述第二导电层为焊球、或焊锡膏、或导电胶;或者,所述第二导电层为金属层,采用沉金、溅射、或电镀的方法制作所述金属层。
5.根据权利要求3所述的芯片连线方法,其特征在于,采用丝网印刷在所述第二通孔内设置导电粘接材料,使所述导电粘接材料粘接于所述第二通孔的内壁和所述芯片引脚上构成所述第二导电层。
6.根据权利要求1所述的芯片连线方法,其特征在于,在所述芯片与所述基板之间设置粘装膜,所述粘装膜将所述芯片粘贴于所述基板。
7.根据权利要求6所述的芯片连线方法,其特征在于,通过所述第二通孔的第二开口,使用激光烧熔、等离子清洁、或化学溶剂在所述粘装膜制作附加通孔,所述附加通孔将所述第二通孔与所述芯片引脚对接,所述第二导电层伸入所述附加通孔内。
8.根据权利要求7所述的芯片连线方法,其特征在于,在所述第二通孔的内壁设置保护层,所述保护层用于在制作所述附加通孔时保护所述基板。
9.根据权利要求1至8任一项所述的芯片连线方法,其特征在于,所述基板为柔性电路板;或者,所述基板包括至少两层层叠设置的柔性电路板。
10.一种芯片连线结构,其特征在于,包括:
芯片,所述芯片设置于基板的顶面并且所述芯片设置有朝向所述基板的至少两个芯片引脚;
设置于所述基板的第一连线和第二连线,其中,在所述基板的厚度方向上,所述第一连线与所述芯片的距离小于所述第二连线与所述芯片的距离;
设置于所述基板的第一通孔和第二通孔,所述第一通孔与所述第一连线对应,所述第二通孔与所述第二连线对应;
所述第一通孔和所述第二通孔在近芯片面有第一开口,在远离芯片面有第二开口,并且所述芯片的至少两个所述芯片引脚分别与所述第一通孔和所述第二通孔的所述第一开口对位贴合;
通过所述第一通孔的所述第二开口在所述第一通孔内制作的第一导电层,所述第一导电层从所述第一通孔的所述第二开口被送入所述第一通孔内;
通过所述第二通孔的所述第二开口在所述第二通孔内制作的第二导电层,所述第二导电层从所述第二通孔的所述第二开口被送入所述第二通孔内;
其中,所述第一导电层被配置成:将至少一个所述芯片引脚与所述第一通孔所在的所述第一连线电连接;以及所述第二导电层被配置成:将另外的至少一个所述芯片引脚与所述第二通孔所在的所述第二连线电连接,并且
其中,所述基板设置有第三连线和第三通孔,所述第三通孔内设置有第三导电层,在所述基板的厚度方向上,所述第三连线与所述芯片的距离大于或小于所述第二连线与所述芯片的距离,所述第二连线为至少一个,其中至少一个所述第二连线的一端与所述第三通孔对应、另一端与所述第二通孔对应,所述第二连线的一端通过所述第二导电层与所述芯片引脚电连接、另一端通过所述第三导电层与所述第三连线电连接。
11.根据权利要求10所述的芯片连线结构,其特征在于,所述第一连线和所述第三连线设置于所述基板的顶面,所述第二连线设置于所述基板的底面。
12.根据权利要求10所述的芯片连线结构,其特征在于,所述第一连线设置于所述基板的顶面,所述第二连线设置于所述基板的底面。
13.根据权利要求10至12任一项所述的芯片连线结构,其特征在于,所述基板为柔性电路板;或者,所述基板包括至少两层层叠设置的电路板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNPCT/CN2016/107833 | 2016-11-29 | ||
PCT/CN2016/107833 WO2018098649A1 (zh) | 2016-11-30 | 2016-11-30 | 集成电路封装方法以及集成封装电路 |
PCT/CN2017/076430 WO2018098922A1 (zh) | 2016-11-29 | 2017-03-13 | 芯片连线方法及结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109937614A CN109937614A (zh) | 2019-06-25 |
CN109937614B true CN109937614B (zh) | 2022-03-29 |
Family
ID=62241093
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680090833.9A Active CN110024107B (zh) | 2016-11-30 | 2016-11-30 | 集成电路封装方法以及集成封装电路 |
CN201780070448.2A Active CN109937614B (zh) | 2016-11-29 | 2017-03-13 | 芯片连线方法及结构 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680090833.9A Active CN110024107B (zh) | 2016-11-30 | 2016-11-30 | 集成电路封装方法以及集成封装电路 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10867959B2 (zh) |
CN (2) | CN110024107B (zh) |
WO (2) | WO2018098649A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112470553A (zh) * | 2018-10-11 | 2021-03-09 | 深圳市修颐投资发展合伙企业(有限合伙) | 复合工艺扇出封装方法 |
US10896865B2 (en) * | 2018-11-13 | 2021-01-19 | Toyota Motor Engineering & Manufacturing North America, Inc. | Power electronics modules including an integrated cooling channel extending through an electrically-conductive substrate |
US11419213B2 (en) * | 2019-03-26 | 2022-08-16 | Western Digital Technologies, Inc. | Multilayer flex circuit with non-plated outer metal layer |
CN111312687A (zh) * | 2020-02-20 | 2020-06-19 | 京东方科技集团股份有限公司 | 柔性线路板及其制作方法、显示模组 |
TWI751554B (zh) * | 2020-05-12 | 2022-01-01 | 台灣愛司帝科技股份有限公司 | 影像顯示器及其拼接式電路承載與控制模組 |
CN114005848A (zh) * | 2020-07-28 | 2022-02-01 | 合肥鑫晟光电科技有限公司 | 一种驱动背板、其制作方法、背光模组及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0863548A2 (en) * | 1997-03-03 | 1998-09-09 | Nec Corporation | Mounting assembly of integrated circuit device and method for production thereof |
CN1110078C (zh) * | 1996-06-07 | 2003-05-28 | 松下电器产业株式会社 | 半导体元件的安装方法 |
CN101199242A (zh) * | 2005-06-16 | 2008-06-11 | 伊姆贝拉电子有限公司 | 电路板结构的制造方法和电路板结构 |
TW201134338A (en) * | 2010-03-16 | 2011-10-01 | Unitech Printed Circuit Board Corp | Manufacturing method of multilayer circuit board with embedded electronic component |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5171712A (en) | 1991-12-20 | 1992-12-15 | Vlsi Technology, Inc. | Method of constructing termination electrodes on yielded semiconductor die by visibly aligning the die pads through a transparent substrate |
KR950012658B1 (ko) * | 1992-07-24 | 1995-10-19 | 삼성전자주식회사 | 반도체 칩 실장방법 및 기판 구조체 |
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
US6475877B1 (en) * | 1999-12-22 | 2002-11-05 | General Electric Company | Method for aligning die to interconnect metal on flex substrate |
US7190080B1 (en) * | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
CN100361284C (zh) | 2001-10-19 | 2008-01-09 | 全懋精密科技股份有限公司 | 一种集成电路封装用基板结构及其制造方法 |
JP3998984B2 (ja) * | 2002-01-18 | 2007-10-31 | 富士通株式会社 | 回路基板及びその製造方法 |
JP4654942B2 (ja) * | 2006-02-28 | 2011-03-23 | ミネベア株式会社 | 面状照明装置 |
US7898811B2 (en) * | 2007-04-10 | 2011-03-01 | Raled, Inc. | Thermal management of LEDs on a printed circuit board and associated methods |
US7553752B2 (en) * | 2007-06-20 | 2009-06-30 | Stats Chippac, Ltd. | Method of making a wafer level integration package |
JP5324191B2 (ja) * | 2008-11-07 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9818734B2 (en) * | 2012-09-14 | 2017-11-14 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming build-up interconnect structures over a temporary substrate |
US9035194B2 (en) | 2012-10-30 | 2015-05-19 | Intel Corporation | Circuit board with integrated passive devices |
JP5681824B1 (ja) * | 2013-10-01 | 2015-03-11 | 株式会社フジクラ | 配線板組立体及びその製造方法 |
JP2016051847A (ja) * | 2014-09-01 | 2016-04-11 | イビデン株式会社 | プリント配線板、その製造方法及び半導体装置 |
WO2018098647A1 (zh) * | 2016-11-30 | 2018-06-07 | 深圳修远电子科技有限公司 | 集成电路多芯片层叠封装结构以及方法 |
-
2016
- 2016-11-30 WO PCT/CN2016/107833 patent/WO2018098649A1/zh active Application Filing
- 2016-11-30 US US16/464,880 patent/US10867959B2/en active Active
- 2016-11-30 CN CN201680090833.9A patent/CN110024107B/zh active Active
-
2017
- 2017-03-13 CN CN201780070448.2A patent/CN109937614B/zh active Active
- 2017-03-13 US US16/465,059 patent/US10847496B2/en active Active
- 2017-03-13 WO PCT/CN2017/076430 patent/WO2018098922A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1110078C (zh) * | 1996-06-07 | 2003-05-28 | 松下电器产业株式会社 | 半导体元件的安装方法 |
EP0863548A2 (en) * | 1997-03-03 | 1998-09-09 | Nec Corporation | Mounting assembly of integrated circuit device and method for production thereof |
CN101199242A (zh) * | 2005-06-16 | 2008-06-11 | 伊姆贝拉电子有限公司 | 电路板结构的制造方法和电路板结构 |
TW201134338A (en) * | 2010-03-16 | 2011-10-01 | Unitech Printed Circuit Board Corp | Manufacturing method of multilayer circuit board with embedded electronic component |
Also Published As
Publication number | Publication date |
---|---|
US20190295982A1 (en) | 2019-09-26 |
WO2018098922A1 (zh) | 2018-06-07 |
CN110024107B (zh) | 2023-11-10 |
CN110024107A (zh) | 2019-07-16 |
CN109937614A (zh) | 2019-06-25 |
US10867959B2 (en) | 2020-12-15 |
US20190326207A1 (en) | 2019-10-24 |
WO2018098649A1 (zh) | 2018-06-07 |
US10847496B2 (en) | 2020-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109937614B (zh) | 芯片连线方法及结构 | |
US10490478B2 (en) | Chip packaging and composite system board | |
US10535581B2 (en) | Module for heat generating electronic component | |
US8004068B2 (en) | Shielded multi-layer package structures | |
US7851894B1 (en) | System and method for shielding of package on package (PoP) assemblies | |
US6219253B1 (en) | Molded electronic package, method of preparation using build up technology and method of shielding | |
EP2988325B1 (en) | Method of manufacturing an electrical interconnect structure for an embedded semiconductor device package | |
US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
US20150131231A1 (en) | Electronic component module and manufacturing method thereof | |
US8302277B2 (en) | Module and manufacturing method thereof | |
JP2005150748A (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
WO2018098647A1 (zh) | 集成电路多芯片层叠封装结构以及方法 | |
US20180174975A1 (en) | Semiconductor package and method for producing same | |
US20200279814A1 (en) | Wiring structure and method for manufacturing the same | |
JP2001298273A (ja) | 電子部品内蔵実装基板及びそれを用いた半導体パッケージ | |
TW201603665A (zh) | 印刷電路板、用以製造其之方法及具有其之層疊封裝 | |
US20200279804A1 (en) | Wiring structure and method for manufacturing the same | |
WO2018098648A1 (zh) | 集成电路封装方法以及集成封装电路 | |
CN110024113B (zh) | 集成电路封装结构及方法 | |
US10861780B1 (en) | Wiring structure and method for manufacturing the same | |
JP5150720B2 (ja) | 電子アッセンブリーの製造方法並びに電子アッセンブリー | |
JP2006339293A (ja) | 回路モジュール | |
KR20190129650A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
KR101350610B1 (ko) | 반도체 패키지 | |
EP3745456A1 (en) | Decoupling capacitor layers perpendicularly mounted between semiconductor chip and substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |