CN100361284C - 一种集成电路封装用基板结构及其制造方法 - Google Patents

一种集成电路封装用基板结构及其制造方法 Download PDF

Info

Publication number
CN100361284C
CN100361284C CNB011365927A CN01136592A CN100361284C CN 100361284 C CN100361284 C CN 100361284C CN B011365927 A CNB011365927 A CN B011365927A CN 01136592 A CN01136592 A CN 01136592A CN 100361284 C CN100361284 C CN 100361284C
Authority
CN
China
Prior art keywords
layer
insulating barrier
core insulating
packing substrate
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011365927A
Other languages
English (en)
Other versions
CN1348204A (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanmao Precision Science & Technology Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CNB011365927A priority Critical patent/CN100361284C/zh
Publication of CN1348204A publication Critical patent/CN1348204A/zh
Application granted granted Critical
Publication of CN100361284C publication Critical patent/CN100361284C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明是一种集成电路之基板制程，其步骤包括在一铜箔基材上定义出数个导体柱，于该铜箔基材覆以一或多层核心绝缘层，覆合后导体柱一端埋在该核心绝缘层内，开启各该导体柱上方的核心绝缘层，形成数个盲孔，接着镀满或镀上一层铜于各该盲孔，并于核心绝缘层上侧表面镀上一层面铜，蚀刻定义出上、下电路层，最后分别覆盖上一层防焊材作保护以形成本发明的集成电路封装用基板。

Description

一种集成电路封装用基板结构及其制造方法
发明领域
本发明涉及一种集成电路封装用基板结构及其制造方法，特别是一种应用于制作超薄之基板，并可省略塞孔步骤的基板结构及制造方法。
发明背景
芯片(IC)在经过数百道制程步骤之后，在芯片之中将形成一复杂且具有特定功能的集成电路，该芯片尚必须藉由基板的封装，才能使该芯片结合于电路板的电路。
请参阅图1，为传统技术集成电路封装用基板结构示意图，主要包括一基材10、一上电路层60a、一下电路层60b以及数个导通孔50。
该基材10为一绝缘物质，该上电路层60a设于该基材10的上侧表面，下电路层60b设于该基材10的下侧表面，所述的上、下电路层60a、60b是藉由数个贯穿基板10的导通孔50加以导通，又在上、下电路层60a、60b表面各覆盖有一层绿漆70，以作为上、下电路层60a、60b的保护层，其中上电路层60a的打线垫(图中未式)与下电路层60b的锡球垫(图中未式)是暴露于外界。在进行封装时，该基板10是将芯片20结合于基板10的上，并利用复数条金线40耦合于上电路层60a的打线垫，并在芯片20与金线40附近覆上一层封胶30，再将数个锡球80黏接于下电路层60b的锡球垫上，最后基板10再利用上述数个锡球80结合于电路板(图中未示)之上。
请参阅图2A～D，传统技术的集成电路封装用基板的制程步骤包括：
(a)提供一绝缘基板100，并以钻孔或激光方式在该基板100表面形成数个导通孔105。
(b)对上述导通孔105进行镀导通孔及上下侧表面分别镀上一层面铜110，120。
(c)对上、下侧表面的面铜110，120进行电路蚀刻以形成上、下电路层110a，120a，其中上、下电路层110a，120a的间是藉由上述导通孔105做为导通的桥梁。
(d)以绝缘树脂或导电胶140对上述导通孔105进行塞孔，以形成导通孔105a结构。
(e)最后再将绿漆150覆盖于基板100的上、下电路层110a，120a表面，并预留部份作为打线垫及锡球垫区域(图中未标示)。
以上所述是为传统技术的集成电路封装用基板的制程与结构，然，传统技术的基板-尤其是制作超薄板(0.1mm～0.04mm)及微小通孔时，因为在进行导通孔塞孔时，困难度极高，亦容易造成塞孔不实，且易产生空泡，严重影响生产品质与数量。
由上述说明可知，利用传统技术的制程所制造的集成电路封装用基板，尤其是制造超薄板时，会有导通孔塞孔不易，制程困难，可靠度不佳等缺点。
发明内容
本发明的目的是提供一种集成电路封装用基板制造方法，以蚀刻、电镀等方式，在一核心绝缘层及一实心铜箔中完成电路层的导通，不须作传统塞孔步骤，便不会有制程上的困扰以及塞孔可靠度问题。
本发明的另一目的在于提供一种用上述方法制造的集成电路封装用基板结构。
根据本发明的一个方面，本发明所提供的一种集成电路封装用基板制造方法包括以下步骤：
(a)提供一铜箔基材，以蚀刻方式定义出数个导体柱；
(b)将一核心绝缘层与该铜箔基材作压合，压合后导体柱一端埋在该核心绝缘层内；
(c)开启各该导体柱上方的核心绝缘层，形成数个盲孔；
(d)以电镀铜方式镀满或镀上一层于各该盲孔，并于核心绝缘层上侧表面镀上一层面铜；
(e)蚀刻定义出上、下电路层；
此外，还包括步骤(f)：在该上、下电路层分别覆盖上一层电路保护层。
较佳者，以电镀铜方式镀上一层于各该盲孔之后，可在所述核心绝缘层欲作为芯片置放区下方的数个盲孔，形成数个焊锡凸块(SolderBump)。
根据本发明的另一个方面，本发明所提供的一种集成电路封装用基板的结构包括：一核心绝缘层，该核心绝缘层的上、下二侧分别具有上、下电路层；其中上、下电路层是以数个嵌埋于该绝缘层的盲孔与其相对应的导体柱形成电性连接。
为了为了能够进一步了解本发明的目的、特征及功效，下面结合附图对本发明进行详细说明。
附图说明
图1是传统集成电路封装用基板结构示意图。
图2A～图2D是传统集成电路封装用基板的制程示意图。
图3A～图3H是本发明第一实施例集成电路封装用基板制程示意图。
图4A～图4H是本发明第二实施例集成电路封装用基板制程示意图。
图5A～图5G是本发明第三实施例集成电路封装用基板制程示意图。
附图标号说明：10，100-基材；20-芯片；30-封胶；40-金线；50，105-导通孔；60a，110a，240a，340a，440a-上电路层；60b，120a，200a，300a，400a-下电路层；70，150-绿漆；80-锡球；110，120，240，330a，340，430a，440-面铜；140-绝缘树脂或导电胶；200，300，400-铜箔基材；210，310，410-导体柱；220，320，420-核心绝缘层；230，230a，330，430-盲孔；250，350，450-电路保护层；460-焊锡凸块；270，370，470-芯片置放区。
具体实施方式
本发明集成电路封装用基板结构及其制造方法以下面地三个实施例来阐述。
第一实施例
请参阅图3A～图3H所示，本发明集成电路封装用基板第一实施例的制程步骤包括：
(a)提供一铜箔基材200，以蚀刻方式定义出数个导体柱210，以微蚀刻方式(Microetching)粗化导体柱210表面，以增强其接着力；
(b)将一核心绝缘层220与该铜箔基材200作压合，压合后导体柱210一端埋在该核心绝缘层220内，其中所述核心绝缘层220的材质是可为一具玻璃纤维的预浸材(Prepreg)或较厚的绝缘树脂；
(c)以激光开启各该导体柱210上方的核心绝缘层220，形成数个盲孔230，并清除导体柱210面上的残余绝缘物质；
(d)以电镀铜方式镀满各该盲孔，形成一实心盲孔230a，并于核心绝缘层220的上侧表面镀上一层面铜240；
(e)蚀刻定义出上、下电路层240a、200a；
(f)最后，在该上、下电路层240a、200a分别覆盖上一层电路保护层250(可为防焊漆或绝缘树脂)，作为线路保护层，并露出欲作为芯片封装打线的打线垫及与电路板电性连接的锡球垫区域(如图3G)，并在打线垫及锡球垫区镀上一镍/金(Ni/Au)层(图中未示)。
另外，本实施例亦可在两面电路层240a、200a分别覆盖上一层电路保护层250之后，露出欲作为与芯片焊锡接的焊垫及锡球垫的区域(如图3H)，亦镀上一镍/金(Ni/Au)层(图中未示)，使本实施例亦可供覆晶封装方式封装芯片。
第二实施例
请参阅图4A～图4H，本发明集成电路封装用基板第二实施例的制程步骤包括：
(a)提供一铜箔基材300，以蚀刻方式定义出数个导体柱310，并以微蚀刻方式(Microetching)粗化导体柱310表面，以增强其接着力；
(b)将一核心绝缘层320与该铜箔基材300作压合，压合后导体柱310一端埋在该核心绝缘层320内，其中所述核心绝缘层320的材质是可为一具玻璃纤维的预浸材(Prepreg)或较厚的绝缘树脂；
(c)以激光开启各该导体柱310上方的核心绝缘层320，形成数个盲孔330，并清除导体柱310面上的残余绝缘物质；
(d)以电镀铜方式对所述核心绝缘层320及数个盲孔330镀上一层面铜340、330a；
(e)蚀刻定义出上、下电路层340a、300a；
(f)在该上、下电路层340a、300a分别覆盖上一层电路保护层350(可为防焊漆或绝缘树脂)，并填满各该盲孔330，作为线路保护层，并露出打线垫及锡球垫区域(如图4G)，并在打线垫及锡球垫区镀上一镍/金(Ni/Au)层(图中未示)。
当然，如同第一实施例，本实施例亦可在两面电路层340a、300a分别覆盖上一层电路保护层350之后，露出欲作为焊垫及锡球垫的区域(如图4H)，亦镀上一镍/金(Ni/Au)层(图中未示)，使本实施例亦可供覆晶封装方式封装芯片。
与第一实施例不同的是，本实施例并未将盲孔330镀满铜，而只有镀上一层薄面铜330a，再以防焊材350填满。
第三实施例
请参阅图5A～图5G，本发明集成电路封装用基板第三实施例的制程步骤包括：
(a)提供一铜箔基材400，以蚀刻方式定义出数个导体柱410，并以微蚀刻方式(Microetching)粗化导体柱410表面，以增强其接着力；
(b)将一核心绝缘层420与该铜箔基材400作压合，压合后导体柱410一端埋在该核心绝缘层420内，其中所述核心绝缘层420的材质是可为一具玻璃纤维的预浸材(Prepreg)或较厚的绝缘树脂；
(c)以激光开启各该导体柱410上方的核心绝缘层420，形成数个盲孔430，并清除导体柱410面上的残余绝缘物质；
(d)以电镀铜方式对所述核心绝缘层420及数个盲孔430镀上一层面铜440、430a；
(e)蚀刻定义出上、下电路层440a、400a；
(f)在该上、下电路层分别覆盖上一层电路保护层450(可为防焊漆或绝缘树脂)，并填满芯片置放区470以外的各该盲孔430，作为线路保护层，并露出焊垫及锡球垫区域，并在焊垫与锡球垫区镀上一镍/金(Ni/Au)层(图中未示)；
(g)在所述核心绝缘层420欲作为芯片置放区470的数个盲孔430，覆盖上一薄导电层(图中未示)，接着再形成数个焊锡凸块460(Solder Bump)。
本实施例与上述两实施例不同的是，在芯片置放区470的数个盲孔430，形成数个焊锡凸块460(Solder Bump)，可直接作为芯片的接脚。
以上所述是为本发明各较佳实施例集成电路封装用基板结构及其制程步骤的详细说明，本发明与传统技术最大的不同是在于制作封装用基板，尤其是制作超薄板(0.1mm～0.4mm)时，以蚀刻及电镀等方式，在一核心绝缘层及一实心铜箔中完成电路层的导通，不须作传统塞孔步骤，便不会有制程上的困扰以及塞孔可靠度问题。
综上所述，本发明的集成电路封装用基板结构及其制造方法，是具有下列优点：
(1)不须作传统塞孔步骤，消弭传统超薄板制程上的困扰以及塞孔可靠度问题。
(2)与传统不同，利用一实心铜箔形成的导体柱，对封装基板的散热性及电性品质均能大幅提升。
(3)可有效改善传统制造超薄板的缺失，且本发明的整体结构、制程容易，量产性高。
当然，以上所述仅为本发明集成电路封装用基板结构及其制程的较佳实施例，并非用以限制本发明的实施范围，任何本领域的熟练技术人员在不违背本发明的精神所做的修改，均应属于本发明的范围，因此本发明的保护范围当以下列所述的权利要求为依据。

Claims (11)

1、一种集成电路封装用基板制造方法，包括以下步骤：
(a)提供一铜箔基材，以蚀刻方式定义出数个导体柱；
(b)将一核心绝缘层与该铜箔基材作压合，使该导体柱一端埋在该核心绝缘层内；
(c)开启各该导体柱上方的所述核心绝缘层，形成数个盲孔；
(d)对所述核心绝缘层上侧表面及数个盲孔镀上一层面铜；
(e)蚀刻定义出上、下电路层。
2、如权利要求1所述的集成电路封装用基板制造方法，其中所述的核心绝缘层可为一具有玻璃纤维的预浸材或较厚的绝缘树脂。
3、如权利要求1所述的集成电路封装用基板制造方法，其中步骤(e)之后更可包括有一步骤：(f)在该上、下电路层分别覆盖上一层电路保护层。
4、如权利要求第3项所述的集成电路封装用基板制造方法，其中步骤(f)所述的电路保护层是防焊漆或绝缘树脂其中一种。
5、如权利要求3或4所述的集成电路封装用基板制造方法，其中步骤(f)之后还包括一将所述上、下电路层欲作为打线垫、焊垫或锡球垫的区域，镀上一镍/金层。
6、如权利要求1所述的集成电路封装用基板制造方法，其中步骤(d)所述的数个盲孔是以电镀铜方式镀满。
7、如权利要求3所述的集成电路封装用基板制造方法，其中步骤(f)之后还包括有一步骤(g)：在所述核心绝缘层欲作为芯片置放区的数个盲孔，形成数个焊锡凸块。
8、如权利要求7所述的集成电路封装用基板制造方法，其中步骤(g)之前还包括对所述核心绝缘层欲作为芯片置放区的数个盲孔，镀上一薄导电层的步骤。
9、一种集成电路封装用基板的结构，包括：
一核心绝缘层，该核心绝缘层的上、下二侧分别具有上、下电路层；其特征在于：其中该上、下电路层是以数个嵌埋于该绝缘层的盲孔与其相对应的导体柱形成电性连接，且各该电路层最外面是可各覆有一绝缘电路保护层。
10、如权利要求9所述的一种集成电路封装用基板的结构，其中电路保护层具有数个开口，可裸露上、下电路层部分区域，以作为打线垫、焊垫或锡球垫。
11、如权利要求9所述的一种集成电路封装用基板的结构，其中所述的绝缘电路保护层是绝缘树脂或防焊材其中一种。
CNB011365927A 2001-10-19 2001-10-19 一种集成电路封装用基板结构及其制造方法 Expired - Fee Related CN100361284C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011365927A CN100361284C (zh) 2001-10-19 2001-10-19 一种集成电路封装用基板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011365927A CN100361284C (zh) 2001-10-19 2001-10-19 一种集成电路封装用基板结构及其制造方法

Publications (2)

Publication Number Publication Date
CN1348204A CN1348204A (zh) 2002-05-08
CN100361284C true CN100361284C (zh) 2008-01-09

Family

ID=4673764

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011365927A Expired - Fee Related CN100361284C (zh) 2001-10-19 2001-10-19 一种集成电路封装用基板结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100361284C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548229A (zh) * 2010-12-29 2012-07-04 陆富强 一种植接式电路布成方法及其结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116587A1 (en) * 2006-11-16 2008-05-22 Chun Ho Fan Conductor polymer composite carrier with isoproperty conductive columns
TW200941659A (en) * 2008-03-25 2009-10-01 Bridge Semiconductor Corp Thermally enhanced package with embedded metal slug and patterned circuitry
US9312230B2 (en) * 2010-02-08 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
JP5847663B2 (ja) * 2012-08-01 2016-01-27 日本電子材料株式会社 プローブカード用ガイド板の製造方法
CN103857202B (zh) * 2012-12-07 2017-02-08 北大方正集团有限公司 印刷电路板及其铜柱制作方法
CN103389610B (zh) * 2013-07-24 2016-04-13 南昌欧菲光电技术有限公司 相机模组及其制造方法、采用该相机模组的手持通讯装置
CN105720021B (zh) * 2016-01-25 2020-02-11 苏州日月新半导体有限公司 集成电路封装件及其制造方法
CN110024107B (zh) 2016-11-30 2023-11-10 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222835A (ja) * 1995-02-15 1996-08-30 Nec Corp 印刷配線板の製造方法
JPH10270859A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 多層配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222835A (ja) * 1995-02-15 1996-08-30 Nec Corp 印刷配線板の製造方法
JPH10270859A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 多層配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548229A (zh) * 2010-12-29 2012-07-04 陆富强 一种植接式电路布成方法及其结构

Also Published As

Publication number Publication date
CN1348204A (zh) 2002-05-08

Similar Documents

Publication Publication Date Title
US10177090B2 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
US5841192A (en) Injection molded ball grid array casing
US9252125B2 (en) Stacked semiconductor device and fabrication method for same
KR100499289B1 (ko) 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
US5736780A (en) Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
KR100997793B1 (ko) 반도체 패키지 및 이의 제조 방법
US6204559B1 (en) Ball grid assembly type semiconductor package having improved chip edge support to prevent chip cracking
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
US5783866A (en) Low cost ball grid array device and method of manufacture thereof
US20080160678A1 (en) Method for fabricating semiconductor package
CN103201836A (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
WO2007095381A2 (en) A sip module with a single sided lid
CN102709260A (zh) 半导体封装构造
CN100361284C (zh) 一种集成电路封装用基板结构及其制造方法
CN102376676A (zh) 嵌埋有半导体芯片的封装基板
US20040104474A1 (en) Semiconductor package and package stack made thereof
KR20070010312A (ko) 복수 개의 홀이 형성된 기판을 갖는 플립 칩 패키지
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
CN2672857Y (zh) 倒装芯片封装基板
EP4071792A1 (en) Three-dimensional pad structure and interconnection structure for electronic devices
US7547974B2 (en) Wiring substrate with improvement in tensile strength of traces
KR100771675B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
CN202394967U (zh) 半导体封装构造
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080109

Termination date: 20201019