CN102548229A - 一种植接式电路布成方法及其结构 - Google Patents
一种植接式电路布成方法及其结构 Download PDFInfo
- Publication number
- CN102548229A CN102548229A CN2010106110331A CN201010611033A CN102548229A CN 102548229 A CN102548229 A CN 102548229A CN 2010106110331 A CN2010106110331 A CN 2010106110331A CN 201010611033 A CN201010611033 A CN 201010611033A CN 102548229 A CN102548229 A CN 102548229A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- conduction material
- formula circuit
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开一种植接式电路布成方法及布成结构,其主要是通过至少一层绝缘素材植接涂布于金属或非金属基材上,再由至少一层导电素材将此导电线路层植接涂布于至少一层绝缘素材做为电路的导通,最后通过防焊油墨层涂布隔离出每一电子组件的接脚锡焊的焊盘面,然后可直接锡焊任何一电子组件即可完成一基本电子电器功能的电路布成。本发明可节省电路布成的制作流程工序及设备投资成本,以及降低流程工序所产生化学药剂的废水处理成本及环境污染。
Description
技术领域
本发明涉及一种电路布成技术,尤其提供一种节省制作流程工序及设备投资成本,并相对降低铜箔蚀刻及铜箔电镀增厚等流程工序所产生的化学药剂的废水处理成本及环境污染的植接式电路布成方法,以及与其相关的植接式电路布成结构。
背景技术
传统印刷电路板的制作过程中通常需要经过涂布光阻、曝光显影、蚀刻导电线路、光阻去除以及电镀处理等多个湿制程工序。
目前印刷电路板(PCB)的制造流程基本上包括有:裁板、PTH (无电解化学铜层的湿式作业处理程序)、第一次镀铜作业(增加铜层厚度)、干膜、第二次镀铜作业(增加铜层厚度)、镀纯锡(保护第二次电镀铜的铜面避免被侵蚀)、剥膜(以NaOH等剥除前制程的预留下的干膜)、蚀刻(蚀刻除掉、PTH制程及一铜制程的铜面裸露出绝缘底材)、剥锡(剥除第一次镀纯锡面裸露出电镀二铜的铜面)、防焊/文字(成型电子组件及接脚的焊盘面并做好电子组件位置标示)、喷锡/化金/化银(做好焊盘面的吃锡焊接基底),以及最后的成型(V-CUT , CNC , 冲压成型)。
亦即,一般单面或双面或多层单电路的印刷电路板,从板材进料到加工制程的程序上,必定使用到化学无电解镀铜及电镀铜及镀纯锡等程序及化学强酸或强碱法蚀刻铜及剥除干膜等多重的流程制作程序才可完成一基本成品。
其次,铝基单面印刷电路板,从板材进料到加工制程的程序上,也必定使用到湿制程化学镀锡等程序及化学强酸或强碱法蚀刻铜及化学药剂强酸或强碱以剥除干膜等多重的流程制作程序才可完成一基本成品。
由此可见,上述传统印刷电路板制程,不但需要繁复的加工步骤(平均20~30道加工步骤不等),而且需要使用大量的湿式制程,相对必须耗费较多化学药剂的废水处理成本,以及会有环境污染的问题,而亟待加以改良。
本案发明人鉴于上述现有物品所衍生的各项缺点,乃亟思加以改良创新,并经多年苦心孤诣潜心研究后,终于成功研发完成本件可制作具有电气线路植接布成于金属或非金属等对象的植接式电路布成发明改良技术。
发明内容
本发明的目的在于提供一种节省制作流程工序及设备投资成本,并相对降低铜箔蚀刻及铜箔电镀增厚等流程工序所产生化学药剂的废水处理成本及环境污染的植接式电路布成方法,以及与其相关的植接式电路布成结构。
为了达成上述目的,本发明的解决方案是:
一种植接式电路布成方法,其中,包括有下列步骤:
a.提供一基材;
b.在该基材至少一侧板面处涂布至少一绝缘层;
c.选择在该基材至少一侧板面的绝缘层上设有至少一层导电素材,供做为电路的导通;
d.最后在相对位于最外层的导电素材处涂布防焊油墨层,使隔离出供做为电子组件的接脚锡焊的焊盘面。
进一步,在步骤d之后,还包括:e.最后在焊盘面上涂布锡膏。
进一步,该锡膏采用钢板印刷方式涂布在焊盘面上。
进一步,该至少一绝缘层、该至少一导电素材以及该至少一防焊油墨层采用丝网印刷方式涂布,并以热风烘烤方式固化成型。
进一步,该至少一绝缘层、该至少一导电素材以及该至少一防焊油墨层采用丝网喷涂方式涂布,并以热风烘烤方式固化成型。
本发明提供的一种植接式电路布成结构,其包括:
一基材;
至少一层绝缘层,设于该基材至少一侧板面处;
至少一层导电素材,选择涂布于该基材至少一侧板面的绝缘层上,供做为电路的导通;
至少一防焊油墨层,涂布在相对位于最外层的导电素材处,使隔离出供做为电子组件的接脚锡焊的焊盘面。
进一步,该焊盘面上涂布有锡膏。
进一步,该植接式电路布成结构在该基材的两侧板面皆设有一绝缘层,以及在两侧板面的绝缘层上皆设有一层相互连接的导电素材。
进一步,该植接式电路布成结构在该基材的一侧板面设有一第一层绝缘层,在第一绝缘层上设有第一层导电素材,在第一层导电素材处设有一第二层绝缘层,在第二层绝缘层上设有一与第一层导电素材电性连接的第二层导电素材。
进一步,该植接式电路布成结构在该基材的一侧板面设有一第一层绝缘层,在第一绝缘层上设有第一层导电素材,在第一层导电素材处设有一第二层绝缘层,在第二层绝缘层上设有一与第一层导电素材电性连接的第二层导电素材,在第二层导电素材处设有一第三层绝缘层,在第三层绝缘层上设有一与第二层导电素材电性连接的第三层导电素材。
采用上述结构后,本发明通过至少一层绝缘素材植接涂布于金属或非金属基材上,再由至少一层导电素材将此导电线路层植接涂布于至少一层绝缘素材上做为电路的导通,最后藉由防焊油墨层涂布隔离出每一电子组件的接脚锡焊之焊盘面,然后可直接锡焊任何一电子组件即可完成一基本电子电器功能的电路布成。这样,本发明可广泛应用于双面或单层或多层的电路布成,并节省电子线路双面或单层或多层的制作流程工序及设备投资成本,以及降低铜箔蚀刻及铜箔电镀增厚等流程工序所产生之化学药剂的废水处理成本及环境污染。
本发明与前述现有传统印刷电路板的电路布成技术相较,本发明涉及的植接式电路布成方法及其结构,因为加工程序大为简化,相对节省制作流程工序及设备投资成本;尤其,省去大量的湿式制程,相对降低铜箔蚀刻及铜箔电镀增厚等流程工序所产生之化学药剂的废水处理成本,以及可能对环境所造成的污染。
附图说明
图1为本发明一较佳实施例的基本加工步骤流程图。
图2为本发明第一实施例的植接式电路布成结构剖视图。
图3为本发明第二实施例的植接式电路布成结构剖视图。
图4为本发明第三实施例的植接式电路布成结构剖视图。
图5为本发明第四实施例的植接式电路布成结构剖视图。
图中:
10 基材 20 绝缘层
30 导电素材 40 防焊油墨层
50 锡膏。
具体实施方式
为了进一步解释本发明的技术方案,下面通过具体实施例来对本发明进行详细阐述。
本发明主要通过至少一层绝缘素材植接涂布于金属或非金属基材上,再由至少一层导电素材将此导电线路层植接涂布于至少一层绝缘素材上做为电路的导通,最后通过防焊油墨层涂布隔离出每一电子组件的接脚锡焊的焊盘面,然后可直接锡焊任何一电子组件即可完成一基本电子电器功能的电路布成。
这样,可广泛应用于双面或单层或多层的电路布成,并节省电子线路双面或单层或多层的制作流程工序及设备投资成本,以及降低铜箔蚀刻及铜箔电镀增厚等流程工序所产生化学药剂的废水处理成本及环境污染。
如图1示出的本发明一较佳实施例的基本加工步骤流程图以及图2示出的本发明第一实施例的植接式电路布成结构剖视图所示,本发明涉及的一种植接式电路布成方法,包括有下列步骤:
a.提供一基材10;
b.在该基材10至少一侧板面处涂布至少一绝缘层20;
c.选择在该基材10至少一侧板面的绝缘层20上设有至少一层导电素材30,供做为电路的导通;
d.在相对位于最外层的导电素材30处涂布防焊油墨层40,使隔离出供做为电子组件的接脚锡焊的焊盘面;
即获致一可直接锡焊任何一电子组件而完成一基本电子电器功能的电路布成。
当然,亦可在完成上述在相对位于最外层的导电素材30处涂布防焊油墨层40,使隔离出供做为电子组件的接脚锡焊的焊盘面的加工步骤之后,进一步在焊盘面涂布锡膏50,以方便电子组件的焊接作业。至于,所述的锡膏50则可采用钢板印刷方式涂布在焊盘面上。
在实施时,上述方法的基材10可为金属(如:铜、铝、铁、镁铝合金)或两种金属以上的合金等或非金属(如:石墨、陶瓷、环氧树酯玻璃纤维板)或任一工程塑料类复合材质等。以及,上述方法的基材10形状可为板型、圆型、长条型或不规则经机械加工过的任意型状。
再者,上述方法的绝缘层20采用丝网印刷方式涂布,并以热风烘烤方式固化成型。或是,采用丝网喷涂方式涂布,并以热风烘烤方式固化成型。且热风烘烤的工作温度以80℃~200℃为佳,烘烤时间则依据基材10对象大小及重量而定。
同样的,上述方法的导电素材30采用丝网印刷方式涂布,并以热风烘烤方式固化成型。或是,采用丝网喷涂方式涂布,并以热风烘烤方式固化成型。且热风烘烤之工作温度以80℃~200℃为佳,烘烤时间则依据基材10对象大小及重量而定。
至于,上述方法的防焊油墨层40采用丝网印刷方式涂布,并以热风烘烤或UV交联固化成型。或是,采用丝网喷涂方式涂布,并以热风烘烤或UV交联固化成型。
如图2所示,具体而言,本发明的植接式电路布成结构,包括有:一基材10;至少一层绝缘层20,设于该基材10至少一侧板面处;至少一层导电素材30选择涂布于该基材10至少一侧板面的绝缘层20上,供做为电路的导通;至少一防焊油墨层40,涂布在相对位于最外层的导电素材30处,使隔离出供做为电子组件的接脚锡焊的焊盘面。
当然,在上述基本结构型态下,本发明植接式电路布成结构可进一步在焊盘面上涂布有锡膏50。以及,如图3所示,所述植接式电路布成结构在该基材10的两侧板面皆设有一绝缘层20,以及在两侧板面的绝缘层20上皆设有一层相互连接的导电素材30,使获致一种双面单层电路布成结构。
如图4所示,本发明植接式电路布成结构可在该基材10的一侧板面设有一第一层绝缘层20,在第一绝缘层20上设有第一层导电素材30,在第一层导电素材30处设有一第二层绝缘层20,在第二层绝缘层20上设有一与第一层导电素材30电性连接的第二层导电素材30。使获致一种单面双层电路布成结构。
如图5所示,本发明植接式电路布成结构在该基材10的一侧板面设有一第一层绝缘层20,在第一绝缘层20上设有第一层导电素材30,在第一层导电素材30处设有一第二层绝缘层20,在第二层绝缘层20上设有一与第一层导电素材30电性连接的第二层导电素材30,在第二层导电素材30处设有一第三层绝缘层20,在第三层绝缘层20上设有一与第二层导电素材30电性连接的第三层导电素材30,使获致一种单面多层电路布成结构。
本发明中绝缘层的素材可选择兼容性的有机挥发溶剂作为稀释CPS(黏度)调整有利涂布加工工作条件等。并可选择不同导热绝缘填充物填充加工得到良好的绝缘导热功能性的素材,导热填充物的材质、粒径分部大小、填充物比例等会影响导热系数W/mK的数据高低。
另外可由导电填充物构成各层导电素材的电性连接,原则上导电填充物需选择良好导电填充物如:铜粉、银粉、银包铜粉等电性传导粉体,该电性传导粉体粒径(Particle Diameter)可为0.2um(microns)至20um(microns)且阻抗系数可为10-1 (Ω.cm) 至 10-6 (Ω.cm)。
本发明中的导电素材,主要用以作为电气线路,该电气线路层含有均匀分布之有机分子或无机分子之基材及低阻抗电性传导粉体,依据填充比例,当导电粉体填充比例越高得到阻抗系数越低,并结合于绝缘层之表面上,电气线路层上则设有(接点),透过(接点)得以电性连接电子组件,此(接点)为电子元器件的接脚锡焊之焊盘面。
于实施时,上述导电素材具有良好锡焊性与各类锡膏皆相容。该导电素材的填充物为导电铜粉,此导电铜粉粉体粒径(Particle Diameter)系可为0.3um(microns)至39um(microns),型状可为球型、针状与不规则形状等。
该导电铜粉表面经由除(脱)脂、酸洗、微蚀粗化再与烷基苯骈咪唑(Alkyl-benzimidazole)、烷基苯咪唑(Alkyl benzene imidazole)或苯骈三氮唑(1,2,3-B enzotrialole (BTA))等偶合成一化合物,再水洗、干燥、收集。表面形成一耐(280℃/300sec )高温防氧化保护膜。其成膜原理主要利用咪唑化合物分子结构上的苯环上的氮原子和1价铜离子结合生成一皮膜,此皮膜会防止铜面氧化,并与各类锡膏皆相容。与传统印刷电路板的电路布成技术相较,本发明的植接式电路布成方法及其结构,因为加工程序大为简化,相对节省制作流程工序及设备投资成本;尤其,省去大量的湿式制程,相对降低铜箔蚀刻及铜箔电镀增厚等流程工序所产生的化学药剂的废水处理成本,以及可能对环境所造成的污染。
上述实施例和图式并非限定本发明的产品形态和式样,任何所属技术领域的普通技术人员对其所做的适当变化或修饰,皆应视为不脱离本发明的专利范畴。
Claims (10)
1.一种植接式电路布成方法,其特征在于,包括有下列步骤:
a.提供一基材;
b.在该基材至少一侧板面处涂布至少一绝缘层;
c.选择在该基材至少一侧板面的绝缘层上设有至少一层导电素材,供做为电路的导通;
d.最后在相对位于最外层的导电素材处涂布防焊油墨层,使隔离出供做为电子组件的接脚锡焊的焊盘面。
2.如权利要求1所述的一种植接式电路布成方法,其特征在于,在步骤d之后,还包括:e.最后在焊盘面上涂布锡膏。
3.如权利要求1所述的一种植接式电路布成方法,其特征在于,该锡膏采用钢板印刷方式涂布在焊盘面上。
4.如权利要求1或2所述的一种植接式电路布成方法,其特征在于,该至少一绝缘层、该至少一导电素材以及该至少一防焊油墨层采用丝网印刷方式涂布,并以热风烘烤方式固化成型。
5.如权利要求1或2所述的一种植接式电路布成方法,其特征在于,该至少一绝缘层、该至少一导电素材以及该至少一防焊油墨层采用丝网喷涂方式涂布,并以热风烘烤方式固化成型。
6.一种植接式电路布成结构,其特征在于,包括:
一基材;
至少一层绝缘层,设于该基材至少一侧板面处;
至少一层导电素材,选择涂布于该基材至少一侧板面的绝缘层上,供做为电路的导通;
至少一防焊油墨层,涂布在相对位于最外层的导电素材处,使隔离出供做为电子组件的接脚锡焊的焊盘面。
7.如权利要求6所述的一种植接式电路布成结构,其特征在于,该焊盘面上涂布有锡膏。
8.如权利要求6或7所述的一种植接式电路布成结构,其特征在于,该植接式电路布成结构在该基材的两侧板面皆设有一绝缘层,以及在两侧板面的绝缘层上皆设有一层相互连接的导电素材。
9.如权利要求6或7所述的一种植接式电路布成结构,其特征在于,该植接式电路布成结构在该基材的一侧板面设有一第一层绝缘层,在第一绝缘层上设有第一层导电素材,在第一层导电素材处设有一第二层绝缘层,在第二层绝缘层上设有一与第一层导电素材电性连接的第二层导电素材。
10.如权利要求6或7所述的一种植接式电路布成结构,其特征在于,该植接式电路布成结构在该基材的一侧板面设有一第一层绝缘层,在第一绝缘层上设有第一层导电素材,在第一层导电素材处设有一第二层绝缘层,在第二层绝缘层上设有一与第一层导电素材电性连接的第二层导电素材,在第二层导电素材处设有一第三层绝缘层,在第三层绝缘层上设有一与第二层导电素材电性连接的第三层导电素材。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010106110331A CN102548229A (zh) | 2010-12-29 | 2010-12-29 | 一种植接式电路布成方法及其结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010106110331A CN102548229A (zh) | 2010-12-29 | 2010-12-29 | 一种植接式电路布成方法及其结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102548229A true CN102548229A (zh) | 2012-07-04 |
Family
ID=46353848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010106110331A Pending CN102548229A (zh) | 2010-12-29 | 2010-12-29 | 一种植接式电路布成方法及其结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102548229A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103813641A (zh) * | 2012-11-14 | 2014-05-21 | 昆山联滔电子有限公司 | 非导电载体上的导体轨道的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101038880A (zh) * | 2006-03-15 | 2007-09-19 | 日月光半导体制造股份有限公司 | 基板的制造方法 |
CN100361284C (zh) * | 2001-10-19 | 2008-01-09 | 全懋精密科技股份有限公司 | 一种集成电路封装用基板结构及其制造方法 |
CN201119120Y (zh) * | 2007-10-24 | 2008-09-17 | 陈永丰 | 发光二极管的印刷电路板改良结构 |
CN201928511U (zh) * | 2010-12-29 | 2011-08-10 | 陆富强 | 植接式电路板结构 |
-
2010
- 2010-12-29 CN CN2010106110331A patent/CN102548229A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100361284C (zh) * | 2001-10-19 | 2008-01-09 | 全懋精密科技股份有限公司 | 一种集成电路封装用基板结构及其制造方法 |
CN101038880A (zh) * | 2006-03-15 | 2007-09-19 | 日月光半导体制造股份有限公司 | 基板的制造方法 |
CN201119120Y (zh) * | 2007-10-24 | 2008-09-17 | 陈永丰 | 发光二极管的印刷电路板改良结构 |
CN201928511U (zh) * | 2010-12-29 | 2011-08-10 | 陆富强 | 植接式电路板结构 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103813641A (zh) * | 2012-11-14 | 2014-05-21 | 昆山联滔电子有限公司 | 非导电载体上的导体轨道的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103404243B (zh) | 印刷电路板及其制造方法 | |
CN102760515B (zh) | 具有有机复合物涂层的电导体 | |
JP5947400B2 (ja) | 金属印刷回路基板の製造方法 | |
CN104904326B (zh) | 用于生产印制电路板的半成品、印制电路板及其生产方法 | |
KR100240915B1 (ko) | 회로 기판 및 그의 제조 방법 | |
CN104918414A (zh) | 一种导电线路的模板电镀剥离工艺 | |
CN105323959A (zh) | 印刷电路板及其制造方法,以及印刷电路板制造装置 | |
CN101467501B (zh) | 印制电路板及该印制电路板的制造方法 | |
CN203492324U (zh) | 具有电磁屏蔽功能的柔性覆盖膜结构 | |
CN109287072A (zh) | 电路迹线的封装 | |
CN109587928A (zh) | 印刷电路板 | |
CN1993021A (zh) | 用于制造配线基板的方法 | |
CN107295753A (zh) | 采用半加成法制作电路板的方法 | |
CN201928511U (zh) | 植接式电路板结构 | |
CN102548229A (zh) | 一种植接式电路布成方法及其结构 | |
CN104735899B (zh) | 可挠式电路板及其制作方法 | |
CN102469702A (zh) | 线路板的制造方法 | |
CN111837210B (zh) | 布线基板及其制造方法 | |
CN101909399A (zh) | 电路板结构及其制造方法 | |
CN108156763A (zh) | 透明电路板及其制作方法 | |
TWI581697B (zh) | Method for manufacturing heat dissipation structure of ceramic substrate | |
WO2011057745A3 (de) | Verfahren zum abscheiden einer für das drahtbonden geeigneten palladiumschicht auf leiterbahnen einer schaltungsträgerplatte und palladiumbad zur verwendung in dem verfahren | |
KR101520412B1 (ko) | 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법 | |
CN206790770U (zh) | 铝基覆铜箔层压板 | |
TWI473121B (zh) | The method of alloy resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120704 |