CN107295753A - 采用半加成法制作电路板的方法 - Google Patents
采用半加成法制作电路板的方法 Download PDFInfo
- Publication number
- CN107295753A CN107295753A CN201610373199.1A CN201610373199A CN107295753A CN 107295753 A CN107295753 A CN 107295753A CN 201610373199 A CN201610373199 A CN 201610373199A CN 107295753 A CN107295753 A CN 107295753A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- material layer
- circuit board
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/052—Magnetographic patterning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开了一种采用半加成法制作电路板的方法,包括以下步骤:涂布,在基板的表面涂上绝缘层;第一次电镀,在涂布后的基板的上表面和下表面电镀银材料层;钻孔;导电化处理;压膜;第二次电镀,在含有干膜层的基板上电镀铜材料层;去膜,将基板表面的干膜层去除;通过金属蚀刻的方法,将没有被铜材料层覆盖的银材料层去除,露出基板的表面,得到电路板;在基板的表面电镀银材料层,银材料层的厚度在1微米以内,再进行开孔、压膜、电镀铜材料层以及金属刻蚀,银材料层的厚度小,使得金属导电层的厚度小,减小了电路板的厚度;且在刻蚀的时候可以根据需要选择刻蚀所用的溶剂,使得电路板上的金属导线可以做的更细。
Description
技术领域
本发明涉及触控面板制造技术领域,尤其涉及一种采用半加成法制作电路板的方法。
背景技术
随着近年来电子设备的快速发展,对电路板的要求越来越高,如手机、平板电脑、显示器、导航仪等。
现有的电路板,其导电层通常采用铜制成,在电子产品不断追求越轻越薄的趋势下,也要求电路板越来越薄,因此,电路板的厚度的减小,直接影响了企业的经济效益;现有的电路板采用电镀铜材料层作为导电层,存在以下缺点:1)电镀铜材料在金属刻蚀的时候易被蚀刻,需要预留一定尺寸的铜材料作,且在蚀刻时,只能制作较宽的线路,产品的等级较低;2)在第一次镀铜材料层的时候,铜材料层的厚度为3微米以上,使得电路板厚度较厚。
发明内容
本发明解决的技术问题是提供了一种制作方法简单、且制作出的电路板更薄的采用半加成法制作电路板的方法。
本发明解决其技术问题所采用的技术方案是:采用半加成法制作电路板的方法,包括以下步骤:
a、涂布,在基板的表面涂上绝缘层;
b、第一次电镀,在涂布后的基板的上表面和下表面电镀银材料层;
c、钻孔,在电镀有银材料层的基板上钻通孔或者盲孔;
d、在银材料层及通孔或者盲孔的孔壁进行导电化处理,形成通孔导电层;
e、压膜,在基板的表面贴感光膜层,通过图形转移在基板上形成干膜层;
f、第二次电镀,在含有干膜层的基板上电镀铜材料层;
g、去膜,将基板表面的干膜层去除;
h、通过金属蚀刻的方法,将没有被铜材料层覆盖的银材料层去除,露出基板的表面,得到电路板。
在基板的表面电镀银材料层,银材料层的厚度在1微米以内,再在镀有银材料层的基板上开孔、压膜,然后再在基板的表面电镀铜材料导电层,银材料层的厚度小,使得金属导电层的厚度小,电路板的厚度小;且在刻蚀的时候可以根据需要选择刻蚀所用的溶剂,使得电路板上的金属导线可以做的更细,电路板的等级更高。
进一步的是:所述步骤c与步骤d之间还包括以下步骤:
c1、对通孔进行去孔污除渣。
进一步的是:所述步骤d中,采用化学沉积或者物理沉积的方法在通孔或者盲孔的孔壁上形成通孔导电层。
进一步的是:所述步骤e的压膜包括以下步骤:
e1、在银材料层的表面压制感光膜层;
e2、曝光,在感光膜层上铺设带有图案的底片,然后进行曝光;
e3、显影,曝光后感光膜层的中部区域被去除,留下边框结构的干膜层。
进一步的是:所述银材料层的厚度为0.05~1微米。
本发明的有益效果是:在基板的表面涂上绝缘层,再电镀银材料层,银材料层与基板的结合力更强,银材料层的厚度仅为0.05~1微米,厚度小,使得电路板的厚度减小;然后进行钻孔去孔污;然后在基板上压制干膜层,之后在压制有干膜层的基板上电镀铜材料层,再将干膜层去除;干膜层去除后进行金属刻蚀,留下金属导电层,即电路图形,得到电路板。因为银材料层以及铜材料层为不同的材料,在金属刻蚀的时候可以根据金属导电单元以及金属导线的尺寸选择金属刻蚀的溶液,使得金属导电单元以及金属导线的尺寸更加的精确,金属导线可以可以做的更细,使得电路板的等级更高。
附图说明
图1为电路板主视图示意图;
图2为电路板俯视结构示意图;
图3为采用半加成法制作电路板的流程示意图;
图4为压膜流程示意图;
图中标记为:基板1,通孔2,通孔导电层21,银材料层31,干膜层32,感光膜层32a,底片32b,铜材料层33。
具体实施方式
下面结合附图和具体实施方式对本发明进一步加以说明。
如图1至图4所示,采用半加成法制作电路板的方法,包括以下步骤:
a、涂布,在基板1的表面涂上绝缘层;涂布为常用的涂布方式,在基板的表面涂上绝缘层;
b、第一次电镀,在涂布后的基板1的上表面和下表面电镀银材料层31;基板1为常用的基板,在基板1的表面电镀银材料层31,银材料层的导电效果好,且厚度仅为0.05~1微米,银材料的电阻率小,与基板的结合力强,使得电路板厚度小;且使用的银材料层的材料少,成本低;银材料层31与基板的结合力是铜材料与基板的结合力的三倍以上。
c、钻孔,在电镀有银材料层31的基板1上钻通孔2或者盲孔;钻孔为常用的电路板加工时钻孔的方式,比如机械钻孔或者激光钻孔,通孔2用于设置将基板的上表面以及下表面导通的导电层,以实现电路板的高度集成化。
c1、对通孔2或者盲孔进行去孔污除渣,在基板1上钻通孔2或者盲孔时,通孔2或者盲孔处可能有孔污或者残渣,在钻孔后需要进行去孔污除渣,以确保通孔2的光滑整齐无污;
d、在银材料层31及通孔2或者盲孔的孔壁进行导电化处理,形成通孔导电层21;具体的,可以是通过化学沉积或者物理沉积的方法在通孔2或者盲孔的孔壁上以及基板的表面形成通孔导电层。
e、压膜,在基板1的表面贴感光膜层,通过图形转移在基板上形成干膜层32;具体包括以下步骤:
e1、在银材料层21的表面压制一层感光膜层32a;感光膜层32a的厚度为20~45微米;
e2、曝光,在一层感光膜层32a上铺设带有图案的底片,然后进行曝光;
e3、显影,曝光后感光膜层32a的中部区域被去除,留下边框结构的干膜层32;基板1上没有被干膜层32覆盖的区域为需要设置金属导电层的区域,即线路图形的区域,且压制干膜层32时为电路图形留有一定的余量。
f、第二次电镀,在压制有干膜层32的基板1上电镀铜材料层33;因为没有被干膜层32覆盖的位置电镀有银材料层31,在电镀铜材料层33时,铜材料层33与银材料层的结合力强;且被干膜层32覆盖的区域不会电镀上铜材料层,通孔2或者盲孔的内壁上也电镀有铜材料层33。
g、去膜,将基板1表面的干膜层31去除;当干膜层32的宽度大于或者等于25微米时,采用无机去膜液即可将干膜层32去除;当干膜层32的宽度小于25微米时,采用有机去膜液将干膜层32去除,去膜效果好,去膜后基板1上留下银材料层31以及铜材料层33。
h、通过金属蚀刻的方法,将没有被铜材料层33覆盖的银材料层31去除,露出基板1的表面,得到电路板;具体的,可以是使用蚀刻银材料的溶剂将没有被铜材料层覆盖的银材料层刻蚀去除,留下的铜材料层33以及被铜材料层覆盖的银材料层形成金属导电层,即得到电路图型,得到电路板。
本发明的采用半加成法制作电路板的方法,在基板的表面涂上绝缘层,再电镀银材料层,银材料层与基板的结合力更强,银材料层的厚度仅为0.05~1微米,厚度小,使得电路板的厚度减小;然后进行钻孔去孔污;然后在基板上压制干膜层,之后在压制有干膜层的基板上电镀铜材料层,再将干膜层去除;干膜层去除后进行金属刻蚀,留下金属导电层,即电路图形,得到电路板。因为银材料层以及铜材料层为不同的材料,在金属刻蚀的时候可以根据金属导电单元以及金属导线的尺寸选择金属刻蚀的溶液,使得金属导电单元以及金属导线的尺寸更加的精确,金属导线可以可以做的更细,使得电路板的等级更高。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.采用半加成法制作电路板的方法,其特征在于:包括以下步骤:
a、涂布,在基板的表面涂上绝缘层;
b、第一次电镀,在涂布后的基板的上表面和下表面电镀银材料层;
c、钻孔,在电镀有银材料层的基板上钻通孔或者盲孔;
d、在银材料层及通孔或者盲孔的孔壁进行导电化处理,形成通孔导电层;
e、压膜,在基板的表面贴感光膜层,通过图形转移在基板上形成干膜层;
f、第二次电镀,在含有干膜层的基板上电镀铜材料层;
g、去膜,将基板表面的干膜层去除;
h、通过金属蚀刻的方法,将没有被铜材料层覆盖的银材料层去除,露出基板的表面,得到电路板。
2.如权利要求1所述的采用半加成法制作电路板的方法,其特征在于:所述步骤c与步骤d之间还包括以下步骤:
c1、对通孔或者盲孔进行去孔污除渣。
3.如权利要求1所述的采用半加成法制作电路板的方法,其特征在于:所述步骤d中,采用化学沉积或者物理沉积的方法在通孔或者盲孔的孔壁上形成通孔导电层。
4.如权利要求1所述的采用半加成法制作电路板的方法,其特征在于:所述步骤e的压膜包括以下步骤:
e1、在银材料层的表面压制感光膜层;
e2、曝光,在感光膜层上铺设带有图案的底片,然后进行曝光;
e3、显影,曝光后感光膜层的中部区域被去除,留下边框结构的干膜层。
5.如权利要求1或2或3或4所述的任一采用半加成法制作电路板的方法,其特征在于:所述银材料层的厚度为0.05~0.1微米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610373199.1A CN107295753A (zh) | 2016-05-31 | 2016-05-31 | 采用半加成法制作电路板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610373199.1A CN107295753A (zh) | 2016-05-31 | 2016-05-31 | 采用半加成法制作电路板的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107295753A true CN107295753A (zh) | 2017-10-24 |
Family
ID=60093340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610373199.1A Pending CN107295753A (zh) | 2016-05-31 | 2016-05-31 | 采用半加成法制作电路板的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107295753A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107801309A (zh) * | 2017-11-29 | 2018-03-13 | 瑞声声学科技(苏州)有限公司 | 六层线路板的制作方法及六层线路板 |
CN107801310A (zh) * | 2017-11-29 | 2018-03-13 | 瑞声声学科技(苏州)有限公司 | 电路板制作方法及电路板 |
CN107949189A (zh) * | 2017-11-29 | 2018-04-20 | 瑞声声学科技(苏州)有限公司 | 四层线路板的制作方法 |
CN108430171A (zh) * | 2018-01-29 | 2018-08-21 | 昆山群安电子贸易有限公司 | 半加成法制作印刷电路板过程中制作孔导电层的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258411A (ja) * | 2002-03-01 | 2003-09-12 | Toppan Printing Co Ltd | プリント配線板の製造方法 |
CN101790288A (zh) * | 2009-01-22 | 2010-07-28 | 上海美维科技有限公司 | 一种新型的印制电路板的制造方法 |
CN104113994A (zh) * | 2013-04-22 | 2014-10-22 | 上海美维科技有限公司 | 一种采用新型改良的半加成法制作印制电路板的方法 |
-
2016
- 2016-05-31 CN CN201610373199.1A patent/CN107295753A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258411A (ja) * | 2002-03-01 | 2003-09-12 | Toppan Printing Co Ltd | プリント配線板の製造方法 |
CN101790288A (zh) * | 2009-01-22 | 2010-07-28 | 上海美维科技有限公司 | 一种新型的印制电路板的制造方法 |
CN104113994A (zh) * | 2013-04-22 | 2014-10-22 | 上海美维科技有限公司 | 一种采用新型改良的半加成法制作印制电路板的方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107801309A (zh) * | 2017-11-29 | 2018-03-13 | 瑞声声学科技(苏州)有限公司 | 六层线路板的制作方法及六层线路板 |
CN107801310A (zh) * | 2017-11-29 | 2018-03-13 | 瑞声声学科技(苏州)有限公司 | 电路板制作方法及电路板 |
CN107949189A (zh) * | 2017-11-29 | 2018-04-20 | 瑞声声学科技(苏州)有限公司 | 四层线路板的制作方法 |
CN108430171A (zh) * | 2018-01-29 | 2018-08-21 | 昆山群安电子贸易有限公司 | 半加成法制作印刷电路板过程中制作孔导电层的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106304668B (zh) | 一种采用增强型半加成法制作印制线路板的制作方法 | |
CN107295753A (zh) | 采用半加成法制作电路板的方法 | |
JP4741616B2 (ja) | フォトレジスト積層基板の形成方法 | |
CN107801310A (zh) | 电路板制作方法及电路板 | |
CN103404243B (zh) | 印刷电路板及其制造方法 | |
CN108617104A (zh) | 印刷电路板的局部图形铜厚加厚的制作方法 | |
CN103298267A (zh) | 局部电镀厚金表面处理的线路板制作方法 | |
CN106231816A (zh) | 一种无引线金手指板的制作方法 | |
CN102215640B (zh) | 电路板制作方法 | |
CN101351088B (zh) | 内埋式线路结构及其工艺 | |
CN104904326A (zh) | 用于生产印制电路板的半成品、印制电路板及其生产方法 | |
TWI628989B (zh) | 印刷電路板的線路與層間導通之製造方法 | |
CN105992463A (zh) | 一种台阶电路板的制作方法和台阶电路板 | |
CN106817840A (zh) | 一种无孔环的柔性线路板及其制造方法 | |
CN104735899B (zh) | 可挠式电路板及其制作方法 | |
CN105072825A (zh) | 线性阻抗电路板的制作方法 | |
CN114096080A (zh) | 印刷电路板中厚孔铜的制作工艺 | |
CN106658959A (zh) | 柔性电路板及其制作方法 | |
CN107295754A (zh) | 半加成法制作印制电路板的方法 | |
CN108430171A (zh) | 半加成法制作印刷电路板过程中制作孔导电层的方法 | |
TWI768761B (zh) | 在印刷電路板上優化填孔及製作細線路的方法 | |
CN201928511U (zh) | 植接式电路板结构 | |
CN107105578A (zh) | 一种制备双面和多层电路的电镀剥离工艺 | |
CN103140042B (zh) | 印刷电路板无电镀导线之表面处理方法 | |
WO2014058265A1 (ko) | 회로패턴 및 통홀 내 도통라인을 인쇄하여 형성하는 양면인쇄회로기판 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171024 |
|
RJ01 | Rejection of invention patent application after publication |