CN108430171A - 半加成法制作印刷电路板过程中制作孔导电层的方法 - Google Patents

半加成法制作印刷电路板过程中制作孔导电层的方法 Download PDF

Info

Publication number
CN108430171A
CN108430171A CN201810082479.6A CN201810082479A CN108430171A CN 108430171 A CN108430171 A CN 108430171A CN 201810082479 A CN201810082479 A CN 201810082479A CN 108430171 A CN108430171 A CN 108430171A
Authority
CN
China
Prior art keywords
substrate
conductive layer
silver
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810082479.6A
Other languages
English (en)
Inventor
陈敬伦
郑明青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Qun An Electronic Trade Co Ltd
Original Assignee
Kunshan Qun An Electronic Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Qun An Electronic Trade Co Ltd filed Critical Kunshan Qun An Electronic Trade Co Ltd
Priority to CN201810082479.6A priority Critical patent/CN108430171A/zh
Publication of CN108430171A publication Critical patent/CN108430171A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1388—Temporary protective conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种半加成法制作印刷电路板过程中制作通孔导电层的方法，包括表面设置有银材料层的基板，本申请通过以下步骤：在设置有银材料层的基板上电镀一层非银金属保护层；钻孔处理，在基板上钻孔；孔壁导电处理，形成导电层；蚀刻处理。本申请由于在制作孔壁导电层之前对基板上的银材料电镀一层非银金属保护层，使得本申请在制作通孔导电层时不会损伤表面的银材料。

Description

半加成法制作印刷电路板过程中制作孔导电层的方法
技术领域
本发明涉及一种制作印刷电路板的方法，特别涉及一种半加成法制作印刷电路板过程中制作孔导电层的方法。
背景技术
现有的电路板通常采用铜制成，但随着电子设备的不断发展，也要求电路板越来越轻薄，且采用电镀铜作为导电层具有许多缺点，例如，电镀铜在金属蚀刻时容易被蚀刻到，需要预留一定尺寸的铜材料，使得现有的电路板大多厚度较厚，且在蚀刻时只能制作较宽的线路。
基于上述问题，本人的在先申请CN107295754A的专利中公开了一种以银作为中间层，从而可以制得更薄电路板的制作方法，但经过长期的实践后发现，该方法在制作导电通孔时中存在一些问题，在本领域中制作导电通孔通常使用的是黑孔工艺或PTH工艺，在制作通孔导电层时部分导电剂会附着于基材表面，因此在制作过程中需要对附着在基材表面的导电剂进行微蚀处理，在生产过程中微蚀处理非常容易将基材表面的银材料层腐蚀掉从而会影响后续的工艺流程，导致会出现较高的废品率，因此如何解决在制作通孔导电层时不会损伤基材表面的银材料层是本领域亟需解决的问题。
发明内容
本发明解决的技术问题是提供一种制作轻薄电路板过程中制作导电通孔或盲孔时不会损伤基板表面银材料的半加成法制作印刷电路板过程中制作孔导电层的方法。
本发明解决其技术问题所采用的技术方案是：半加成法制作印刷电路板过程中制作孔导电层的方法，包括表面设置有银材料层的基板，其特征在于：还包括以下步骤：
a、在设置有银材料层的基板上电镀一层非银金属保护层；
b、钻孔处理，在镀有非银金属保护层的基板上钻盲孔或通孔；
c、孔壁导电处理，对基板上进行孔壁导电处理，形成导电层；
d、蚀刻处理，对基板上的非银金属保护层进行蚀刻，将基板上的非银金属保护层去除。
本申请由于在制作孔壁导电层之前对基板上的银材料电镀一层非银金属保护层，使得本申请在制作通孔导电层时不会损伤表面的银材料。
进一步的是：所述非银金属保护层的厚度为1～3微米。
进一步的是：所述基板为PI基材。
进一步的是：所述步骤b和步骤c之间还包括以下步骤：b1对钻得的孔进行去孔污除渣。
本发明的有益效果是：本申请中采用镀有银材料的基板，由于银材料的导电性能好，与基板之间的附着力比铜与基板的附着力更好，且银与铜的附着力和更佳，因此可以制得更薄的电路板，蚀刻后的电路也可以做的更细致，同时本申请在制作孔壁导电层前对基板上的银材料电镀一层非银金属保护层，使得本申请在制作通孔导电层时不会损伤表面的银材料层，从而有效的提高了在生产过程中得到的成品率，节约了生产成本。
附图说明
图1为本申请的制作通孔导电层的工艺流程图。
图2为本申请的后续工艺流程图。
图中标记为：基板1、银材料层2、非银金属保护层3、导电层4、干膜层5、铜导电层6。
具体实施方式
下面结合附图和具体实施方式对本发明进一步说明。
如图1所示，半加成法制作印刷电路板过程中制作孔导电层的方法，包括表面设置有银材料层2的基板1，银材料层2的厚度为0.05微米～1微米；由于银材料的导电性好，电阻率较铜更低，且与基板1之间的附着力更好，因此需用镀有银材料层2的基板1可以制得更薄的电路板，所述基板1的选择为本领域常用的基板，如PVC等，优选的使用PI基材作为基板，PI为聚酰亚胺，PI具有阻燃、绝缘、强韧等特点，所述方法包括以下步骤：
a、在设置有银材料层2的基板1上电镀一层非银金属保护层3，使得非银金属保护层3完全将银材料层2覆盖，本申请中以银材料层2上电镀铜为例，在银材料层2上电镀铜，使得铜将基板1上的银材料层2覆盖，用于在后续工艺流程中对银材料层2进行保护，非银金属保护层3的厚度优选1～3微米，使得可将银材料层完全覆盖又不至于太厚影响反应速率；
b、钻孔处理，在镀有非银金属保护层3的基板1上钻孔，经钻孔处理后得到具有通孔或盲孔的基板1，所述钻孔方式为本领域常规使用的钻孔方式，如激光钻孔或机械钻孔，钻孔用于将基板1上下表面导通并用于在后续工艺中进行孔壁导电处理；
b1、对所钻得的孔进行去孔污除渣，确保孔的整洁光滑、无污，不会影响后续工艺流程；
c、孔壁导电处理，具体的为对基板上所钻得的通孔或盲孔进行黑影处理、黑孔化处理或设置高分子导电膜，使得孔壁上形成导电层4，本申请以黑孔化处理为例，对基板上进行黑孔化处理，形成黑孔，黑孔工艺是通过物理作用将精细的石墨或炭黑浸涂在孔壁上形成导电层，具体的是，使用合适的黑孔化溶液和调整剂，在该混合液的作用下孔壁对炭黑或石墨产生静电吸附，从而使得炭黑或石墨附着在孔壁上形成黑孔，较传统的PTH制作通孔导电层的方法效率更高，对环境污染也更小；在此步骤当中，部分石墨、炭黑或高分子导电液会被附着到非银金属保护层3的表面，使得非银金属保护层3表面也形成导电层4，该导电层4需要后续步骤进行清除；
d、蚀刻处理，本申请采用整体蚀刻，选用合适的蚀刻液将基板1上的非银金属保护层3进行蚀刻，具体的为选用与非银金属保护层3反应速率较高且与银不反应或反应速率较慢的溶液进行蚀刻，用以除去附着在非银金属保护层3表面的导电层4，为便于理解，本申请以电镀有铜保护层为例，电镀有铜保护层的基板1可使用如sps过硫酸钠、或本公司出售的ST-121M蚀刻液等，这样在不损伤基板1上的银材料层2的情况下可将基板1上的铜保护层去除，当铜保护层完全去除后，附着在铜保护层表面的导电层4例如炭黑或石墨也被完全去除，且由于蚀刻液与非银金属保护层3的反应是极其迅速的，而与银不反应或反应极慢，当基板1表面的非银金属保护层3被完全蚀刻后，蚀刻液还来不及与基板1上的银材料层2发生反应，此时将基板1取出，基板1上的银材料层2也可以得到完整保留。
完成上述步骤后最终得到设置有孔导电层的基板1，且基板1表面的银材料层2也得以完整保留，完成品用于后续电路板的制作，所述具体的制作方法如图2所示，具体的包含以下步骤：
f、压膜，在基板1上银材料层2的表面压制一层感光膜层，其厚度为20～45μm，在感光膜层上铺设带有图片的底片，然后进行曝光，感光膜层中部区域被去除，留下边框结构的干膜层5，基板1上未被干膜层5覆盖的区域为需要设置铜导电层6的区域，即电路图像区域；
g、铜导电层6的制作，在压制有干膜层5的基板1上电镀铜；因为没有被干膜层5覆盖的位置电镀有银材料层2，在电镀铜时，铜与银材料层2的结合力强；而被干膜层5覆盖的区域不会电镀上铜，从而使得未被干膜层5覆盖的区域形成铜导电层6，同时通孔或者盲孔的内壁上也会电镀上铜导电层6；
h、去膜，将基板1表面的干膜层5去除；当干膜层5的宽度大于或者等于25微米时，采用无机去膜液即可将干膜层5去除；当干膜层5的宽度小于25微米时，采用有机去膜液将干膜层5去除，去膜效果好，去膜后基板1上留下银材料层2以及铜导电层6；
i、通过金属蚀刻的方法，将没有被铜导电层6覆盖的银材料层2去除，露出基板1的表面，得到电路板；具体的，可以是使用蚀刻银材料的溶剂将没有被铜导电层6覆盖的银材料层2刻蚀去除，留下的铜导电层6以及被铜导电层6覆盖的银材料层2形成金属导电层，即得到电路图型，得到电路板。
传统的电路板制作导电通孔时，在黑孔工艺过程中需要对石墨进行微蚀处理，原因是石墨或炭黑不仅被吸附在孔壁上，还会附着在基板1表面，而传统工艺当中在黑孔化后需要对基板1进行微蚀处理用以除去基板1表面的炭黑或石墨，由于传统的电路板表面为铜材料，厚度较厚，采用微蚀处理时只会将表层的铜除去，对基板1整体没有影响所以也不存在局部被完全侵蚀的现象，而本申请为了制备薄型电路板使用银材料层2，由于银材料层2厚度较薄，在微蚀过程中局部容易会被完全侵蚀，出现断层现象，致使电路板整体报废，即便不出现断层现象，银材料层2经过微蚀处理后厚度会更薄，影响导电效率，达不到想要的结果，导致最终成品不理想。
本申请中采用镀有银材料层2的基板1，由于银材料层2的导电性能好，与基板1之间的附着力比铜与基板1的附着力更好，且银与铜的附着力和更佳，因此可以制得更薄的电路板，蚀刻后的电路也可以做的更细致，同时本申请在制作通孔导电层前对银材料层2的表面电镀一层非银金属保护层3，使得本申请在制作通孔导电层时不会将导电层4附着到银材料层2的表面，从而不需要对导电层4进行微蚀处理，而是采用整体蚀刻的方式去除非银金属保护层3，同时将附着与非银金属保护层3表面的导电层4去除，进而不会损伤银材料层2的表面，有效的提高了在生产过程中得到的成品率，节约了生产成本。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.半加成法制作印刷电路板过程中制作孔导电层的方法，包括表面设置有银材料层(2)的基板(1)，特征在于：还包括以下步骤：
a、在设置有银材料层(2)的基板(1)上电镀一层非银金属保护层(3)；
b、钻孔处理，具体为在镀有非银金属保护层(3)的基板(1)上钻盲孔或通孔；
c、孔壁导电处理，具体为对基板(1)上进行孔壁导电处理，形成导电层(4)；
d、蚀刻处理，具体为对基板(1)上的非银金属保护层(3)进行蚀刻，将基板(1)上的非银金属保护层(3)去除。
2.如权利要求1所述的半加成法制作印刷电路板过程中制作孔导电层的方法，其特征在于：所述非金属保护层(3)的厚度为1～3微米。
3.如权利要求1所述的半加成法制作印刷电路板过程中制作孔导电层的方法，其特征在于：所述基板(1)为PI基材。
4.如权利要求1所述的半加成法制作印刷电路板过程中制作孔导电层的方法，其特征在于：所述步骤b和步骤c之间还包括以下步骤：
b1、对所钻得的孔进行去孔污除渣。
CN201810082479.6A 2018-01-29 2018-01-29 半加成法制作印刷电路板过程中制作孔导电层的方法 Pending CN108430171A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810082479.6A CN108430171A (zh) 2018-01-29 2018-01-29 半加成法制作印刷电路板过程中制作孔导电层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810082479.6A CN108430171A (zh) 2018-01-29 2018-01-29 半加成法制作印刷电路板过程中制作孔导电层的方法

Publications (1)

Publication Number Publication Date
CN108430171A true CN108430171A (zh) 2018-08-21

Family

ID=63156252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810082479.6A Pending CN108430171A (zh) 2018-01-29 2018-01-29 半加成法制作印刷电路板过程中制作孔导电层的方法

Country Status (1)

Country Link
CN (1) CN108430171A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114531792A (zh) * 2022-02-17 2022-05-24 立川(无锡)半导体设备有限公司 一种厚膜通孔印刷方法
CN114959820A (zh) * 2022-05-25 2022-08-30 景旺电子科技(龙川)有限公司 具有精细线路的柔性线路板的制作方法及柔性线路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4911796A (en) * 1985-04-16 1990-03-27 Protocad, Inc. Plated through-holes in a printed circuit board
US5980721A (en) * 1997-02-11 1999-11-09 Thomson-Csf Fabrication method for double metallic resist printed circuit boards
JP2003183876A (ja) * 2001-12-19 2003-07-03 Mitsui High Tec Inc 基板の製造方法
CN107295753A (zh) * 2016-05-31 2017-10-24 昆山群安电子贸易有限公司 采用半加成法制作电路板的方法
CN107295754A (zh) * 2016-05-31 2017-10-24 昆山群安电子贸易有限公司 半加成法制作印制电路板的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4911796A (en) * 1985-04-16 1990-03-27 Protocad, Inc. Plated through-holes in a printed circuit board
US5980721A (en) * 1997-02-11 1999-11-09 Thomson-Csf Fabrication method for double metallic resist printed circuit boards
JP2003183876A (ja) * 2001-12-19 2003-07-03 Mitsui High Tec Inc 基板の製造方法
CN107295753A (zh) * 2016-05-31 2017-10-24 昆山群安电子贸易有限公司 采用半加成法制作电路板的方法
CN107295754A (zh) * 2016-05-31 2017-10-24 昆山群安电子贸易有限公司 半加成法制作印制电路板的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114531792A (zh) * 2022-02-17 2022-05-24 立川(无锡)半导体设备有限公司 一种厚膜通孔印刷方法
CN114959820A (zh) * 2022-05-25 2022-08-30 景旺电子科技(龙川)有限公司 具有精细线路的柔性线路板的制作方法及柔性线路板

Similar Documents

Publication Publication Date Title
US20050058945A1 (en) Method of making a printed wiring board with conformally plated circuit traces
US20090165296A1 (en) Patterns of conductive objects on a substrate and method of producing thereof
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
CN107567196B (zh) 顶层镍钯金底层硬金板制作方法
CN101702869A (zh) 由无覆铜的绝缘基板直接制作线路板的方法
KR102465114B1 (ko) 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
CN108738241A (zh) 电路板的制作方法及其制得的电路板
WO2011065757A2 (en) Printed circuit board and manufacturing method thereof
CN109862705A (zh) 一种可制备高纵横比细线路的pcb电路板制作工艺
CN102569171A (zh) 改善冠状缺陷的线路结构及其制作方法
US4253875A (en) Catalytic lacquer for producing printing circuits
KR830008634A (ko) 후막파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
KR20070106669A (ko) 회로기판 및 그 제조방법
CN1090439C (zh) 制备用于半导体组装的基板的方法
CN108430171A (zh) 半加成法制作印刷电路板过程中制作孔导电层的方法
CN103208401A (zh) 一种电路保护器件及其制造方法
CN102714915A (zh) 电子电路及其形成方法以及电子电路形成用覆铜层压板
CN110519934A (zh) 一种电路板电镀厚金的方法
CN107295753A (zh) 采用半加成法制作电路板的方法
WO2015003369A1 (zh) 一种印制电路板制备方法及印制电路板
CN1542073A (zh) 粘接层形成液、使用该液的铜和树脂的粘接层的制造方法及其层压体
CN111194141B (zh) 电路板及其制作方法
CN110944454A (zh) 电路板生产工艺
CN203179825U (zh) 一种电路保护器件
WO2006098863A1 (en) A 2-metal flex circuit and a method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180821

RJ01 Rejection of invention patent application after publication