CN101038880A - 基板的制造方法 - Google Patents
基板的制造方法 Download PDFInfo
- Publication number
- CN101038880A CN101038880A CN 200610057443 CN200610057443A CN101038880A CN 101038880 A CN101038880 A CN 101038880A CN 200610057443 CN200610057443 CN 200610057443 CN 200610057443 A CN200610057443 A CN 200610057443A CN 101038880 A CN101038880 A CN 101038880A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- layer
- substrate
- manufacture method
- central layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种基板的制造方法。该基板制造方法包括:提供一个上下侧具有内层线路的芯板;在芯板处形成一容置空间;在容置空间中埋入一元件,并形成绝缘层以包覆元件、芯板及其上下侧的内层线路;在绝缘层处形成复数个孔洞,以裸露出元件的复数个电极;形成复数个通孔(Through Hole),以贯穿绝缘层与芯板;在绝缘层表面和通孔的侧壁上形成导电薄膜;在导电薄膜上形成导电层;图案化导电层以形成外层线路;以及在外层线路上形成防焊层。
Description
技术领域
本发明涉及一种基板的制造方法,特别是涉及一种内埋有无源元件的基板制造方法。
背景技术
随着通讯电子产品日益进步,轻薄短小和高功能化产品已是市场主流趋势,缩小零部件的体积和使用数目逐渐成为产品设计与应用的重点。系统封装(System in Package)具有缩小封装面积、高速化、开发时程短及生产成本低等优势,已成为取代传统个别封装系统的主流技术。整个系统封装分为整合型基板与高密度互连二大主轴,其中整合型基板强调基板
高功能及整合特性,将无源元件内埋入基板,以归根到底希望能将有源元件及光传导通路也一起埋入基板。高密度互连技术则在强调透过特殊的材料(例如纳米材料)及制造工艺,将互连间距由现有的160微米下降到100微米以下。
在有限的基板空间内,通过缩小或埋入无源元件创造更多空间来设计有源元件是目前厂商视为模块化的重要技术。一般而言,内埋元件基板技术的封装整合,可以用来取代传统离散式无源元件(例如电容、电阻及电感等),利用新的功能性高分子复合材料技术,将无源元件通过涂布、网印、压合、蚀刻…等方式,从而埋藏在电路板的内层中。可以按照实际应用时的电路特性与需求对内层的材料与叠层结构进行选择。
传统将无源元件堆叠在基板外侧(可能是基板的上下两侧),可想而知,这样会存在整体组件厚度相当大的缺点。而相比之下,将无源元件内埋到基板则具有很多的优点,除了可省下基板表面的空间使得基板所需的表面积缩小和整体组件厚度成倍减少之外,还会因为无源元件埋入基板内而大幅减少电路板的焊锡接点,降低由高频所产生的不必要的寄生效应,进而提升射频模块在高频的电气响应,并增加模块制作和组装的效率及可靠度;同样由于上述优点,制造成本也大幅度降低。
在目前无源零件的数量每年增长30%,同时在基板面积以每年缩小30%的发展情势下,传统离散式无源零件的更新替换势在必行。因此,如何将元件精确地埋入基板内形成一种稳定的基板结构,已成为相关业界努力研发的重要目标之一。
发明内容
本发明的目的在于提供一种基板的制造方法,该基板制造方法包括:提供一个上下侧具有内层线路的芯板(Core);在芯板处形成一容置空间(Receiving Cavity);在容置空间中埋入元件,并形成绝缘层以包覆元件、芯板及其上下侧的内层线路;在绝缘层处形成复数个孔洞,以裸露出元件的复数个电极;形成复数个贯穿绝缘层与芯板的通孔(Through Hole);在绝缘层表面和通孔的侧壁形成导电薄膜;在导电薄膜上形成导电层;图案化导电层以形成外层线路;以及在外层线路上形成防焊层
本发明所提供的基板制造方法可将元件,特别是无源元件稳定地埋入基板内。内埋有无源元件的基板具有诸多优点,例如:在有限的基板空间内埋入无源元件,不但可降低整体模件的厚度,还可增加更多空间来设置有源元件,从而提升模块的多功能性。再者,由于无源元件埋入基板内而大幅度减少电路板的焊锡接点,降低由于高频所产生的不必要寄生效应,进而提升射频模块在高频的电气响应,并增加模块制作与组装的效率及可靠度,也由于上述这些优点,使得制造成本大幅降低。
附图说明
第1A至1K图表示依照本发明一优选实施例之内埋元件的基板制造方法。
其中,附图标记说明如下:
10 芯板 101 第一表面
102 第二表面 11 芯板上的导电层
12 内层线路 13 容置空间
14 元件 142 电极
15 第一绝缘层 16 第二绝缘层
17 第一离形纸 18 第二离形纸
19 孔洞 21 通孔
23 导电薄膜 24 第一导电层
25 第二导电层 26 外层线路
27 防焊层 27a 第一焊料层
27b 第二焊料层
具体实施方式
请参考第1A~1K图,其表示了依照本发明一优选实施例的内埋元件的基板制造方法。首先,提供芯板(Core)10,如第1A图所示。然后,在芯板10的上下侧形成一内层线路,如第1B图所示。在此实施例中,可以在芯板的第一表面101和第二表面102分别镀上导电层11,导电层11的材料可以是任何金属,这里则可以选用铜膜作为导电层,并利用曝光、显影和蚀刻等方式使导电层11图案化,从而形成内层线路12。芯板的材质可以是玻璃纤维布或非玻璃纤维布(如ABF)等。
接着,在芯板10处形成容置空间(Receiving Cavity)13,如第1C图所示。形成容置空间13的方法有很多种,例如是利用机械钻孔(Machine Drilling)的方式形成。而容置空间13的实际大小则视打算埋入基板的元件尺寸而确定。
然后,将一元件(例如是电容、电感或电阻等无源元件)14埋入容置空间13中,并形成绝缘部(即后面所提到的第一绝缘层15和第二绝缘层16)以包覆元件14、芯板10及芯板10上下侧的内层线路12。其中一种可实施方法如下:
首先,将元件14设置在芯板10的下方,使容置空间13与元件14的位置相对应,并在元件14的下方提供第一绝缘层15,在芯板10的上方提供第二绝缘层16,如第1D图所示。一般可选用还未完全硬化的材料(尚有部分流动性)做为第一绝缘层15和第二绝缘层16,以使元件14在压合后可完全被芯板10、第一绝缘层15及第二绝缘层16包围。也因为在堆叠过程中,第一、第二绝缘层仍有部分流动性,因此可优选在第一绝缘层15与第二绝缘层16的上方提供第一离形纸17与第二离形纸18,以避免在随后的压合过程中,尚未完全硬化的第一、第二绝缘层对压合机台造成污染。
之后,通过压合步骤对上述堆叠体进行压合,使元件14埋入容置空间13内,如第1E图所示。压合步骤一般是在高温高压下进行,从而固化第一绝缘层15与第二绝缘层16。完成压合步骤后,可移除第一离形纸17与第二离形纸18。其中,第一绝缘层15与第二绝缘层16构成一绝缘层,在压合步骤后绝缘层包覆元件14、芯板10及内层线路12。
接着,在绝缘层处形成复数个孔洞19,以裸露出元件14的复数个电极142,如第1F图所示。在此实施例中,可使用激光钻孔(Laser Drilling)的方式在第二绝缘层16上形成孔洞19,从而裸露出元件14的电极142。
然后,形成复数个通孔(Through Hole)21,以贯穿第二绝缘层16、芯板10与第一绝缘层15,如第1G图所示。在实际应用中可采用机械钻孔(MachineDrilling)的方式形成通孔21。
接着,在绝缘层表面和通孔21的侧壁形成导电薄膜23,如第1H图所示。在实际应用中可对如第1G图所示的元件进行溅镀(Sputter),除了在第一绝缘层15和第二绝缘层16上会形成一层导电薄膜23外,通孔21的侧壁上也会覆盖一层导电薄膜23。导电薄膜的材料可以是金属铜。
然后,在导电薄膜23上形成第一导电层24和第二导电层25,如第1I图所示。在此实施例中,可利用电镀方式(Plating)形成第一导电层24和第二导电层25,而且通孔21侧壁上的导电薄膜23也会同时增厚。第一导电层24和第二导电层25的材料可以是金属铜。
接着,图案化第一导电层24和第二导电层25,以形成外层线路26,如第1J图所示。其中,可利用曝光、显影、蚀刻等步骤形成基板的外层线路26。
最后,在外层线路26上形成一层防焊层(Solder Mask),如第1K图中所示,第一焊料层27a和第二焊料层27b分别形成在图案化的第一导电层24与图案化的第二导电层25上。
根据上述实施例所述的制造方法,可将元件,特别是无源元件(如电容、电感或电阻)稳定地埋入基板内。内埋有无源元件的基板具有诸多优点,例如:在有限的基板空间内埋入无源元件,不但可降低整体模件的厚度,还可增加更多空间来设置有源元件,从而提升模块的多功能性。此外,由于无源元件埋在基板内会大幅度减少电路板的焊锡接点,降低因高频所产生的不必要的寄生效应,从而提升射频模块在高频的电气响应,并增加模块制作与组装的良率与可靠度;也由于上述这些优点,使制造成本大幅降低。
以上所述仅为本发明其中的较佳实施例而已,并非用来限定本发明的实施范围;即凡依本发明权利要求所作的均等变化与修饰,皆为本发明专利范围所涵盖。
Claims (10)
1.一种基板的制造方法,其特征在于,该方法包括以下步骤:
提供一芯板(Core),该芯板的上下侧具有一内层线路;
在该芯板处形成一容置空间(Receiving Cavity);
在该容置空间埋入一元件,并形成一绝缘层以包覆该元件、该芯板及其上下侧的所述内层线路;
在该绝缘层处形成复数个孔洞,以裸露出该元件的复数个电极;
形成复数个通孔(Through Hole)以贯穿该绝缘层与该芯板;
在该绝缘层的表面和所述通孔的侧壁形成一导电薄膜;
在该导电薄膜上形成一导电层;
图案化该导电层,以形成一外层线路;及
在该外层线路上形成一防焊层(Solder Mask)。
2.如权利要求1所述的基板的制造方法,其特征在于,在该芯板的上下侧分别形成一金属层,再对该金属层进行曝光、显影、蚀刻以形成该内层线路。
3.如权利要求1所述的基板的制造方法,其特征在于,在该容置空间埋入该元件的步骤进一步包括:
将该元件对应地设置在该芯板下方且与该容置空间对应;
在该元件的下方提供一第一绝缘层;
在该芯板的上方提供一第二绝缘层;
分别在该第一绝缘层与该第二绝缘层远离该元件的一侧提供一第一离形纸与一第二离形纸,以形成一堆叠体(Stack-Up Object);
压合该堆叠体,使该元件埋入该容置空间内。
4.如权利要求3所述的基板的制造方法,其特征在于,该第一绝缘层与该第二绝缘层构成该绝缘层,在压合步骤后包覆该元件、该芯板及所述内层线路。
5.如权利要求3所述的基板的制造方法,其特征在于,压合该堆叠体后,进一步包括移除该第一离形纸与该第二离形纸的步骤。
6.如权利要求1所述的基板的制造方法,其特征在于,以机械钻孔(Machine Drilling)的方式形成所述通孔(Through Hole),以贯穿该绝缘层与该芯板。
7.如权利要求1所述的基板的制造方法,其特征在于,以溅镀(Sputter)的方式在所述通孔的侧壁上形成该导电薄膜。
8.如权利要求1所述的基板的制造方法,其特征在于,以电镀(Plating)的方式在该导电薄膜上形成该导电层。
9.如权利要求1所述的基板的制造方法,其特征在于,该元件为一无源元件。
10.如权利要求9所述的基板的制造方法,其特征在于,该无源元件为一电容、一电感或一电阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610057443XA CN100459077C (zh) | 2006-03-15 | 2006-03-15 | 基板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610057443XA CN100459077C (zh) | 2006-03-15 | 2006-03-15 | 基板的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101038880A true CN101038880A (zh) | 2007-09-19 |
CN100459077C CN100459077C (zh) | 2009-02-04 |
Family
ID=38889668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200610057443XA Active CN100459077C (zh) | 2006-03-15 | 2006-03-15 | 基板的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100459077C (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101599438B (zh) * | 2008-06-05 | 2012-05-23 | 欣兴电子股份有限公司 | 线路结构及其制造方法 |
CN102548229A (zh) * | 2010-12-29 | 2012-07-04 | 陆富强 | 一种植接式电路布成方法及其结构 |
CN103188887A (zh) * | 2012-01-03 | 2013-07-03 | 三星泰科威株式会社 | 在电路板中形成通孔的方法 |
CN107969077A (zh) * | 2013-05-22 | 2018-04-27 | 三菱制纸株式会社 | 布线基板的制造方法 |
CN108447857A (zh) * | 2013-12-20 | 2018-08-24 | 乾坤科技股份有限公司 | 三维空间封装结构及其制造方法 |
CN111415925A (zh) * | 2019-01-07 | 2020-07-14 | 台达电子企业管理(上海)有限公司 | 电源模块及其制备方法 |
US10825599B2 (en) | 2017-09-15 | 2020-11-03 | Unimicron Technology Corp. | Carrier structure |
US11063525B2 (en) | 2019-01-07 | 2021-07-13 | Delta Electronics (Shanghai) Co., Ltd. | Power supply module and manufacture method for same |
US11227856B2 (en) | 2019-01-07 | 2022-01-18 | Delta Electronics (Shanghai) Co., Ltd. | Multi-chip package power module |
US11399438B2 (en) | 2019-01-07 | 2022-07-26 | Delta Electronics (Shanghai) Co., Ltd. | Power module, chip-embedded package module and manufacturing method of chip-embedded package module |
US11676756B2 (en) | 2019-01-07 | 2023-06-13 | Delta Electronics (Shanghai) Co., Ltd. | Coupled inductor and power supply module |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3420748B2 (ja) * | 2000-12-14 | 2003-06-30 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP2003204154A (ja) * | 2002-01-08 | 2003-07-18 | Shin Kobe Electric Mach Co Ltd | 多層プリント配線板の製造法 |
JPWO2003085739A1 (ja) * | 2002-04-05 | 2005-08-18 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
JP4200285B2 (ja) * | 2003-04-02 | 2008-12-24 | パナソニック株式会社 | 回路基板の製造方法 |
-
2006
- 2006-03-15 CN CNB200610057443XA patent/CN100459077C/zh active Active
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101599438B (zh) * | 2008-06-05 | 2012-05-23 | 欣兴电子股份有限公司 | 线路结构及其制造方法 |
CN102548229A (zh) * | 2010-12-29 | 2012-07-04 | 陆富强 | 一种植接式电路布成方法及其结构 |
CN103188887A (zh) * | 2012-01-03 | 2013-07-03 | 三星泰科威株式会社 | 在电路板中形成通孔的方法 |
CN103188887B (zh) * | 2012-01-03 | 2017-05-31 | 海成帝爱斯株式会社 | 在电路板中形成通孔的方法 |
CN107969077A (zh) * | 2013-05-22 | 2018-04-27 | 三菱制纸株式会社 | 布线基板的制造方法 |
CN107969077B (zh) * | 2013-05-22 | 2020-02-18 | 三菱制纸株式会社 | 布线基板的制造方法 |
CN108447857A (zh) * | 2013-12-20 | 2018-08-24 | 乾坤科技股份有限公司 | 三维空间封装结构及其制造方法 |
CN108447857B (zh) * | 2013-12-20 | 2021-09-07 | 乾坤科技股份有限公司 | 三维空间封装结构及其制造方法 |
US10825599B2 (en) | 2017-09-15 | 2020-11-03 | Unimicron Technology Corp. | Carrier structure |
US11063525B2 (en) | 2019-01-07 | 2021-07-13 | Delta Electronics (Shanghai) Co., Ltd. | Power supply module and manufacture method for same |
CN111415925A (zh) * | 2019-01-07 | 2020-07-14 | 台达电子企业管理(上海)有限公司 | 电源模块及其制备方法 |
US11227856B2 (en) | 2019-01-07 | 2022-01-18 | Delta Electronics (Shanghai) Co., Ltd. | Multi-chip package power module |
US11316438B2 (en) | 2019-01-07 | 2022-04-26 | Delta Eletronics (Shanghai) Co., Ltd. | Power supply module and manufacture method for same |
US11399438B2 (en) | 2019-01-07 | 2022-07-26 | Delta Electronics (Shanghai) Co., Ltd. | Power module, chip-embedded package module and manufacturing method of chip-embedded package module |
US11676756B2 (en) | 2019-01-07 | 2023-06-13 | Delta Electronics (Shanghai) Co., Ltd. | Coupled inductor and power supply module |
US11901113B2 (en) | 2019-01-07 | 2024-02-13 | Delta Electronics (Shanghai) Co., Ltd. | Inversely coupled inductor and power supply module |
Also Published As
Publication number | Publication date |
---|---|
CN100459077C (zh) | 2009-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100459077C (zh) | 基板的制造方法 | |
CN103167727B (zh) | 电路板及其制造方法 | |
JP4614278B2 (ja) | 電子回路ユニット、及びその製造方法 | |
EP1377141B1 (en) | Printed circuit board, method for producing same and semiconductor device | |
KR100691621B1 (ko) | 박막 커패시터 내장된 인쇄회로기판 제조방법 | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
CN1784121A (zh) | 制造具有薄核心层的印刷电路板的方法 | |
KR960020643A (ko) | 스택 가능형 회로 기판층의 제조 방법 | |
US20110141711A1 (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
US7839650B2 (en) | Circuit board structure having embedded capacitor and fabrication method thereof | |
US10064292B2 (en) | Recessed cavity in printed circuit board protected by LPI | |
JP2008113002A (ja) | キャパシタ内蔵型印刷回路基板及びその製造方法 | |
CN104883807A (zh) | 嵌入式板及其制造方法 | |
JP2008218966A (ja) | キャパシタ内蔵型プリント基板の製造方法及びキャパシタ内蔵型プリント基板 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
CN101038881A (zh) | 一种基板的制造方法 | |
KR100726239B1 (ko) | 전자소자 내장형 다층 인쇄회로기판 제조방법 | |
KR100726238B1 (ko) | 다층 인쇄회로기판 제조방법 | |
US20110247871A1 (en) | Multi-layer printed circuit board comprising film and method for fabricating the same | |
CN1376021A (zh) | 具有内建电容的多层基板及其制造方法 | |
CN101141849B (zh) | 内埋电容元件结构及其制造方法 | |
TWI260189B (en) | Method of fabricating a device-containing substrate | |
CN109548274B (zh) | 一种半柔性二阶hdi板及其制作方法 | |
CN101958306B (zh) | 内埋线路基板的制造方法 | |
CN104582241A (zh) | 印制电路板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |