CN111415925A - 电源模块及其制备方法 - Google Patents

电源模块及其制备方法 Download PDF

Info

Publication number
CN111415925A
CN111415925A CN201910800132.5A CN201910800132A CN111415925A CN 111415925 A CN111415925 A CN 111415925A CN 201910800132 A CN201910800132 A CN 201910800132A CN 111415925 A CN111415925 A CN 111415925A
Authority
CN
China
Prior art keywords
conductive
substrate
power module
conductive layer
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910800132.5A
Other languages
English (en)
Other versions
CN111415925B (zh
Inventor
季鹏凯
洪守玉
辛晓妮
梁乐
赵振清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics Shanghai Co Ltd
Original Assignee
Delta Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Shanghai Co Ltd filed Critical Delta Electronics Shanghai Co Ltd
Priority to US16/729,472 priority Critical patent/US11316438B2/en
Priority to US16/729,473 priority patent/US11063525B2/en
Publication of CN111415925A publication Critical patent/CN111415925A/zh
Application granted granted Critical
Publication of CN111415925B publication Critical patent/CN111415925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种电源模块及其制备方法，属于电子电力技术领域。本发明通过采用一体成型导电件来连接被动元件中的导电部件到基板中的导电层，利于简化了被动元件的结构，能够使得电源模块的结构紧凑，成本降低；此外，堆叠设置被动元件与基板能够进一步使得电源模块的结构紧凑，提高电源模块的空间利用率，电源模块的外观也整齐简洁美观。

Description

电源模块及其制备方法
技术领域
本发明涉及一种电源模块及其制备方法，属于电子电力技术领域。
背景技术
电源模块用于输出电流，以供其他电子元器件使用，其一般包括有储能元件(例如电容或者电感)和基板(例如PCB板)。在现有的电源模块生产中，均是将不同厂家生产的被动元件焊接在基板上之后再与其他器件一起组装。但是，现有的这种组装方式由于需要将单独的被动元件焊接到单独的基板上，不仅需要在被动元件和基板上预留用于焊接的引脚和焊盘，而且还需要为焊接操作预留足够的工艺公差和工艺间隙，这样就导致了组装后的电源模块体积过大。多年以来，行业内均是通过不断的提高工艺水准来减小焊接时候的工艺公差和工艺间隙，几乎已经将单个零部件焊接所需要的体积降到了极限，但依然无法满足越来越高的小型化要求。
发明内容
本发明提供一种用于电源模块及其制备方法，能够克服现有的上述问题
本发明的第一个方面是提供一种电源模块，包括：基板，被动元件以及一体成型的导电件；所述基板内形成有导电层；所述被动元件与所述导电层堆叠设置，所述被动元件包括导电部件和储能部件；所述导电件贯穿所述储能部件朝向所述导电层的表面，且所述导电件分别与所述导电部件以及所述导电层接触。
可选地，所述导电件贯穿所述储能部件。
可选地，所述被动元件设置于所述基板的内部，或者，所述被动元件设置于所述基板的外部。
可选地，所述电源模块至少其中一个侧面全部设置有所述导电件，或者，所述电源模块至少其中一个侧面的一部分设置有所述导电件。
可选地，所述电源模块内设置有至少一个用于连通所述导电部件和所述导电层的内孔，所述导电件设置于所述内孔中。
可选地，所述电源模块的侧面设置有至少一个用于连通所述导电部件和所述导电层的第一凹槽，所述导电件设置于所述第一凹槽内。
可选地，所述导电件完全填满所述第一凹槽，或者所述导电件覆盖所述第一凹槽的内壁。
可选地，所述第一凹槽包括多个弧形第一凹槽。
可选地，多个所述弧形第一凹槽中至少有部分间隔设置，或者，多个所述弧形第一凹槽中至少有部分连续设置。
可选地，所述电源模块还包括用于输入或输出电流的导电盘，所述导电盘通过导电连接件或导电件与导电层电连接。
可选地，所述被动元件设置于所述基板的内部，所述导电盘外露于所述基板的表面。
可选地，所述被动元件设置于所述基板的外部，所述导电盘外露于所述基板的表面或者所述被动元件的表面。
可选地，所述基板内设置有芯片，所述导电层与所述芯片电连接。
可选地，所述导电件包括相对设置的第一导电件和第二导电件；所述导电层至少与所述第一导电件和第二导电件中的一个接触。
可选地，所述导电层包括：第一导电层和第二导电层，所述第一导电层与所述第一导电件接触，所述第二导电层与所述第二导电件接触。
可选地，所述储能部件包括磁芯，所述导电部件包括绕组，且所述绕组至少有部分位于所述磁芯内，所述磁芯与设置在该磁芯内的绕组组成电感。
可选地，述储能部件包括介电部件；所述导电部件包括相对设置的第一极板和第二极板；所述介电部件设置在所述第一极板和第二极板之间并与所述第一极板和第二极板组成电容，所述导电件包含第一导电件和第二导电件，所述第一导电件穿过所述介电部件，并分别与所述第一极板和所述导电层接触，所述第二导电件分别与所述第二极板和所述导电层接触。
可选地，所述导电层包含第一导电层和第二导电层，所述第一导电件分别与所述第一极板和所述第一导电层接触；所述第二导电件分别与所述第二极板和所述第二导电层接触。
可选地，所述储能部件还包括磁芯；所述导电部件还包括绕组，所述绕组至少有部分位于所述磁芯内，所述磁芯与设置在该磁芯内的绕组组成电感；所述导电件还包括第三导电件和第四导电件，所述导电层还包括第三导电层；所述第三导电件贯穿所述磁芯朝向所述第三导电层的表面，且所述第三导电件分别与所述绕组以及所述第三导电层接触。
可选地，所述电源模块，还包括用于对外电连接用的导电盘，所述导电盘设置在所述电源模块的上表面或/和电源模块下表面。
本发明的另一个方面是提供一种电源模块的制备方法，用于制备前述任一项所述之电源模块，包括：提供包含有导电层的基板；将所述导电层和所述被动元件堆叠设置，所述被动元件包括导电部件和储能部件；开设用于连通所述导电层和导电部件的第一凹槽；在所述第一凹槽内形成用于电连接所述导电层和所述导电部件的一体成型的导电件，其中，所述导电件贯穿所述储能部件朝向所述导电层的表面，且所述导电件分别与所述导电部件以及所述导电层接触。
可选地，从所述第一凹槽位置进行切割，以得到所述电源模块。
可选地，所述被动元件设置于所述基板的内部。
可选地，所述被动元件设置于所述基板的外部。
可选地，所述一体成型的导电件由金属化方法形成。
可选地，所述被动元件为电感和电容中的一种或者多种。
本发明提供的电源模块及其制备方法，通过采用一体成型导电件来连接被动元件中的导电部件到基板中的导电层，利于简化了被动元件的结构，能够使得电源模块的结构紧凑，成本降低；此外，堆叠设置被动元件与基板能够进一步使得电源模块的结构紧凑，提高电源模块的空间利用率，电源模块的外观也整齐简洁美观。
本发明的又一个方面是提供一种电源模块，包括：基板，功率器件，功率型的被动元件以及一体成型的导电连接件；所述基板内形成有导电层；所述功率器件与所述被动元件堆叠设置；所述被动元件与所述导电层堆叠设置，且所述被动元件的部分被第一绝缘层包覆；所述被动元件包括导电部件和储能部件；所述导电连接件在电源模块的外侧面，且与所述电源模块上表面的导电盘或/和电源模块下表面的导电盘电连接；所述导电连接件贯穿所述储能部件朝向所述导电层的表面所在平面，且所述导电连接件分别与所述导电层和导电部件之一接触。
可选地，所述电源模块的外侧面设置有导电件，所述导电件分别与所述导电部件以及所述导电层接触，且所述导电件与所述电源模块上表面的导电盘或/和电源模块下表面的导电盘接触。
可选地，所述储能部件与所述电源模块外侧面的导电连接件和/或导电件之间设置有所述第一绝缘层。
可选地，所述被动元件内埋在所述基板的绝缘主体内，所述绝缘主体的至少部分形成所述第一绝缘层。
可选地，所述功率器件位于所述被动元件上方。
可选地，所述被动元件设置在所述基板的下表面，所述第一绝缘层设置在所述基板的下表面。
可选地，所述功率器件设置在所述基板的上表面。
可选地，所述基板的上表面设置有第二绝缘层，所述功率器件被包覆在所述第二绝缘层内。
可选地，所述功率器件内埋在所述基板内。
可选地，所述电源模块的上表面的至少部分设置有外露导电层。
可选地，所述基板与被动元件之间设置有引线框架，以使得所述功率器件通过所述引线框架通过导电件或者导电连接件与所述导电部件电连接。
可选地，所述储能部件包括磁芯，所述导电部件包括绕组，且所述绕组至少有部分位于所述磁芯内，所述磁芯与设置在该磁芯内的绕组组成电感；位于磁芯内的所述绕组垂直于所述基板设置。
可选地，所述绕组通过焊点与所述基板内的导电层电连接。
可选地，所述被动元件包括如下至少一种：电感，变压器，电容。
可选地，所述导电连接件贯穿所述电源模块设置，以将所述被动元件的导电部件与导电盘电连接。
本发明的再一个方面是提供一种电源模块的制备方法，用于制备前述电源模块，包括：提供包含有导电层的基板；将所述导电层和所述功率型的动元件堆叠设置，所述被动元件包括导电部件和储能部件；开设第二凹槽；在所述第二凹槽内形成用于一体成型的导电连接件，其中，所述导电连接件贯穿所述储能部件朝向所述导电层的表面，且所述导电连接件与所述导电层和导电部件之一接触。
可选地，从所述第二凹槽位置进行切割，以得到所述电源模块。
可选地，所述被动元件设置于所述基板的内部或外部。
可选地，所述被动元件设置于所述基板的外部，且所述一体成型的导电连接件由金属化方法形成。
可选地，所述被动元件包括电感；所述功率器件包括芯片。
本发明提供的电源模块及其制备方法，通过采用一体成型的导电连接件来连接被动元件中的导电部件和基板中的导电层之一，利于简化了被动元件的结构，能够使得电源模块的结构紧凑，成本降低；此外，堆叠设置被动元件与基板能够进一步使得电源模块的结构紧凑，提高电源模块的空间利用率，电源模块的外观也整齐简洁美观。
本发明的附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
通过参照附图的以下详细描述，本发明实施例的上述和其他目的、特征和优点将变得更容易理解。在附图中，将以示例以及非限制性的方式对本发明的多个实施例进行说明，其中：
图1为本发明一实施例提供的第一种电源模块的剖视图；
图2为本发明一实施例提供的第二种电源模块的剖视图；
图3为本发明一实施例提供的第三种电源模块的剖视图；
图4a为本发明一实施例提供的一种基于单相电感的电源模块的透视图；
图4b为图4a中A-A向剖视图；
图5为本发明一实施例提供的一种基于多相电感的电源模块的透视图；
图6为本发明一实施例提供的第五种电源模块的结构示意图；
图7为图6的A-A向剖视图；
图8a为本发明一实施例提供的第五种电源模块的结构示意图；
图8b为图8a中A-A向剖视图；
图9a-图9b为本发明一实施例提供的第五种电源模块的结构示意图；
图10a为本发明一实施例提供的第六种电源模块的结构示意图；
图10b为本发明一实施例提供的第七种电源模块的结构示意图；
图11为本发明一实施例提供的第八种电源模块的结构示意图；
图12为本发明一实施例提供的第九种电源模块的结构示意图；
图13a至图13d为本发明实施例提供的电源模块的一制备流程示意图；
图14a至14c为本发明实施例提供的三种可选电路的电路示意图；
图15为本发明另一实施例提供的第一种电源模块的结构示意图；
图16为本发明另一实施例提供的第二种电源模块的结构示意图；
图17为本发明另一实施例提供的第三种电源模块的结构示意图；
图18a至图18c为本发明另一实施例提供的第四种电源模块的结构示意图；
图19为本发明另一实施例提供的第五种电源模块的结构示意图；
图20为本发明另一实施例提供的第六种电源模块的结构示意图；
图21为图20在B-B处的剖视图；
图22a为本发明另一实施例提供的第七种电源模块的结构示意图；
图22b为本发明另一实施例中引线框架的结构示意图一；
图22c为本发明另一实施例中引线框架的结构示意图二；
图23a至23b为本发明另一实施例提供的第八种电源模块的结构示意图；
图24a至图24e为本发明实施例提供的电源模块的另一制备流程示意图；
图25a至图25e为本发明一实施例提供的电源模块的又一制备流程示意图；
图26a至图26c为本发明一实施例提供的电源模块的再一制备流程示意图。
图中：
1-被动元件；11-储能部件；12-导电部件；
2-电感；21-磁芯；22-绕组；29-变压器；
3-电容；31-介电部件；32-导电部件；
4-导电件；54-导电连接件；55-外露导电层；56-引线框架；57-焊点；
5-基板；51-绝缘主体；52-导电层；53-过孔；54-导电连接件；59-导电盘；51a-第一绝缘层；51b-第二绝缘主体
6-芯片；
7-封装层；
8-第一凹槽；
9-其他电子器件；
10-切割线。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
应当理解的是，下面的实施例并不限制本发明所保护的方法中各步骤的执行顺序。本发明的方法的各个步骤在不相互矛盾的情况下能够以任意可能的顺序并且能够以循环的方式来执行。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
如图1所示，一种电源模块，包括被动元件1、基板5和一体成型的导电件4。其中，基板5内形成有导电层52，被动元件1与导电层52堆叠设置，被动元件1包括储能部件11和导电部件12；基板5包括由绝缘封装材料制成的绝缘主体51以及位于其内的导电层(trace)52；一体成型的导电件4贯穿储能部件11朝向导电层52的表面，且将被动元件1中的导电部件12和基板5中的导电层52电连接。
其中，被动元件1可埋设在基板5内，或者，被动元件1也可贴附在基板5的表面，也即被动元件1也可设置在基板5外。在一些示例中，导电件4可设置在电源模块的侧面，示例性地，电源模块的侧面设置有连通导电部件12与导电层52的第一凹槽，导电件可设置在第一凹槽中。在一些示例中，导电件4可设置在电源模块内，示例性地，电源模块设置有连通导电部件12与导电层52的内孔，导电件4设置在内孔中。需要说明的是：此处的内是相对而言，也即，相对于设置在电源模块侧面的导电件4，设置在内孔中的导电件4是设置在电源模块内的。
在一些示例中，导电件4可以为多个，例如，导电件4可包括相对设置的第一导电件及第二导电件；此时，导电层52可与第一导电件及第二导电件中的至少一个接触。在一些示例中，导电层52可以为多个，例如，导电层52可以包括第一导电层和第二导电层，第一导电层与第一导电件接触，第二导电层可与第二导电件接触。
当然，导电件4及导电层52的数量及设置方式并不限于此，本实施例此处只是举例说明。
此外，导电件4可以不与储能部件11接触而仅与导电部件12接触，如此可以在形成导电件4的过程中减少对储能部件11的影响。例如图2到图9各所示实施例中，一体贯穿导电件4也可以不与磁芯21接触而仅仅与绕组22接触，如此可以在形成一体导电件4的过程中减少对磁材料特性的影响。例如可以将电感2内埋到绝缘封装材料即绝缘主体51内，一体成型导电件4与磁芯21之间为绝缘封装料即绝缘主体51，如图9a所示。
通过采用一体成型导电件4来连接被动元件1中的导电部件12到基板5中的导电层52，利于简化了被动元件1的结构，省去被动元件1的引出引脚的结构以及基板5上设置电连接用的焊盘，也大幅减小了被动元件1和基板5组装的公差，能够使得电源模块的结构紧凑，成本降低；此外，堆叠设置被动元件1与基板5能够进一步使得电源模块的结构紧凑，提高电源模块的空间利用率，电源模块的外观也整齐简洁美观。
本实施例中，不妨以被动元件1为电感2为例，对电源模块的结构进行举例说明。电感2的磁芯21形成储能部件11，电感2的绕组22(winding)构成形成导电部件12。
如图2所示，导电层52可位于磁芯21的下方，如此，一体成型的导电件4可从下往上穿过电感2中磁芯21下表面所在平面，导电件4的一端与绕组22电连接，导电件4的另一端与导电层52电连接。以导电件4包括相对设置的第一导电件如图2中的导电件4-1和第二导电件如图2中的导电件4-2，导电层52包括：第一导电层如图2中的导电层52-1和第二导电层如图2中的导电层52-2为例，导电层52-1可与导电件4-1接触，导电层52-2可与导电件4-2接触；导电层52-1和导电层52-2可在基板5内与其他器件(图中未画出)电连接，将电感2连接到电路中。
采用本实施例中的一体成型导电件4来连接被动元件1(如图中的电感2)中的导电部件12(如图中的电感2的绕组22)到基板5中的导电层52，电感2可以省去出pin(引脚)的结构，简化了电感2的结构，能够使得电源模块的结构紧凑，成本降低；另外，堆叠设置电感2与基板5能够进一步使得电源模块的结构紧凑，提高电源模块的空间利用率，电源模块的外观也整齐简洁美观。
此外，可以采用连片的方式制作此电源模块，利于提升电源模块的制作效率，而且采用封装级别的制程工艺，制作精度高，一致性好，省去了SMT和回流焊等多种PCB工艺流程，且可采用连片制作，利于降低电源模块的制作成本。
其中，一体成型的导电件4可以采用多种工艺进行制作，例如采用电镀的方式制作，也可以采用物理沉积(如PVD physical vapor deposition)、化学沉积(ChemicalVapor depositio)制作，也可以是采用涂敷(如Sputter工艺)或填充导电材料(如导电银胶)的方法制作。实现了一体成型导电件4与被动元件1的导电部件12和基板5中的导电层52接触。总之，能实现将被动元件1的导电部件12也即电感2的绕组22与基板5中的导电层52电连接的任何一体成型的导电方式均可。
如图3所示，可以在基板5内封装芯片6，芯片6通过过孔(via)53与导电层52连接，导电层52通过一体成型导电件4与电感2的绕组22电连接，导电件4可部分或全部贯穿磁芯21。
示例性地，如图3所示，一体成型导电件4-1从下往上仅仅贯穿绕组22下部的磁，而并未贯穿绕组22上方的磁，此时，电源模块左侧的侧面的一部分可设置有一体成型导电件4-1；另外，还可以采用一体成型导电件4-3，在电感2的内部区域贯穿电感2和基板5的部分绝缘材料也即部分绝缘主体51，也即从上往下贯穿电感2以及基板5的部分绝缘材料也即部分绝缘主体51，此时，电源模块的上表面的一部分可设置有一体成型导电件4-3，将电感2的绕组22与基板5的导电层52电连接。
可以理解的是：电源模块可以包括导电件4-1、导电件4-3中的任一或任意组合。
在基板5内封装的芯片6，可以采用多种封装形式，例如基于引线框架(leadframe)的嵌入式封装工艺(embedded packaging)，也可以采用类似PCB等绝缘材料为框架的封装工艺，还可以采用其他的芯片扇出(fan out)封装工艺。其中，电源模块还包括用于输入或输出电流的导电盘59，导电盘59通过导电材料制成的导电连接件54与导电层52电连接，其中，与导电连接件54电连接的导电盘59可外露在基板5的底部，可以直接作为整个电源模块的出pin(引脚)。
图4a-4b示意了一种基于单相电感的电源模块的立体示意图。在图中，电感2和基板5堆叠设置，电感2可堆叠在基板5的表面，也即电感2也可设置在基板5的外部；电感2的绕组22可在端部外露，基板5的导电层52在上述的端部也外露，一体成型的导电件4将电感2的绕组22和基板5内的导电层52电连接。且图中示意了一体成型导电件4(如图中的4-1所示)是平面型薄片状，例如可以在外露绕组22和导电层52的端部整体电镀形成一体成型导电件4。当然也可以采用物理或化学沉积等方式形成金属化层的方式形成一体成型导电件4。
进一步地，在基板5内内埋封装芯片6，如果芯片6是一个具有半桥电路的芯片6，附图所示右侧的导电层52与一体成型导电件4-1电连接，导电层52同导电过孔53与芯片6电连接，例如可以让图中右侧的导电层52连接芯片6的SW电极。同时，图中左侧的导电连接件54与基板5在左侧和基板5底部的导电盘59连接可以形成整个电源模块的出pin，具体如图4b所示。这样，图4a所示的电源模块相当于一个单相DCDC电源调节模块。其中，导电盘59外露于基板5的表面或者被动元件1的表面。
本实施例中的电源模块，结构紧凑，外观简洁美观，功率密度高，制程简单，成本低。此外，磁芯21可以与绝缘封装材料紧密结合，没有空隙，还可以提升电源模块的散热效果。
在一些实施例中，导电件可与被动元件中的导电部件和基板内的导电层接触，实现被动元件中的导电部件和导电层的电连接的同时，导电件还可引出到基板4的表面并形成焊盘。以图4b和图3为例，其中的导电件4-1引出到基板4表面的下端部分可以形成对外电连接的焊盘，也就是说，导电件4-1可沿基板5的侧面向下延伸且延伸至基板5的下表面，导电件4-1延伸至基板5下表面的部分形成用于与外部电气元件电连接的焊盘。
图5所示的电源模块与图4a-4b相比主要的差异在于采用多相电感和多个芯片6集成。例如图中以2相电感为例进行示意，图中的电感2由磁芯21和绕组22-1、绕组22-2构成；基板5由绝缘封装材料51和多个导电层52构成，且在基板5内封装有2个芯片6，也即图5中的芯片6-1及6-2。设导电层52-1与芯片6-1的SW端(参考图14a)连接时，则导电层52-1通过一体成型导电件4-1与电感2的绕组22-1电连接；绕组22-1的另一端通过电连接一体成型导电连接件54-1连接到基板5底部的导电层52可以实现整个电源模型的电引脚。电感2另外一个绕组22-2可以通过一体成型导电件4-4连接到基板5内的导电层52，且连接到另外一个芯片6-2的SW端(参考图14a)，绕组22-2的另一端通过一体成型导电连接件54-2与基板5上的导电层52-2电连接，同样，导电层52-2可以直接形成电源模块的输出电引脚。在同一侧的一体成型导电件4与相互电绝缘设置。
本实施例中，通过将多相电感和多个芯片6的集成，并且通过端面形成多个不同电特性的一体成型导电件4，可以实现具有更大功率或输出电流能力的电源模块，通过集成设计，可以进一步提升电源模块的功率密度。
电源模块的侧面设置有至少一个用于连通导电部件22和导电层52的第一凹槽，导电件4设置于第一凹槽内。其中，电感2绕组22与基板5内的导电层52可通过第一凹槽露出，以使设于第一凹槽中的导电件4能够将电感2绕组22与基板5内的导电层52电连接。第一凹槽可为矩形第一凹槽、弧形第一凹槽等，只要能够保证设于其内的导电件4将电感2绕组22与基板5内的导电层52电连接即可。
图6示意了另一种一体成型导电件4结构。图7是图6的A-A剖面图。示例性地，如一体成型导电件4-1和4-2采用“半腰孔”的结构形式。一体成型导电件4-3也是“半腰孔”结构，但导电材料覆盖了“半腰孔”的表面或充满了“半腰孔”结构。其中，电源模块的侧面设置有与“半腰孔”结构相适配的“半腰孔”，该“半腰孔”形成第一凹槽。
图6中还示意了绕组22-1和22-2为U型；其中，绕组22-1一端连接到一体成型导电件4-3，另一端连接到一体成型导电件4-1；绕组22-2一端连接到一体成型导电件4-3，另一端连接到一体成型导电件4-2。如果一体成型导电件4-3作为两个绕组22的公共输出端，那么参考图14a的电路，图6中的两个绕组22结合磁芯21可形成耦合电感。在图7中，一体成型导电件4-1与导电层52-1电连接，导电层52-1通过过孔53与芯片6连接，一体成型导电件4-2同样通过导电层52-2和过孔53与另一个芯片6连接。当然实际应用中可以不受图14a的电路限制，而且绕组22的形状可以根据实际应用而灵活调整。
当然，一体成型导电件4的结构并不限于此，其结构可与第一凹槽的形状相适配.示例性地，一体成型导电件4可充满第一凹槽；或者，一体成型导电件4可仅覆盖第一凹槽的内壁，且能够将电感2绕组22与基板5内的导电层52电连接。其中，第一凹槽可为矩形第一凹槽、弧形第一凹槽等，只要能够保证设于其内的导电件4将电感2绕组22与基板5内的导电层52电连接即可。
电源模块侧面的第一凹槽包括多个弧形凹槽，以在电源模块的侧面形成“邮票孔”。其中，多个弧形凹槽中至少有部分间隔设置，或者，多个弧形凹槽中至少有部分连续设置。一体成型导电件4可充满弧形凹槽，或者，一体成型导电件4仅覆盖弧形凹槽的内壁。
图8a-8b示意采用“邮票孔”结构的形成一体成型导电件4。图8b是图8a的A-A剖面图。图中“邮票孔”结构形成的一体成型导电件4将电感2绕组22与基板5内的导电层52电连接。导电层52通过过孔53与芯片6电连接。另外，一体成型导电件4-A是与一体成型导电件4相同的工艺制作而成，可以方便将基板5内的导电层52引出的模块电引脚。即利于本发明的一体成型导电件4的结构和方法还可以同时帮忙模块形成输出引脚，从而可以进一步简化模块结构、统一和简化制作工艺和降低成本。另外，如果基板5的尺寸比电感2的尺寸大，则可以在电感2的旁边设置其他电子器件9，其他电子器件9如图8a中的电容，而且在该电容的区域还可以采用绝缘封装材料进行封装形成封装层7，提升模块的可靠性，还可以基于磁绝缘封装材料的基础上形成一体成型导电件4-A方便模块出pin。当然一体成型导电件4-A也可以是在磁芯21上形成。
图8a-8b所示的“邮票孔”结构形成的一体成型导电件4更加利于制作，而且通过多个“邮票孔”来连接绕组22与导电层52，由于“邮票孔”可以增加表面面积，使得一体成型导电件4的导电通路变大，利于降低绕组22与导电层52的电连接电阻。当然，一体成型导电件4制作成波浪状也是可以的，也可以达到提升导电能力和降低电阻的目的。
如图9a及图9b所示，前述的电感2也可以内埋到基板5内，与基板5内的导电层52堆叠设置，通过一体成型导电件4连接电感2的导电部件12(即绕组22)和导电层52.
图9a中示意在绝缘封装料形成的封装主体51a中内埋了2个电感2，其中一电感2由磁芯21-1和绕组22-1构成，另一电感2由磁芯21-2和绕组22-2构成。绕组22-1分别通过一体成型导电件4-1与导电层52电连接，绕组22-2通过一体成型导电件4-2与另一个导电层52电连接。导电盘59外露于基板5的表面。绕组22-1通过导电连接件54-1与导电盘59a电连接，可以形成输出焊盘。绕组22-2通过另一导电连接件54-2与导电盘59b电连接，可以形成输出焊盘。当然根据需要可以内埋更多数量的电感2，并通过一体成型导电件4与基板5内的导电层52电连接。
此外，在一些示例中，如图9a中，导电盘59设置在电源模块的下表面。在另一些示例中，导电盘59也可设置在电源模块的上表面，即被动元件1的一侧的电源模块的表面。在又一些示例中，如图9b所示，也可以是在电源模块的上、下表面同时设置导电盘59，形成双面出端子(也即导电盘59)的电源模块。
图10a示意被动元件1还可以包括电容3。电容3由介电部件31和导电部件32构成，并与基板5中的导电层52堆叠设置。其中，介电部件31为电容3的储能部件。示例性地，导电部件32包括相对设置的第一极板32-1和第二极板32-2；介电部件31设置在第一极板32-1和第二极板32-2之间并与第一极板32-1和第二极板32-2组成电容3；导电层52包括第一导电层如图中的52-1和第二导电层如图中的52-2，导电件4包括第一导电件如图中的4-1和第二导电件如图中的4-2，其中，导电件4-1穿过介电部件31，并分别与第一极板32-1和导电层52-1接触；导电件4-2与第二极板32-2和导电层52-2接触。也就是说，图10a中的一体成型导电件4-1将电容3的一个电极的导电部件32连接到导电层52-1，一体成型导电件4-2将电容3的另一个电极的导电部件32连接到导电层52-2。导电层52-1和52-2可分别连接到芯片6的相应电极上。例如，如果电容3是芯片6的输入电容3，则导电层52-1和52-2和分别连接到芯片6的Vin和GND电极上。
如图10b所示，进一步的，还可以在电容3的内部设置一体成型导电件4-3将电容3的一个电极的导电部件32与导电层52-3电连接。而一体成型导电件4-1和4-2都与电容3的另一个电极的导电部件32电连接，同时一体成型导电件4-1与导电层52-1电连接，一体成型导电件4-2与导电层52-2电连接，导电层52-1与导电层52-2也可以相互短路连接。如果电容3是输入电容，则导电层52-3与52-1(或52-2)与芯片6的输入正电极(Vin)和输入负电极(GND)电连接。电容3相当于形成了2个并联的电容，利于提升系统工作频率或其他特性，如降低等效阻抗。当然，通过在不同位置引出电容3的电极，可以形成多种的电容3网络拓扑结构。
同样的，一体成型导电件4也可以采用类似前述的多种形式来连接电容3的导电部件32和基板5内的导电层52，例如一体成型导电件4采用整个端面电镀的形式，或端面分区电镀的形式，或长腰孔的形式，半长腰孔的形式(形状类似图6中的一体成型导电件4-1所示)，或邮票孔的形式，或波浪表面形式。可以采用电镀，物理沉积，化学沉积，或其他的各自金属化方法，或填充导电材料等形式形成一体成型导电件4。
图11示意了电容3内埋到基板5的绝缘材料内，并通过一体成型导电件4将电极分别与导电层52电连接。导电层52与芯片6的相应的端子电连接。例如，可以设电容3是芯片6的输入电容3，则将电容3设置在个芯片6之间并通过一体成型导电件4直接连接到与芯片6的输入端和GND端电连接的导电层52上，电容3到芯片6之间的连接回路小，回路寄生电感2小，均流和滤波效果好，且结构简单紧凑和工艺简单。
采用一体成型导电件4来连接电容3的导电部件32和基板5内的导电层52具有诸多优点，例如电容3不必引出电极端子，利于缩小电容3体积或相同封装体积的情况下利于提升容值，而且结构简单，省去引出端子的结构和工艺，利于降低成本。另外导电部件32与通过一体成型导电件4与导电层52之间连接，连接路径缩短，降低传输阻抗，利于系统效率的提升和动态性能的提升。采用本发明的结构和工艺也省去了SMT和回流焊等工艺过程，去除了相应的工艺间隙和工艺偏差上的预留结构与空间，电源模块的结构更加紧凑，功率密度更高。采用一体成型导电件4也可以在连接储能部件11的导电部件32与基板5导电层52的同时引出电源模块的输出端子，应用灵活方便。
图12示意了将电感2、电容3和基板5进行集成，形成一种完整的电源模块的实施方式。依然参考图14a所示意的电路图。设芯片6包含2个开关形成的半桥电路，而图12包含由两个芯片6(如图的6-1和6-2)形成的电路。电感2堆叠设置在基板5上，电容3内埋在基板5的绝缘封装材料内，均与基板5内的导电层52堆叠设置。设图中电容3为输入电容，电感2为其中芯片6-1的输出电感，在某些实施例中，芯片6-2的输出电感图中未示出，但类似电感2可在垂直于图面(或垂直于纸面)的位置设置有电感2，可参考图5，但不限于此。
如图12所示，一体成型导电件4-1也即第一导电件与电容3的一个电极电连接，一体成型导电件4-2也即第二导电件与电容3的另一个电极电连接。一体成型导电件4-1与导电层52-1也即第一导电层电连接，一体成型导电件4-2与导电层52-2也即第二导电层电连接。导电层52-1和导电层52-2可以连接芯片6和的输入端和GND端。设导电层52-3也即第三导电层连接芯片6-1的SW电极(参考图14a)，导电层52-3通过一体成型导电件4-3也即第三导电件连接电感2的绕组22。此外，绕组22的另一端通过导电连接件54连接到导电盘59。导电盘59可作为电源模块的输出端子Vo。过孔53-A和53-B分别连接导电层52-1和52-2形成输出端子Vin和GND。的电源模块电路回路阻抗小，多相之间的均流效果好，由于各部件紧密相互结合一体且通过一体成型导电件4可形成垂直方向的热通路，所以散热好，另外结构简单紧凑，制作成本低和产品一致性好。
本实施例还提供一种电源模块，包括：基板，功率器件，功率型的被动元件以及一体成型的导电连接件；基板内形成有导电层；功率器件与被动元件堆叠设置；被动元件与导电层堆叠设置，且被动元件的部分被第一绝缘层包覆；被动元件包括导电部件和储能部件；导电连接件在电源模块的外侧面，且与电源模块上表面的导电盘或/和电源模块下表面的导电盘电连接；导电连接件贯穿储能部件朝向导电层的表面所在平面，且导电连接件分别与导电层和导电部件之一接触。功率型的被动元件是指参与功率变换用的被动元件，如buck电路的输出电感，LLC电路中的变压器，或输入输出电容等；以便与用于信号变换用的被动元件相区别。
其中，功率器件可以包括芯片；被动元件可以包括电感。下面不妨以此为例，对本实施例的结构进行举例说明。此外，可以理解的是，本实施未对电源模块进行说明的部分可与前述实施例相同或者相似，此次不再赘述。
如图15所示，芯片6内埋在基板5的绝缘主体51内，通过导电层52与经过导电件41或42与电感2电连接，芯片6与电感2堆叠设置，且电感2在下方，可以在电感2侧设置焊盘59a或59b，用于电源模块的对外电连接；通过将电感2设置在芯片6下方，还利于电源模块的散热。电感2的磁芯21被埋设在第一绝缘层51a内，导电件41或42贯穿基板5与电感2磁芯21之间的表面将导电层52与电感2的绕组22电连接。在导电件41或42与磁芯22之间填充绝缘封装料以形成第一绝缘层51a，可以在生成导电件41或42的过程中减少对磁芯22的影响。
在芯片6的上方还可以设置外露导电层55，例如可以将外露导电层55与电源模块中的GND电连接，在芯片6之间还可以设置铜块或引线框架56-1，形成上下导电通路，能更方便的连接外露导电层55与芯片6下方的导电层52，另外如果芯片6的上表面是芯片的没有引脚的背面，则还可以在芯片6的背面形成金属层，将此金属层与外露导电层55通过过孔或直接接触，可以加强芯片6的向上导热性能。在基板5内还可以内埋其他器件9，例如芯片6的外围器件电容或电阻等。在基板5与电感2之间还可以设置引线框架56-2，引线框架利于减小电流传输或者传导的损耗，利于加强芯片6与电感2之间的导电能力。
图16与图15的差异主要在于电感的绕组22与基板5垂直，利于向下散热，向下散热的通道更直接、传输路径更短。电感2可以通过焊点57与基板5以及芯片6进行电连接，利用导电连接件54-1或54-2引出电源模块的导电焊盘(或称为焊盘)59a或59b。导电连接件54-1或54-2贯穿储能部件21朝向导电层52的表面所在平面，且导电连接件54-1或54-2分别与导电部件22以及导电层52电连接，而且导电连接件54-1或54-2在电源模块的外侧面，且与下表面的导电盘59(如导电焊盘59a或59b)电连接，当然也可以在电源模块的上表面设置导电盘59，导电连接件54-1或54-2也可以与上表面的导电盘59电连接。还可以在第一绝缘层51a内设置铜块56-2，便于传输大电流。在第一绝缘层51a内还可以设置其他器件9，如电容等。
图17与图15的主要差异在于，芯片6没有内埋在基板5内，而是表贴在基板5的表面，通过过孔53和导电层52与被动元件即电感2电连接。还可以在芯片6之间设置其他器件9，如电容，或芯片6的外围器件等。
图18a与图17的主要差异在于，电感2的绕组22与基板5垂直，电感2可以通过焊点57与基板5以及芯片6进行电连接，利用导电连接件54-1或54-2引出电源模块的导电盘59a或59b。导电连接件54-1或54-2贯穿储能部件21朝向导电层52的表面所在平面，且导电连接件54-1或54-2分别与导电部件22以及导电层52电连接，而且导电连接件54-1或54-2在电源模块的外侧面，且与下表面的导电盘59电连接；当然也可以在电源模块的上表面设置导电盘59，导电连接件54-1或54-2也可以与上表面的导电盘59电连接。还可以在第一绝缘层51a内设置铜块56，便于传输大电流。在第一绝缘层51a内还可以设置其他器件9，如电容等。
图18b或18c与图18a的主要差异在于，电感2和导电层52都内埋在第一绝缘层51a内，电感2通过封装的金属化工艺与导电层52电连接，而不是通过焊点与导电层电连接。然后在封装料的上表面设置端子，上方设置芯片6，芯片6通过焊点57与导电层52和电感2电连接。
图19与图18a的主要差异在于芯片6被绝缘主体51的第二绝缘层51b包覆，利于更好的保护芯片6，并利于在芯片6的上表面与电源模块的上表面之间导热，例如在电源模块的上表面形成外露导电层55，此外露导电层55可以与电源模块的GND电连接，或输入电流的传输等；如果是与GND连接，则可以将此外露导电层55与芯片6的上表面连接，形成良好的散热通道。
图19与图15的主要差异在于芯片6表贴到基板5上后，经第二绝缘层51b包覆，形成封装体。
图20是图14到19示例的实施例的基础上的一种两相集成电源模块实施例的俯视图。图21是图20的剖视图。图20中双点划线示意电感2的绕组22，电感2的第一绕组22-1与导电件41电连接，第二绕组22-2与导电件42电连接，图20中方形虚线(其中，方形虚线有部分与绝缘主体51的轮廓线重合)示意电感2的磁芯21，椭圆形虚线示意在基板5的下表面贴装的其他器件9a，如电容，圆形虚线示意芯片6的信号焊盘，且还可以在芯片6之间设置电容9b。如果芯片6中为半桥电路，如果导电件41和导电件42分别与两个芯片6的半桥电路的SW端子电连接，则此结构可以形成2相反耦合电源模块。
如图22a所示，变压器29内埋在第一绝缘层51a内，导电连接件54-1或54-2贯穿电源模块将变压器29的绕组22与基板5内的导电层52或导电盘59进行电连接。另外，芯片6可以内埋到基板5内，当然同时还可以在基板5的下表面设置芯片或其他器件。在基板5的下表面还可以设置引线框架56实现基板5与电源模块底部的电连接，其中，引线框架的结构可采用常规设置，引线框架可如图22b和图22c所示。此引线框架56焊接到基板5上，然后填充绝缘封装料以形成第一绝缘层51a，然后在引线框架56的下表面形成槽56a将引线框架56电分割成若干个导电焊盘。另外，导电连接件54-1或54-2还可以作为变压器29的绕组，可以简化变压器的结构或制程，并让电源模块结构紧凑和简化。
图23a与图22a的主要区别在于，基板5和电压器29的上下位置进行了调换，即基板5在上方，变压器29在下方，导电盘59a或59b设置在变压器29侧。芯片6可以内埋在基板5内，也可以在基板5的表面贴装，例如贴装在基板5的上表面。在图中，还可以在内埋有芯片6的基板5的上表面贴装芯片6a和其他器件9。当然，也可以利用绝缘封装料51a将芯片6a和其他器件9进行包覆(图中未示出)，以加强对芯片6a和其他器件9的保护，而且也可以通过形成完整的上表面而利于安装上方的散热器。导电连接件54-1和54-2连接基板5中的导电层52和变压器的绕组22，还可以将导电层52或变压器29的绕组22与导电盘59a或59b电连接。
图23b与图23a的主要区别在于，变压器29和导电层52都内埋在第一绝缘层51内，变压器29通过封装的金属化工艺与导电层52电连接，而不是通过焊点与导电层电连接。然后在封装料的上表面设置端子，上方设置芯片6，芯片6通过焊点57与导电层52和变压器29电连接。
上述各实施例的示例中的被动元件是以电感或变压器为例说明，在其它示例中，被动元件也可以是电容，或上述几种被动元件的组合。电感的绕组可以与芯片表面平行，也可以与芯片表面垂直，变压器可以采用平面型变压器，也可以采用箔绕型变压器(如平绕型变压器)。如此设置，电源模块的结构更加紧凑；并且，由于减少了被动元件与导电层52之间电连接用的焊点，可降低封装结构的整体高度，也降低被动元件与导电层之间连接的电阻，提供效率。另外，将被动元件内埋与封装料中，相比芯片内埋，工艺精度要求可以降低，利于降低成本。芯片设置在上方利于上方通过散热器进行散热。
图13a-13d示意了一种连片生产的工艺过程。以被动元件1为电感2为例进行说明。在连片的磁芯21内设置绕组22，磁芯21与基板5的绝缘封装材料形成的绝缘主体51堆叠设置。在绝缘封装材料形成的绝缘主体51内埋多个芯片6，以及与芯片6连接的导电层52，通过过孔53在基板5的底部形成电源模块的输出端子焊盘或将导电层52与芯片6进行电连接。图13b中，在预设的位置对上述的连片结构进行切割或钻孔，形成第一凹槽8。第一凹槽8可以是过孔，邮票孔，长腰孔，长方形槽或波浪切割槽等结构形式，还可以将整个连片切割成分离的各部分。或者在切割之前在底部设置薄膜，将连片结构切割断开，但薄膜不会被切割断开，可以通过真空吸附等方式将薄膜吸附到平台上，来保持被切割的连片依然为一个整体，方便后续的一体成型导电件4的制作。图13c示意了在上述处于内侧的第一凹槽8(如过孔)内或处于侧壁的第一凹槽8(如邮票孔或端面)形成一体成型的导电件4，例如通过电镀，喷溅，金属沉积，物理沉积或化学沉积，或导电材料填充，或其他金属化方法形成一体成型导电件4，导电件4与导电部件22和导电层52接触。沿切割线10将连片切割断开，形成图13d所示的最终电源模块。此工艺方法流程简单，生产效率高，并利于降低电源模块的制作成本，所制作的电源模块的一致性好。
前述各实施方式中，导电层52与芯片6的电连接可以是多种形式，例如导电线线路通过其他线路或其他器件再与芯片6连接。具体的根据实际应用而调整。
前述的各实施例结构中，被动元件1与基板5之间还可以用胶填充固定以加强二者之间的连接强度。也可以在电感2或电容3的基础上进行封装芯片6形成基板5，也可以在基板5的基础上堆叠电感2或电容3。
前述各实施方式中，较佳地，将芯片6内埋到绝缘封装材料形成的封装主体51中，在实际应用时，也可以将芯片6设置到基板5的表面，通过导电层52和过孔53等与储能元件的导电部件32进行连接。
前述各实施例中，多个导电层52中的至少两个可以处于同一层中且相互电绝缘设置，也可以处于不同层中。
本发明的被动元件与导电层的堆叠设置结构中，被动元件与导电层在垂直于基板表面的方向的投影可以完全重合，部分重合，或没有重合。同时，通过导电件与被动元件中的导电部件和导电层接触，实现被动元件中的导电部件和导电层的电连接。
图24a到图24e示意了一种制作工艺，图24a中提供一种连片式基板5，基板5内设置导电层52，某些实施方式中还可以在基板5的绝缘本体51中内埋芯片6，在其他的实施方式中还可以在基板5的表面贴装芯片6，另外某些实施方式中还可以在底部还预先形成导电盘59。图24b在基板5的上表面焊接被动元件1，如电感，可以依据基板5的连片结构进行相应的阵列排列，此被动元件1与基板5形成堆叠结构。图24c采用绝缘封装料制成的第一封装层51a将被动元件1进行包覆，例如通过molding等方式。E24d示意加工导电件4，例如可以是第一凹槽贯穿被动元件1的下表面，并与导电层52和导电部件22接触，此第一凹槽可以是通孔或盲埋孔，然后在第一凹槽内电镀形成导电件4，此导电件4将被动元件1的导电部件与基板内的导电层52电连接，在基板5的下表面或第一绝缘层51a的上表面可以分别或同时在两个表面形成导电盘59。在图24d中按示意的切割线位置将连片进行切割，切割下来的模块如图24e示意形成电源模块，即可以形成在基板5侧设置导电盘59，也可以在被动元件1侧形成导电盘59，或同时在上下表面都形成导电盘，形成双面出端子的电源模块。如必要还可以进行其他的处理，例如对电源模块的表面进行清洁或进行抗氧化处理等。
图25a到图25e示意了一种制作工艺，图25a中提供一种连片式基板5，基板5内设置导电层，还可以在基板的上下表面预先形成导电盘59，例如59-1和59-2。图25b在基板5的上表面焊接被动元件1，如变压器，可以依据基板5的连片结构进行相应的阵列排列，此被动元件1与基板5形成堆叠结构，同时还可以在基板5的下表面焊接芯片6，在上下表面还可以设置其他器件。图25c采用绝缘封装料将被动元件1和芯片6进行包覆，例如通过在基板5的上下表面都molding等方式。图25d示意加工导电连接件54，例如可以是第二凹槽贯穿被动元件1的下表面，并与导电层52和导电部件22接触，此第二凹槽可以是通孔或盲埋孔，然后在孔内电镀形成导电连接件54，此导电件4将被动元件1的导电部件与基板内的导电层52电连接，在整个连片的下表面形成导电盘59，或在上表面形成导电盘59，或同时在两个表面都设置导电盘59。在图25d中按示意的切割线位置将连片进行切割，切割下来的模块如图25e示意形成电源模块，即可以形成在芯片6侧设置导电盘59，也可以在被动元件1侧形成导电盘59，或同时在上下表面都形成导电盘，形成双面出端子的电源模块。如必要还可以进行其他的处理，例如对电源模块的表面进行清洁或进行抗氧化处理等。需说明，导电连接件54可以作为变压器的部分绕组，或将导电层52与电压器的绕组电连接。
图26a到图26c示意了一种制作工艺，图26a中提供一种连片式的基板5，基板5内埋被动元件1，图中以电感为例示意，当然也可以是电容或变压器。图26b在基板5的上表面采用封装工艺制作导电层52，例如制作再布线层(RDL)，在上表面设置端子。图26c示意在上表面焊接芯片6例如通过SMT和reflow等工艺进行；图26c还示意了加工导电件4，例如可以是加工第一凹槽贯穿被动元件1的上表面，并与导电层52和导电部件22接触，此加工第一凹槽可以是通孔或盲埋孔，然后在第一凹槽内电镀形成导电件4，此导电件4将被动元件1的导电部件与基板内的导电层52电连接，在基板5的下表面设置导电盘59，作为模块对外连接的端子。图26c中按点划线示意的切割线位置将连片进行切割，切割后模块如图18b、18c或23b示意形成电源模块。如必要还可以进行其他的处理，例如对电源模块的表面进行清洁或进行抗氧化处理等。在图26c中，焊接芯片6、制作一体成型导电件4，按点划线示意的切割线位置切割连片等过程的先后顺序可以根据实际应用而调整。
本实施例可应用图14a至14c所示的相关电路，但不限于此。其中，图14a示意了一种buck电路，图14b示意了一种开关电容(Switching capacitor)电路，图14c示意了一种LLC电路。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
最后应说明的是：以上实施方式仅用以说明本发明的技术方案，而非对其进行限制；尽管参照前述实施方式对本发明已经进行了详细的说明，但本领域的普通技术人员应当理解：其依然可以对前述实施方式所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施方式技术方案的范围。

Claims (20)

1.一种电源模块，其特征在于，包括：基板，功率器件，功率型的被动元件以及一体成型的导电连接件；
所述基板内形成有导电层；
所述功率器件与所述被动元件堆叠设置；
所述被动元件与所述导电层堆叠设置，且所述被动元件的部分被第一绝缘层包覆；所述被动元件包括导电部件和储能部件；
所述导电连接件在电源模块的外侧面，且与所述电源模块上表面的导电盘或/和电源模块下表面的导电盘电连接；
所述导电连接件贯穿所述储能部件朝向所述导电层的表面所在平面，且所述导电连接件分别与所述导电层和导电部件之一接触。
2.根据权利要求1所述的电源模块，其特征在于，所述电源模块的外侧面设置有导电件，所述导电件分别与所述导电部件以及所述导电层接触，且所述导电件与所述电源模块上表面的导电盘或/和电源模块下表面的导电盘接触。
3.根据权利要求1所述的电源模块，其特征在于，所述储能部件与所述电源模块外侧面的导电连接件和/或导电件之间设置有所述第一绝缘层。
4.根据权利要求1所述的电源模块，其特征在于，所述被动元件内埋在所述基板的绝缘主体内，所述绝缘主体的至少部分形成所述第一绝缘层。
5.根据权利要求1所述的电源模块，其特征在于，所述功率器件位于所述被动元件上方。
6.根据权利要求5所述的电源模块，其特征在于，所述被动元件设置在所述基板的下表面，所述第一绝缘层设置在所述基板的下表面。
7.根据权利要求5所述的电源模块，其特征在于，所述功率器件设置在所述基板的上表面。
8.根据权利要求6所述的电源模块，其特征在于，所述基板的上表面设置有第二绝缘层，所述功率器件被包覆在所述第二绝缘层内。
9.根据权利要求1所述的电源模块，其特征在于，所述功率器件内埋在所述基板内。
10.根据权利要求8或9所述的电源模块，其特征在于，所述电源模块的上表面的至少部分设置有外露导电层。
11.根据权利要求5所述的电源模块，其特征在于，所述基板与被动元件之间设置有引线框架，以使得所述功率器件通过所述引线框架通过导电件或者导电连接件与所述导电部件电连接。
12.根据权利要求1所述的电源模块，其特征在于，所述储能部件包括磁芯，所述导电部件包括绕组，且所述绕组至少有部分位于所述磁芯内，所述磁芯与设置在该磁芯内的绕组组成电感；位于磁芯内的所述绕组垂直于所述基板设置。
13.根据权利要求12所述的电源模块，其特征在于，所述绕组通过焊点与所述基板内的导电层电连接。
14.根据权利要求1所述的电源模块，其特征在于，所述被动元件包括如下至少一种：电感，变压器，电容。
15.根据权利要求1所述的电源模块，其特征在于，所述导电连接件贯穿所述电源模块设置，以将所述被动元件的导电部件与导电盘电连接。
16.一种电源模块的制备方法，用于制备如权利要求1-15任一项所述之电源模块，其特征在于，包括：
提供包含有导电层的基板；
将所述导电层和所述功率型的动元件堆叠设置，所述被动元件包括导电部件和储能部件；
开设第二凹槽；
在所述第二凹槽内形成用于一体成型的导电连接件，其中，所述导电连接件贯穿所述储能部件朝向所述导电层的表面，且所述导电连接件与所述导电层和导电部件之一接触。
17.根据权利要求16所述的制备方法，其特征在于，从所述第二凹槽位置进行切割，以得到所述电源模块。
18.根据权利要求16所述的制备方法，其特征在于，所述被动元件设置于所述基板的内部或外部。
19.根据权利要求16所述的制备方法，其特征在于，所述被动元件设置于所述基板的外部，且所述一体成型的导电连接件由金属化方法形成。
20.根据权利要求16-19任一项所述的制备方法，其特征在于，所述被动元件包括电感；所述功率器件包括芯片。
CN201910800132.5A 2019-01-07 2019-08-28 电源模块及其制备方法 Active CN111415925B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/729,472 US11316438B2 (en) 2019-01-07 2019-12-29 Power supply module and manufacture method for same
US16/729,473 US11063525B2 (en) 2019-01-07 2019-12-29 Power supply module and manufacture method for same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2019100130879 2019-01-07
CN201910013087 2019-01-07

Publications (2)

Publication Number Publication Date
CN111415925A true CN111415925A (zh) 2020-07-14
CN111415925B CN111415925B (zh) 2023-01-24

Family

ID=71490839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910800132.5A Active CN111415925B (zh) 2019-01-07 2019-08-28 电源模块及其制备方法

Country Status (1)

Country Link
CN (1) CN111415925B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284237A (zh) * 2021-12-23 2022-04-05 长电集成电路(绍兴)有限公司 具有电源管理功能的金属布线层结构及其制备方法
CN115117012A (zh) * 2022-05-09 2022-09-27 上海沛塬电子有限公司 一种表面设置有金属凸点结构的载板的制作方法及其应用

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340085A (ja) * 1998-05-28 1999-12-10 Kyocera Corp 積層セラミックコンデンサ
EP1168384A1 (de) * 2000-06-21 2002-01-02 Philips Corporate Intellectual Property GmbH Elektronisches Bauteil
JP2007171159A (ja) * 2005-11-22 2007-07-05 Matsushita Electric Works Ltd 赤外線検出器
CN101038880A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 基板的制造方法
WO2008139393A1 (en) * 2007-05-10 2008-11-20 Nxp B.V. Integration substrate with a ultra-high-density capacitor and a through-substrate via
CN101330075A (zh) * 2007-06-20 2008-12-24 乾坤科技股份有限公司 立体封装结构
CN101378049A (zh) * 2007-08-29 2009-03-04 佳邦科技股份有限公司 内埋式的多功能整合型结构及其制作方法
CN101414602A (zh) * 2007-10-17 2009-04-22 佳邦科技股份有限公司 整合保护元件的内埋式多功能整合型结构及其制作方法
CN101483381A (zh) * 2008-01-07 2009-07-15 台达电子工业股份有限公司 组合式电路及电子元件
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
CN102369790A (zh) * 2011-09-14 2012-03-07 华为技术有限公司 印刷电路板和电源模块
JP2012152104A (ja) * 2012-05-16 2012-08-09 Hitachi Automotive Systems Ltd 電力変換装置
CN103298258A (zh) * 2013-05-21 2013-09-11 华为技术有限公司 电路板及具有该电路板的电源转换装置
CN105679738A (zh) * 2016-03-24 2016-06-15 禾邦电子（中国）有限公司 片式整流元件及其生产工艺
CN107086212A (zh) * 2016-02-12 2017-08-22 商升特公司 具有集成无源部件的引线框架上的半导体器件

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340085A (ja) * 1998-05-28 1999-12-10 Kyocera Corp 積層セラミックコンデンサ
EP1168384A1 (de) * 2000-06-21 2002-01-02 Philips Corporate Intellectual Property GmbH Elektronisches Bauteil
JP2007171159A (ja) * 2005-11-22 2007-07-05 Matsushita Electric Works Ltd 赤外線検出器
CN101038880A (zh) * 2006-03-15 2007-09-19 日月光半导体制造股份有限公司 基板的制造方法
WO2008139393A1 (en) * 2007-05-10 2008-11-20 Nxp B.V. Integration substrate with a ultra-high-density capacitor and a through-substrate via
CN101330075A (zh) * 2007-06-20 2008-12-24 乾坤科技股份有限公司 立体封装结构
CN101378049A (zh) * 2007-08-29 2009-03-04 佳邦科技股份有限公司 内埋式的多功能整合型结构及其制作方法
CN101414602A (zh) * 2007-10-17 2009-04-22 佳邦科技股份有限公司 整合保护元件的内埋式多功能整合型结构及其制作方法
CN101483381A (zh) * 2008-01-07 2009-07-15 台达电子工业股份有限公司 组合式电路及电子元件
JP2009225612A (ja) * 2008-03-18 2009-10-01 Mitsubishi Electric Corp パワーモジュール
CN102369790A (zh) * 2011-09-14 2012-03-07 华为技术有限公司 印刷电路板和电源模块
JP2012152104A (ja) * 2012-05-16 2012-08-09 Hitachi Automotive Systems Ltd 電力変換装置
CN103298258A (zh) * 2013-05-21 2013-09-11 华为技术有限公司 电路板及具有该电路板的电源转换装置
CN107086212A (zh) * 2016-02-12 2017-08-22 商升特公司 具有集成无源部件的引线框架上的半导体器件
CN105679738A (zh) * 2016-03-24 2016-06-15 禾邦电子（中国）有限公司 片式整流元件及其生产工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284237A (zh) * 2021-12-23 2022-04-05 长电集成电路(绍兴)有限公司 具有电源管理功能的金属布线层结构及其制备方法
CN115117012A (zh) * 2022-05-09 2022-09-27 上海沛塬电子有限公司 一种表面设置有金属凸点结构的载板的制作方法及其应用

Also Published As

Publication number Publication date
CN111415925B (zh) 2023-01-24

Similar Documents

Publication Publication Date Title
US7646589B2 (en) Solid electrolytic capacitor with first and second anode wires
CN107046366B (zh) 电源变换器及其制备方法
TWI384739B (zh) 組合式電路及電子元件
US7450366B2 (en) Solid electrolytic capacitor
US20190157175A1 (en) Power module with lead component and manufacturing method thereof
CN112448561B (zh) 电源模块及电源模块的制备方法
CN107658270B (zh) 电源转换器用陶瓷外壳
CN104488078A (zh) 功率用半导体模块
CN111415909B (zh) 多芯片封装功率模块
CN111415925B (zh) 电源模块及其制备方法
EP1570496B1 (en) Conductive polymer device and method of manufacturing same
US20210098329A1 (en) Package assembly and method for manufacturing the same, package assembly of buck converter
CN111415908A (zh) 电源模块、芯片嵌入式封装模块及制备方法
KR20040111065A (ko) 칩형 고체 전해질 커패시터 및 그 제조 방법
US11063525B2 (en) Power supply module and manufacture method for same
CN116682799B (zh) 一种高频高功率密度模块电源、并联组合、制作方法及软硬结合组件
CN103646942B (zh) 一种应用于功率切换器电路的半导体封装结构
JP2009147338A (ja) 低インダクタンスコンデンサおよびその製造方法
CN110416200B (zh) 一种功率模块封装结构及制作方法
CN218867104U (zh) 异构封装基板和模组
CN115547850A (zh) 深槽器件背部集成的三维芯粒封装工艺及结构
CN112509783B (zh) 一种功率电感及其制备方法、系统级封装模组
US20060055501A1 (en) Conductive polymer device and method of manufacturing same
CN115050703B (zh) 功率器件封装结构及功率变换器
CN213401158U (zh) 一种5g专用基站天线小型化保护芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant