CN101141849B - 内埋电容元件结构及其制造方法 - Google Patents

内埋电容元件结构及其制造方法 Download PDF

Info

Publication number
CN101141849B
CN101141849B CN 200710164048 CN200710164048A CN101141849B CN 101141849 B CN101141849 B CN 101141849B CN 200710164048 CN200710164048 CN 200710164048 CN 200710164048 A CN200710164048 A CN 200710164048A CN 101141849 B CN101141849 B CN 101141849B
Authority
CN
China
Prior art keywords
panel
chase
conductive layer
built
capacity cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200710164048
Other languages
English (en)
Other versions
CN101141849A (zh
Inventor
王永辉
欧英德
洪志斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200710164048 priority Critical patent/CN101141849B/zh
Publication of CN101141849A publication Critical patent/CN101141849A/zh
Application granted granted Critical
Publication of CN101141849B publication Critical patent/CN101141849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明是有关于一种内埋电容元件结构及其制造方法。该内埋电容元件结构包括：介电层、第一导电层、第二导电层、第一嵌板以及第二嵌板。其中介电层具有一厚度。第一导电层位于介电层的一侧，且具有第一电性。第二导电层位于介电层上相对于第一导电层的另一侧，且具有第二电性。第一嵌板嵌设于介电层之中，与第一导电层电性连结。第二嵌板嵌设于介电层之中，与第二导电层电性连结，且与第一嵌板相距有一段距离。

Description

内埋电容元件结构及其制造方法
技术领域
本发明涉及一种封装结构及其制造方法，特别是有关于一种内埋电容元件结构及其制造方法。
背景技术
内埋电容元件结构为一种依照模组的电路特性与需求，采用多层线路板封装(Multiple Stacked Package；MSP)技术将电容以介电材料内埋于基板之中，借以取代已知的非内埋式陶瓷电容，来缩短电路布局、减少非内埋式被动元件的使用数量，以减少讯号传输距离来提升整体元件的工作性能的封装结构。
目前所已知的内埋式电容元件主要有金属/绝缘体/金属(Mental-Insulator-Mental；MIM)电容与垂直指插电容(Vertically-Interdigitated-Capacitor；VIC)两种，其中金属/绝缘体/金属电容是利用位于介电层上下两片金属来构成的电容结构，而垂直指插式电容器的结构为许多金属平板互相交错叠而成。
然而，由于电容元件的电容特性(电容值)与元件的介电材料的介电常数成正比，已知的内埋式电容元件所使用的介电材料无法如非内埋式陶瓷电容(通常为高温烧结的钛酸钡系材料)进行高温烧结，因此介电常数通常较非内埋式陶瓷电容低，因此所提供的电容特性也较非内埋式陶瓷电容差。即使透过此调整介电材料使用高分子/陶瓷粉体复合材料，内埋式电容元件的介电常数值仍比已知的分离式陶瓷电容要低。
为了改善内埋式电容元件的电容特性，上述二种电容元件皆需增加电容结构的叠层数目，不仅占据了有限的基板布线空间，又会使基板的厚度陡然增加。
由此可见，上述现有的内埋电容元件结构在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决内埋电容元件结构存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的内埋电容元件结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的内埋电容元件结构及其制造方法，能够改进一般现有的内埋电容元件结构，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的内埋电容元件结构存在的缺陷，而提供一种新型结构的内埋电容元件结构及其制造方法，所要解决的技术问题是使其可以不需要增加基板厚度即可增进内埋式电容元件的电容特性，来解决已知内埋电容元件为了增加电容特性而导致基板厚度大幅增加的问题。
本发明的一目的在于提供一种内埋电容元件结构，此内埋电容元件结构包括：介电层、第一导电层、第二导电层、第一嵌板以及第二嵌板。其中介电层具有一厚度。第一导电层位于介电层的一侧，且具有第一电性。第二导电层位于介电层上相对于第一导电层的另一侧，且具有第二电性。第一嵌板嵌设于介电层之中，与第一导电层电性连结。第二嵌板嵌设于介电层之中，与第二导电层电性连结，且与第一嵌板相距有一段距离。
前述的内埋电容元件结构，其中该第一嵌板和该第二嵌板嵌设于该介电层的长度，实质大于该厚度的一半。
前述的内埋电容元件结构，其中该第一导电层与该第一嵌板夹具有一第一夹角角度，其夹角实质大于0°小于180°。
前述的内埋电容元件结构，其中该第一夹角的角度为90°。
前述的内埋电容元件结构，其中该第二导电层与该第二嵌板夹有角度实质大于0°小于180°的一第二夹角。
前述的内埋电容元件结构，其中该第二夹角的角度为90°。
前述的内埋电容元件结构，其中该第一嵌板与该第二嵌板相互平行。
前述的内埋电容元件结构，还包括：一第三嵌板，嵌设于该介电层之中，与该第一导电层电性连结，其中该第二嵌板位于该第一嵌板与该第三嵌板之间，且三者彼此都相距有一距离；以及一第四嵌板，嵌设于该介电层之中，与该第二导电层电性连结，其中该第三嵌板位于该第二嵌板与该第四嵌板之间，且三者彼此都相距有一距离。
前述的内埋电容元件结构，其中该第一嵌板、该第二嵌板、该第三嵌板以及该第四嵌板彼此相互平行。
本发明的另一目的在于提供一种内埋电容元件结构的制造方法，此一方法包括下述步骤：
首先提供一介电层。接着图案化此介电层的第一表面，以形成第一凹沟凹设于介电层中。然后，于第一表面形成第一导电层，并填充第一凹沟。再图案化介电层的第二表面，以形成第二凹沟凹设于介电层中，其中第二表面相对于第一表面，且第一凹沟与第二凹沟相距有一段距离。接着再于第二表面形成第二导电层，并填充第二凹沟。
本发明的又一目的在于提供一种内埋电容元件结构的制造方法，此方法包括下述步骤：首先提供一核心层(Core Layer)，其中核心层包含有一基材、第一导电层位于该基材的一侧以及第二导电层位于基材相对第一导电层的另一侧。接着，于第一导电层上形成一第一凹沟，并使第一凹沟凹设于基材之中，其中该第一凹沟的深度小于该基材的厚度。然后，在第二导电层上形成第二凹沟，并使第二凹沟凹设于基材之中，且第一凹沟与第二凹沟相距有一段距离，其中该第二凹沟的深度小于该基材的厚度。再以导电材料填充第一凹沟和第二凹沟。
本发明的再一目的在于提供一种内埋电容元件结构的制造方法，此方法包括下述步骤：首先提供一覆铜膜树脂(Resin Clad Copper；RCC)层，其中此覆铜膜树脂层包括一基材以及位于该基材一侧的铜膜。接着，于铜膜上形成第一凹沟，并使第一凹沟凹设于基材之中，其中该第一凹沟的深度小于该基材的厚度。再以导电材料填充第一凹沟。然后于基材相对于铜膜的一侧形成第二凹沟凹设于基材之中，且第一凹沟与第二凹沟相距有一段距离，其中该第二凹沟的深度小于该基材的厚度。再于基材相对于铜膜的一侧形成第二导电层，并填充该第二凹沟。
借由上述技术方案，本发明的一较佳实施例，分别填充导电材料于介电层相对应两侧的凹沟中，以形成彼此相对的导电嵌板嵌设于介电层中，借由两个各自带有相异电性的导电嵌板，以及夹于两导电嵌板之间的介电层即可形成一个内埋电容元件结构。采用此一内埋电容元件结构，即使增加嵌板的数目，亦不会使内埋电容元件结构的叠层数目增加。具有不会使内埋电容元件结构的厚度增加的优点，解决已知技术为了增进电容元件的工作效能，而必须大幅增加内埋电容元件结构厚度的问题。同时又能缩短封装结构中的电路布局，节省布线空间，并减少讯号传输距离。
综上所述，本发明特殊结构的内埋电容元件结构及其制造方法，其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的内埋电容元件结构具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是根据本发明的较佳实施例所绘示的一种内埋电容元件结构100。
图1是根据本发明的较佳实施例所绘示的一种内埋电容元件结构100。
图2是根据本发明的较佳实施例所绘示的一种具有内埋电容元件结构100的夹层电路板200的封装结构剖面图。
图3是根据本发明的另一较佳实施例所绘示的一种具有内埋电容元件结构100的多层线路板封装体300结构剖面图。
图4A至图4D是根据本发明的一个较佳实施例所绘的一种制造内埋电容元件结构400的一列制程剖面图。
图5A至图5D是根据本发明的一个较佳实施例所绘的另一种制造内埋电容元件结构500的一列制程剖面图。
图6A至图6D是根据本发明的一个较佳实施例所绘的又一种制造内埋电容元件结构600的一列制程剖面图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的内埋电容元件结构及其制造方法其具体实施方式、结构、特征及其功效，详细说明如后。
请参照图1，是根据本发明的较佳实施例所绘示的一种内埋电容元件结构100。此内埋电容元件结构100包括：介电层102、第一导电层104、第二导电层106、第一嵌板108以及第二嵌板110。其中介电层102具有一厚度d。在本发明的较佳实施例之中，的介电层102可以是覆铜膜树脂层中的树脂基材。但在其他较佳实施例中，介电层102是夹层电路板(interlayercircuit board)中的核心介电层。
第一导电层104位于介电层102的一侧，且具有第一电性。在本发明的较佳实施例之中，第一导电层104覆盖于覆铜膜树脂层(Resin CladCopper；RCC)上的图案化铜膜。但在其他较佳实施例中，第一导电层104也可以是覆盖于夹层电路板的核心层上的导电电路层。
第二导电层106位于介电层102上相对于第一导电层104的另一侧的导电电路层，且具有第二电性。
第一嵌板108嵌设于介电层102之中，与第一导电层104电性连结。第二嵌板110嵌设于介电层102之中，与第二导电层106电性连结，且第二嵌板110与第一嵌板108相距有一段距离。
在本发明的较佳实施例之中，第一嵌板108和第二嵌板110嵌设于介电层102中的长度，实质大于介电层102的厚度的一半。且第一导电层104与第一嵌板108夹有第一夹角A1，其角度实质大于0°小于180°。第一角度A1较佳为90°；第二导电层106与第二嵌板110夹有第二夹角A2，其角度实质大于0°小于180°。第二夹角A2较佳为90°，故第一嵌板108与第二嵌板110较佳相互平行。
在实际应用上，为了增加内埋电容元件结构100的电容特性，则必须在介电层102中增加嵌板的数量与密度，因此在本发明的较佳实施例之中，内埋电容元件结构100还包括有嵌设于该介电层之中的第三嵌板112和第四嵌板114。
其中，第三嵌板112嵌设于介电层102，与第一导电层104电性连结；第二嵌板110位于第一嵌板108与第三嵌板112之间，且三者彼此都相距有一段距离。第四嵌板114则嵌设于介电层102之中，与第二导电层106电性连结，其中第三嵌112板位于第二嵌板110与第四嵌板114之间，且三者彼此都相距有一段距离。
第三嵌板112和第四嵌板114嵌设于介电层102中的长度实质大于介电层102的厚度d的一半。且第一导电层104与第三嵌板112夹有第三夹角A3，其角度实质大于0°小于180°。第三夹角A3较佳为90°；第二导电层106与第四嵌板114夹有第四夹角A4，其角度实质大于0°小于180°。第四夹角A4较佳为90°，故第一嵌板108与第二嵌板110第三嵌板112以及第四嵌板114较佳相互平行。
请参照图2，是根据本发明的较佳实施例所绘示的一种具有内埋电容元件结构100的夹层电路板200的封装结构剖面图。在本实施例之中，内埋电容元件结构100可以用来作为夹层电路板200中的核心层。核心层中的第一导电层104与第二导电层106上分别覆盖有第二介电层201以及第三介电层203，且第一导电层104与第二导电层106借由贯穿介电层102以及第二介电层201的内连线205相互导通。
在本实施例之中，第二介电层201以及第三介电层203由防焊层(solder mask)所构成；但在其他实施例中，第二介电层201以及第三介电层203由介电材质所组成的上下压合层。借由形成于第二介电层201上的盲孔，例如盲孔207，可使第一导电层104用以与外部的电子元件(例如晶粒211)电性连接的区域裸露出来。且第一导电层104裸露的部分以及内连线205上方还分别覆盖有一层金属覆盖层216，可作为后续打线208或倒装芯片制程与外部的电子元件(例如晶粒211)电性连结的焊垫(Pad)。
请参照图3，是根据本发明的另一较佳实施例所绘示的一种具有内埋电容元件结构100的多层线路板封装体300结构剖面图。在本实施例中，多层线路板封装体300由多个核心基板330以及多层介电层340所层压而成。其中内埋电容元件结构100也可以作为多层线路板封装体300中的其中一层压板(Laminated Layer)。
请参照图4A至图4D，是图根据本发明的一个较佳实施例所绘的一种制造内埋电容元件结构400的一列制程剖面图。形成内埋电容元件结构500的制程包括下述步骤：
首先提供一介电层402。接着图案化此介电层402的第一表面402a，以形成第一凹沟409a(请参照图4A)。然后，于第一表面402a上形成第一导电层404，并填充第一凹沟409a(请参照图4B)。再图案化介电层402的第二表面402b，以形成第二凹沟409b，其中第二表面402b相对于第一表面402a，且第一凹沟409a与第二凹沟402b相距有一段距离(请参照图4C)。接着再于第二表面402b形成第二导电层406，并填充第二凹沟409b。
请参照图5A至图5D，是根据本发明的一个较佳实施例所绘的另一种制造内埋电容元件结构500的一列制程剖面图。形成内埋电容元件结构500的制程包括下述步骤：
首先提供一核心层52，其中核心层包含有由介电材质所构成的基材502、位于基材502的一侧的第一导电层504，以及位于介电层基材502相对于第一导电层504的另一侧的第二导电层506(请参照图5A)。接着，于第一导电层504上形成第一凹沟509a，并使第一凹沟509a凹设于介电层基材502之中(请参照图5B)。然后，在第二导电层506上形成第二凹沟509b，并使第二凹沟509b凹设于基材502之中，且第一凹沟509a与第二凹沟509b相距有一段距离(请参照图5C)。再以导电材料填充第一凹沟509a和第二凹沟509b，以形成第一嵌板508以及第二嵌板510(请参照图5D)。
请参照图6A至图6D，是根据本发明的一个较佳实施例所绘的又一种制造内埋电容元件结构600的一列制程剖面图。形成内埋电容元件结构600的制程包括下述步骤：
首先提供一覆铜膜树脂层62，其中此覆铜膜树脂层62包括一树脂基材602以及位于该基材一侧的铜膜604。接着，于铜膜604上形成第一凹沟609a，并使第一凹沟609a凹设于树脂基材602之中(请参照图6A)。再以导电材料填充第一凹沟，以形成第一嵌板608(请参照图6B)。然后于树脂基材602相对于铜膜604的一侧形成第二凹沟609b凹设于基材之中，且第一凹沟609a与第二凹沟609b相距有一段距离(请参照地图6C)。再于树脂基材602上相对于铜膜604的一侧形成第二导电层606，并同时填充该第二凹沟609b，以形成第二嵌板610(请参照图6D)。
根据本发明的一较佳实施例，本发明的技术特征采用分别形成于介电层(基材)相对两侧的凹沟来填充导电材料，以形成彼此相对应的导电嵌板嵌设于介电层之中，两嵌板再各自与第一导电层和第二导电层相互导通。借由两个各自带有相异电性的导电嵌板，以及夹于两导电嵌板之间的介电层即可形成一个内埋电容元件结构。
由于两个嵌板直接嵌设于单一介电层之中，因此即使为了增进内埋电容元件的电容特性，而增加嵌板数量或密度，也不需要增加介电层的叠层数量，造成封装体厚度大幅增加。
因此应用上述的实施例，不仅可缩短封装体的电路布局并减少讯号传输距节省布线空间，具有不会使封装体的厚度增加的优点，可以解决已知内埋电容元件为了增进工作效能而必须大幅增加基板厚度的问题。另外由于形成埋入电容元件的单一电性嵌板皆形成于介电层的同一侧，可借由单一制程来进行制备，因此相较于已知内埋电容元件结构相对单纯，故亦可减少制程步骤降低制程成本。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1.一种内埋电容元件结构，其特征在于包括：
一介电层，具有一厚度；
一第一导电层，位于该介电层的一侧，其中该第一导电层具有一第一电性；
一第二导电层，位于该介电层上相对于该第一导电层的另一侧，其中该第二导电层具有一第二电性；
一第一嵌板，嵌设于该介电层之中，与该第一导电层电性连结；
一第二嵌板，嵌设于该介电层之中，与该第二导电层电性连结，且与该第一嵌板相距有一距离，
一第三嵌板，嵌设于该介电层之中，与该第一导电层电性连结，其中该第二嵌板位于该第一嵌板与该第三嵌板之间，且三者彼此都相距有一距离；以及
一第四嵌板，嵌设于该介电层之中，与该第二导电层电性连结，其中该第三嵌板位于该第二嵌板与该第四嵌板之间，且三者彼此都相距有一距离。
2.如权利要求1所述的内埋电容元件结构，其特征在于所述的第一嵌板和该第二嵌板嵌设于该介电层的长度，大于该厚度的一半。
3.如权利要求1所述的内埋电容元件结构，其特征在于所述的第一导电层与该第一嵌板夹具有一第一夹角角度，其夹角大于0°小于180°。
4.如权利要求3所述的内埋电容元件结构，其特征在于所述的第一夹角的角度为90°。
5.如权利要求1所述的内埋电容元件结构，其特征在于所述的第二导电层与该第二嵌板夹有角度大于0°小于180°的一第二夹角。
6.如权利要求5所述的内埋电容元件结构，其特征在于所述的第二夹角的角度为90°。
7.如权利要求1所述的内埋电容元件结构，其特征在于所述的第一嵌板与该第二嵌板相互平行。
8.如权利要求1所述的内埋电容元件结构，其特征在于所述的第一嵌板、该第二嵌板、该第三嵌板以及该第四嵌板彼此相互平行。
9.一种内埋电容元件结构的制造方法，其特征在于包括：
提供一介电层；
图案化该介电层的一第一表面，以形成一第一凹沟凹设于该介电层中；
于该第一表面形成一第一导电层，并填充该第一凹沟；
图案化该介电层的一第二表面，以形成一第二凹沟凹设于该介电层中，其中该第二表面相对于该第一表面，且该第一凹沟与该第二凹沟相距有一距离；以及
于该第二表面形成一第二导电层，并填充该第二凹沟。
10.一种内埋电容元件结构的制造方法，其特征在于所述的包括：
提供一核心层，其中该核心层包括：
一基材；
一第一导电层位于该基材的一侧；及
一第二导电层位于该基材相对于该第一导电层的另一侧；
于该第一导电层上形成一第一凹沟，并使该第一凹沟凹设于该基材之中，其中该第一凹沟的深度小于该基材的厚度；
于该第二导电层上形成一第二凹沟，并使该第二凹沟凹设于该基材之中，且该第一凹沟与该第二凹沟相距有一距离，其中该第二凹沟的深度小于该基材的厚度；以及
以一导电材料填充该第一凹沟和该第二凹沟。
11.一种内埋电容元件结构的制造方法，其特征在于所述的包括：
提供一覆铜膜树脂层，其中该覆铜膜树脂层包括一基材以及一铜膜位于该基材的一侧；
于该铜膜上形成一第一凹沟，并使该第一凹沟凹设于该基材之中，其中该第一凹沟的深度小于该基材的厚度；
以一导电材料填充该第一凹沟；
于该基材相对于该铜膜的一侧形成一第二凹沟凹设于该基材之中，且该第一凹沟与该第二凹沟相距有一距离，其中该第二凹沟的深度小于该基材的厚度；以及
于该基材相对于该铜膜的一侧形成一第二导电层，并填充该第二凹沟。
CN 200710164048 2007-10-11 2007-10-11 内埋电容元件结构及其制造方法 Active CN101141849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710164048 CN101141849B (zh) 2007-10-11 2007-10-11 内埋电容元件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710164048 CN101141849B (zh) 2007-10-11 2007-10-11 内埋电容元件结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101141849A CN101141849A (zh) 2008-03-12
CN101141849B true CN101141849B (zh) 2010-06-09

Family

ID=39193509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710164048 Active CN101141849B (zh) 2007-10-11 2007-10-11 内埋电容元件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101141849B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737834B (zh) * 2011-04-11 2015-06-24 佳邦科技股份有限公司 具有内埋式电极的导电结构、固态电容及其制作方法
TWI510152B (zh) * 2013-07-10 2015-11-21 Ind Tech Res Inst 內藏電容模組
US10575374B2 (en) * 2018-03-09 2020-02-25 Ledengin, Inc. Package for flip-chip LEDs with close spacing of LED chips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735320A (zh) * 2004-08-11 2006-02-15 健鼎科技股份有限公司 在印刷电路板上制造嵌入式电容的方法及印刷电路板
US7136274B2 (en) * 2004-10-28 2006-11-14 Motorola, Inc. Embedded multilayer printed circuit
CN101014230A (zh) * 2006-02-01 2007-08-08 三星电机株式会社 用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1735320A (zh) * 2004-08-11 2006-02-15 健鼎科技股份有限公司 在印刷电路板上制造嵌入式电容的方法及印刷电路板
US7136274B2 (en) * 2004-10-28 2006-11-14 Motorola, Inc. Embedded multilayer printed circuit
CN101014230A (zh) * 2006-02-01 2007-08-08 三星电机株式会社 用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法

Also Published As

Publication number Publication date
CN101141849A (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
CN100565735C (zh) 固态电解电容器和传输线器件及其制法、复合电子元件
TWI321970B (en) Package stucture with embedded capacitor and applications thereof
CN103906372B (zh) 具有内埋元件的电路板及其制作方法
CN104332412A (zh) 封装基板、封装结构以及封装基板的制作方法
CN100459077C (zh) 基板的制造方法
CN104681531B (zh) 封装基板及其制法
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
CN103456703A (zh) 半导体封装件及其制法
CN105514093A (zh) 基于硅通孔技术的半导体电容器及其制造方法、封装结构
CN105514053B (zh) 半导体封装件及其制法
CN101141849B (zh) 内埋电容元件结构及其制造方法
CN100565734C (zh) 具有用导电聚合物分隔的铝电极的叠层电容器
CN202406391U (zh) 一种内埋置电容器的印刷电路板
CN103889165B (zh) 具有内埋元件的电路板及其制作方法
JP2007088461A5 (zh)
CN102024565B (zh) 电容结构
CN104051405A (zh) 嵌埋有电子组件的线路板结构及其制法
CN204425772U (zh) 多层基板
CN104681532A (zh) 半导体封装件及其制法
CN206650056U (zh) 双面载放零件的电子芯片模块
CN106341945B (zh) 一种柔性线路板及其制作方法
CN101038881A (zh) 一种基板的制造方法
CN102543428A (zh) 陶瓷电容
CN108550531B (zh) 封装基板的制造方法
CN2922382Y (zh) 一种表面安装的印制电路板电路模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant