CN101014230A - 用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法 - Google Patents

用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法 Download PDF

Info

Publication number
CN101014230A
CN101014230A CNA200710003118XA CN200710003118A CN101014230A CN 101014230 A CN101014230 A CN 101014230A CN A200710003118X A CNA200710003118X A CN A200710003118XA CN 200710003118 A CN200710003118 A CN 200710003118A CN 101014230 A CN101014230 A CN 101014230A
Authority
CN
China
Prior art keywords
dielectric layer
insulating barrier
upper electrode
top surface
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710003118XA
Other languages
English (en)
Other versions
CN100518446C (zh
Inventor
郑炯美
郑栗教
康蓥同
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101014230A publication Critical patent/CN101014230A/zh
Application granted granted Critical
Publication of CN100518446C publication Critical patent/CN100518446C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)

Abstract

在一种用于制造具有嵌入其间的薄膜电容器的印刷电路板的方法中，通过第一掩模溅射导电金属以形成下部电极。通过第二掩模溅射介电材料以形成介电层。通过第三掩模溅射导电金属以形成上部电极。在其中形成有上部电极的层积本体上层积绝缘层，并且从该绝缘层的顶表面至下部电极的顶表面以及从绝缘层的顶表面至形成在基板上的上部电极的顶表面穿过过孔。而且，对其中形成有过孔的层积本体进行电解镀和化学镀。

Description

用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法
相关申请交叉参考
本发明要求2006年2月1日向韩国知识产权局提出的韩国专利申请No.2006-09830的优先权，其公开内容整体结合于此作为参考。
技术领域
本发明涉及一种用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法，更具体地说，在该方法中可通过溅射形成用于电容器的金属电极和介电薄膜。
背景技术
近来，电子产品的小型、高性能、和高频率的趋势产生了一种用于将无源器件嵌入印刷电路板(PCB)的技术。此项技术使得能够嵌入占电路板表面面积至少50％的无源器件。这里，电容器占该无源器件的至少50％。因此，这促成了在设计上具有更大灵活性的且需要较少焊点(solder joint)的较小型的产品。这增强了产品的可靠性并降低了产品的噪声。而且，这还缩短了连接路径，从而有效地降低电感。
特别地，当被采用时，去耦电容器(decoupling capacitor)位于集成电路的附近以消除由电源电压供应和切换引起的噪声。这里，由于较高速的IC芯片，去耦电容器需要高得多的电容和较低的等效串联电感(ESL)。而且，具有较小感应系数的低感应芯片电容器(low inductance chip capacitor，LICC)用于表面安装器件(SMD)以使感应减低至大约300pH。
当要成为被嵌入的电容器时，通常，嵌入的去耦电容器由两片Cu箔(导电层)以及介于其间的预浸料(prepreg)类型绝缘层构成。这里，被嵌入电容器具有0.77nF/cm2(大约20nF/in2)的低电容密度，因此在其使用(树脂类型)中遇到障碍。其中，在努力开发用于增加电容密度的材料的过程中，在绝缘层的树脂中散布填料(filler)以降低其厚度。这里，电容器具有3.1nF/cm2(大约20nF/in2)的电容密度(复合材料类型)。但是，被嵌入的电容器在每单位面积的电容密度仍然很低，因此具有有限的可利用性。
美国专利No.US5,261,153和No.US6,541,137中公开了如上所述的传统嵌入电容器。具体地，该文献讲授了通过层积导电箔和可与之交替的未固化介电片来制造具有嵌入其中的电容器的印刷电路板的方法。而且，该文献公开了一种使用铁电物质的高温薄膜嵌入电容器。更具体地说，该文献提出了一种阻挡层，其用于防止导电层由于400℃至800℃的高温热处理而氧化。
但在传统的嵌入电容器中，薄膜形成在作为RCC类型的电极上并通过热处理而晶化，以便赋予电容器产品特定的介电常数。因而这些材料用在了PCB工艺中。但是，在400℃至800℃高温下受到热处理的材料无法被成形在含树脂的PCB上。此外，传统被嵌入电容器具有的问题在于由于电极的氧化以及收缩/膨胀造成的对齐问题。而且，传统嵌入电容器的分离制造还造成了其它问题。
这就需要发展一种工艺，在该工艺中有具有足够介电特性的嵌入其中的薄膜电容器的印刷电路板可直接适用于PCB加工。即，在该PCB加工中，由于PCB的有机材料易受温度的影响，应在200℃或更低的低温下制造薄膜电容器。而且，应该研发一种工艺来克服这样的问题，如在典型的光刻或蚀刻过程中出现的由蚀刻液(enchant)引起的氧化或腐蚀。
因此，近期已经致力于通过在室温下使用介电薄膜，在PCB加工中直接制造薄膜电容器。但是，这些努力伴随着与低温下具有介电特性的介电材料的开发、介电质的图案(pattering)、以及不同材料的连接(boning)等方面的发展有关的很多技术问题。
发明内容
本发明已经解决了现有技术中的上述问题，因此本发明的一个方面是提供一种用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法，该方法不存在成排加工中的不同材料之间的接合问题，并且该方法在加工期间仅遭受对介电层的最小的损害。
根据本发明的一个方面，该制造方法包括：
通过第一掩模在聚合物基板上溅射导电金属，以形成用于电容的下部电极；
通过第二掩模在下部电极上溅射介电材料，以形成包围下部电极的一部分及其一端的介电层；
通过第三掩模在介电层上以及在其中介电层邻接基板的部分上溅射导电金属，以形成用于电容器的上部电极；
在其间形成有上部电极的层积本体上层积绝缘层，并从绝缘层的顶表面至下部电极的顶表面以及从绝缘层的顶表面至形成在基板上的上部电极的顶表面穿透过孔；以及
对其间形成有过孔的层积本体进行电解镀及化学镀。
根据本发明的另一方面，该制造方法包括：
在覆铜箔层压板的预定部分中形成通孔，并使通孔镀层；
在覆铜箔层压板的至少一侧上层积第一绝缘层，在第一绝缘层的预定部分中形成过孔并使过孔镀层；
通过第一掩模在第一绝缘层上溅射导电金属，以形成用于电容器的下部电极；
通过第二掩模在下部电极上溅射介电材料，以形成包围下部电极一部分及其一端的介电层；
通过第三掩模在介电层上以及在其中介电层邻接第一绝缘层的部分上溅射导电金属，以形成用于电容器的上部电极；
在其中形成有上部电极的层积本体上层积第二绝缘层，并从第二绝缘层的顶表面至下部电极的顶表面以及从第二绝缘层的顶表面至形成在第一绝缘层上的上部电极的顶表面穿透过孔；以及
对其间形成有过孔的层积本体进行电解镀及化学镀。
附图说明
通过以下结合附图的详细描述，本发明的上述和其它目的、特征和其他优点将变得更好理解，附图中：
图1示出了根据本发明实施例的用于制造具有嵌入其间的薄膜电容器的印刷电路板的方法；
图2a至图2h示出了根据本发明另一实施例的用于制造具有嵌入其间的薄膜电容器的印刷电路板的方法；
图3是示出了相对于根据本发明制造的电容器的频率的电容密度及损耗的曲线图；
图4是示出了相对于根据本发明制造的电容器的温度变化的电容密度变化的曲线图。
具体实施方式
现在参照附图将详细描述本发明的示例性实施例。
图1示出了根据本发明实施例的用于制造具有嵌入其间的薄膜电容器的印刷电路板的方法。
如图1(a)所示，根据本发明，用于电容器的第一下部电极120形成在聚合物基板110上。这里，为了形成下部电极120，在200℃或更低的温度下通过第一掩模溅射导电金属。
用于下部电极的导电金属优选地包括选自以下组成的组中的一种：Cu、Ni、Al、Pt、Pd、Ta、Au、和Ag，但本发明不限于此。
更具体地说，下部电极120具有100nm至500nm的厚度。
接着，根据本发明，如图1(b)所示，在200℃或更低的温度下通过第二掩模在下部电极120上溅射介电材料，以形成包围下部电极的一部分及其一端的介电层130。即，在形成用于根据本发明的电容器的介电层的过程中，通过第二掩模溅射介电材料以覆盖下部电极120的顶表面的一部分及其一端。为了易于在后续加工中形成过孔(via hole)，在如上所述的下部电极12的顶表面的一些其它部分上不沉积介电层。这里，过孔将下部电极120传导至另一外部导电层(未示出)。而且，根据本发明，沉积介电层130来覆盖下部电极120的一端。这杜绝了后续加工中的形成上部电极的过程中可能发生的上部与下部电极之间的短路。
其中，期望地，介电层130是在200℃低温下具有介电常数的顺电薄膜(paraelectric film)。优选地，介电层130由在低温下具有介电常数的BiZnNb的非晶体金属氧化物制成。更优选地，介电层130由具有以BixZnyNbzO7(其中，1.3＜x＜2.0，0.8＜y＜1.5，1.4＜z＜1.6)表示的化合物的金属氧化物制成。更优选地，介电层130由具有以Bi2O3-ZnO-Nb2O5表示的化合物的金属氧化物制成。
而且，介电层130可由选自以下组成的组中的一种构成：TiO2、Bi2O3、ZnO、Nb2O5、PbO、CuO、和Ta2O5。更优选地，介电层130具有50nm至1μm的厚度。
而且，如图1(c)所示，通过第三掩模在介电层130上以及在其中介电层邻接基板110的部分上溅射导电金属，以形成用于电容器的上部电极150。即，上部电极150不仅形成在介电层130的顶表面上还形成在其中介电层130邻接基板110的部分上。这使得后续加工中过孔的形成更容易，该过孔将上部电极150电传导至导电层图案。这里，用于上部电极的导电金属具有与用于下部电极的导电金属相同的组分。而且，上部电极具有的厚度与下部电极的厚度相同。
之后，如图1(d)所示，诸如味之素组成薄膜(Ajinomoto Build-upFilm，ABF)的绝缘层170层积在其中形成有上部电极150的层积本体(stack body)上。接着，如图1(e)所示，从绝缘层的顶表面至下部电极120的顶表面以及从绝缘层的顶表面至形成在基板110上的上部电极150的顶表面穿过过孔180。可以机械加工出过孔180或通过CO2激光装置而形成。
进而，根据本发明，如图1(f)所示，对具有形成在其绝缘层170中的过孔180的层积本体进行化学(electroless)镀，并在其上施加干膜。通过图案化、电解镀、和快速蚀刻，在绝缘层170上形成金属导电图案190a和190b。这产生了具有嵌入其间的薄膜电容器的印刷电路板100。在这期间，过孔180通过电解镀和化学镀这样的过程而呈现出了导电性，从而下部电极120连接至金属导电层图案190b并且上部电极150连接至金属导电层图案190a。
图2是示出了根据本发明另一实施例的用于制造印刷电路板的方法的示意图。
如图2(a)所示，根据本发明，首先，在覆铜箔层压板(CCL)213的预定部分中形成通孔213，并对通孔电镀。即，在CCL 210的表面上施加干膜以形成图案，接着机械加工干膜以形成通孔。进而，对其间形成有通孔的CCL 210进行化学镀或电解镀以使通孔213电镀。
而且，可选地，如图2(b)所示，具有预定图案的铜箔215可形成在CCL 210上。为了获得铜箔215，可通过普通光刻法对CCL 213进行蚀刻。
接着，如图2(c)所示，诸如ABF的第一绝缘层230层积在其中形成有镀层通孔的CCL的至少一个表面上。接着，在第一绝缘层230的预定部分中形成过孔235并对过孔进行镀层。在过孔和绝缘层上沉积金属层，并且在其上施加干膜以形成图案。接着进行蚀刻以便于图案化该金属层。
其后，如图2(d)所示，通过第一掩模在其中形成有镀层过孔的绝缘层上溅射导电金属，以形成用于电容器的下部电极250。这里，根据本发明，在200℃或更低的温度下通过第一掩模溅射导电金属以形成下部电极。下部电极250优选地由选自以下组成的组中的一种制成：Cu、Ni、Al、Pt、Pd、Ta、Au、Ag，但本发明不限于此。
更具体地说，下部电极250具有100nm至500nm的厚度。
接着，根据本发明，如图2(e)所示，在200℃或以下的温度下通过第二掩模在下部电极259上溅射介电材料以形成包围下部电极的一部分及其一端的介电层260。即，在形成用于电容器的介电层的过程中，为了上述的具体原因，通过第二掩模溅射介电材料以覆盖下部电极25的顶表面的一部分及其一端。
在本发明中，介电层260优选地由在低温下具有介电常数的BiZnNb的非晶体金属氧化物制成。更优选地，介电层260由具有以BixZnyNbzO7(其中，1.3＜x＜2.0，0.8＜y＜1.5，1.4＜z＜1.6)表示的化合物的金属氧化物制成。更优选地，介电层260由具有以Bi2O3-ZnO-Nb2O5表示的化合物的金属氧化物制成。而且，介电层260可由选自以下组成的组中的一种构成：TiO2、Bi2O3、ZnO、Nb2O5、PbO、CuO、和Ta2O5。更优选地，介电层260具有50nm至1μm的厚度。
而且，根据本发明，如图2(f)所示，通过第三掩模在介电层260上以及在其中介电层邻接第一绝缘层230的部分上溅射导电金属，以形成用于电容器的上部电极270。即，根据本发明，上部电极270不仅形成在介电层250的顶表面上还形成在其中介电层邻接第一绝缘层230的部分上。这使得后续加工中过孔的形成更容易，该过孔用来将上部电极270和导电层图案导通。这里，用于上部电极的导电金属具有与用于下部电极的导电金属相同的组成。上部电极具有的厚度与下部电极的厚度相同。
进而，如图2(g)所示，第二绝缘层280层积在其中形成有上部电极270的层积本体上。接着，从第一绝缘层230的顶表面至下部电极的顶表面以及从第一绝缘层230的顶表面至形成在第一绝缘层230上的上部电极270的顶表面穿过过孔285。可以机械加工出过孔285或通过CO2激光装置而形成。
接着，如图2(f)所示，对具有形成在其第二绝缘层280中的过孔285的层积本体进行化学镀，并在其上施加干膜。接着，通过图案化、电解镀、和快速蚀刻(flash etching)，在第二绝缘层280上形成金属导电图案290a和290b。这里，这样的化学镀和电解镀使得过孔285呈现了导电性，从而下部电极250连接至金属导电层图案290b而上部电极270连接至金属导电层图案290a。
之后，在外部金属焊盘上镀金并在其上还涂覆阻焊剂(solderresist，SR)，以产生具有嵌入其间的薄膜电容器的印刷电路板200。
如上所述，根据本发明，在PCB加工中，在200℃或以下的温度下，在有机基板上进行溅射。即，采用无需光刻或蚀刻的相同工艺来形成用于电容器的下部电极以及介电层和上部电极。这有效地克服了传统工艺中的污染及杂质引起的接合强度方面的问题。
通过以下的优选实施例将详细解释本发明。
实例
准备其两表面上附有铜箔的CCL。在CCL的表面上施加干膜以形成图案。接着，在CCL的预定部分中穿过通孔并接着对其进行化学镀和电解镀。进而，由味之素组成薄膜(ABF)制成的绝缘层设置于其中形成有镀层通孔的层积本体的两个表面上，并通过CO2激光装置在绝缘层中形成过孔。之后，对过孔进行化学镀和电解镀。通过掩模在绝缘层上溅射Cu以形成用于电容器的下部电极。接着，通过溅射形成BZN基的介电层和Cu上部电极。这里，在室温以及10-6Torr的底压(base pressure)下，为时一小时地沉积Cu至500nm的厚度。BZN介电层具有300nm的厚度。
接着在其中形成有上部电极的层积本体上层积ABF，并在其间穿过过孔。接着，通过化学镀和电解镀在过孔和层积本体上形成金属层。在金属层上施加干膜以形成图案，并进行蚀刻以图案化金属层。之后，在金属层的露出部分上进行Au涂覆，并在绝缘层上进行阻焊剂(SR)涂覆，以生产印刷电路板。
对于嵌入在如上所述制造的基板中的薄膜电容器的电学特性进行测量，图3和4中示出了其结果。
图3是示出了根据由本发明制造的电容器的频率的电容密度和损耗的曲线图。图4是示出了根据由本发明制造的电容器的温度变化的电容密度的变化的曲线图。
参照图4，根据本发明制造的电容器在-125℃至55℃温度下表现出了±5％的电容允许误差。特别地，在-60℃至90℃温度下，电容允许误差被标示为±5％。这证实了本发明电容器的出众性能。
如上所述，根据本发明示例性实施例，通过PCB成排工艺(in-line process)中的溅射而形成用于电容器的下部电极、介电层、和上部电极。这消除了根据传统镀层工艺形成下部电极的过程中可能发生的表面粗糙或清洁的问题。而且，本发明不采用光刻和蚀刻，从而使对介电薄膜的损害最小。此外，本发明在不使用分离图案(separate patterning)工艺的情况下生产电容器，从而有效地解决了由杂质造成的不同界面间的弱接合强度的问题。
虽然结合优选实施例已经描述了本发明，但是对于本领域技术人员很显然的是，在不背离由所附权利要求限定的本发明精神和范围的前提下可以进行各种更改和替换。

Claims (14)

1.一种用于制造具有嵌入其间的薄膜电容器的印刷电路板的方法，所述方法包括：
通过第一掩模在聚合物基板上溅射导电金属，以形成用于电容器的下部电极；
通过第二掩模在所述下部电极上溅射介电材料，以形成包围所述下部电极的一部分及其一端的介电层；
通过第三掩模在所述介电层上以及所述介电层邻接所述基板的部分上溅射所述导电金属，以形成用于所述电容器的上部电极；
在其中形成有所述上部电极的层积本体上积层绝缘层，并从所述绝缘层的顶表面至所述下部电极的顶表面以及从所述绝缘层的所述顶表面至形成在所述基板上的所述上部电极的顶表面穿过过孔；以及
对其间形成有所述过孔的所述层积本体进行电解镀和化学镀。
2.根据权利要求1所述的方法，其中，所述下部和上部电极包含选自以下组成的组中的一种：Cu、Ni、Al、Pt、Pd、Ta、Au、和Ag。
3.根据权利要求1所述的方法，其中，所述下部和上部电极中的每个具有100nm至500nm的厚度。
4.根据权利要求1所述的方法，其中，所述介电层包含BiZnNb的非晶体金属氧化物。
5.根据权利要求4所述的方法，其中，所述介电层包含具有以BixZnyNbzO7表示的化合物的金属氧化物，其中，1.3＜x＜2.0，0.8＜y＜1.5以及1.4＜z＜1.6。
6.根据权利要求5所述的方法，其中，所述介电层包含具有以Bi2O3-ZnO-Nb2O5表示的化合物的金属氧化物。
7.根据权利要求1所述的方法，其中，所述介电层具有50nm至1μm的厚度。
8.一种用于制造具有嵌入其间的薄膜电容器的印刷电路板的方法，所述方法包括：
在覆铜箔层压板的预定部分中形成通孔并使所述通孔电镀；
在所述覆铜箔层压板的至少一侧上层积第一绝缘层，在所述第一绝缘层的预定部分中形成过孔并使所述过孔镀层；
通过第一掩模在所述第一绝缘层上溅射导电金属以形成用于电容器的下部电极；
通过第二掩模在所述下部电极上溅射介电材料以形成包围所述下部电极的一部分及其一端的介电层；
通过第三掩模在所述介电层上以及在所述介电层邻接所述第一绝缘层的部分上溅射所述导电金属，以形成用于所述电容器的上部电极；
在其间形成有所述上部电极的层积本体上层积第二绝缘层，并且从所述第二绝缘层的顶表面至所述下部电极的顶表面以及从所述第二绝缘层的所述顶表面至形成在所述第一绝缘层上的所述上部电极的顶表面穿过过孔；以及
对其间形成有所述过孔的所述层积本体进行电解镀和化学镀。
9.根据权利要求8所述的方法，其中，所述下部和上部电极包含选自以下组成的组中的一种：Cu、Ni、Al、Pt、Pd、Ta、Au、和Ag。
10.根据权利要求8所述的方法，其中，所述下部和上部电极中的每个具有100nm至500nm的厚度。
11.根据权利要求8所述的方法，其中，所述介电层包含BiZnNb的非晶体金属氧化物。
12.根据权利要求11所述的方法，其中，所述介电层包含具有以BixZnyNbzO7表示的化合物的金属氧化物，其中，1.3＜x＜2.0，0.8＜y＜1.5，以及1.4＜z＜1.6。
13.根据权利要求12所述的方法，其中，所述介电层包含具有以Bi2O3-ZnO-Nb2O5表示的化合物的金属氧化物。
14.根据权利要求8所述的方法，其中，所述介电层具有50nm至1μm的厚度。
CNB200710003118XA 2006-02-01 2007-01-31 用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法 Expired - Fee Related CN100518446C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060009830 2006-02-01
KR1020060009830A KR100691621B1 (ko) 2006-02-01 2006-02-01 박막 커패시터 내장된 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
CN101014230A true CN101014230A (zh) 2007-08-08
CN100518446C CN100518446C (zh) 2009-07-22

Family

ID=38102835

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200710003118XA Expired - Fee Related CN100518446C (zh) 2006-02-01 2007-01-31 用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法

Country Status (4)

Country Link
US (1) US7485411B2 (zh)
JP (1) JP2007208263A (zh)
KR (1) KR100691621B1 (zh)
CN (1) CN100518446C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101141849B (zh) * 2007-10-11 2010-06-09 日月光半导体制造股份有限公司 内埋电容元件结构及其制造方法
CN103173704A (zh) * 2013-03-01 2013-06-26 溧阳华晶电子材料有限公司 一种薄膜电容器用复合基板的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719073B2 (en) * 2007-01-11 2010-05-18 Hewlett-Packard Development Company, L.P. Capacitively coupling layers of a multilayer device
KR100869832B1 (ko) * 2007-09-18 2008-11-21 삼성전기주식회사 반도체칩 패키지 및 이를 이용한 인쇄회로기판
JP2009094333A (ja) * 2007-10-10 2009-04-30 Nippon Mektron Ltd キャパシタを内蔵したプリント配線板およびその製造方法
US8470680B2 (en) * 2008-07-28 2013-06-25 Kemet Electronics Corporation Substrate with embedded patterned capacitance
JP5776630B2 (ja) * 2012-06-01 2015-09-09 日立金属株式会社 銅系材料及びその製造方法
JP5742859B2 (ja) 2013-01-30 2015-07-01 日立金属株式会社 高速伝送ケーブル用導体、及びその製造方法、並びに高速伝送ケーブル
JP6123655B2 (ja) 2013-11-29 2017-05-10 日立金属株式会社 銅箔及びその製造方法
JP6287126B2 (ja) 2013-11-29 2018-03-07 日立金属株式会社 プリント配線板及びその製造方法
KR102268385B1 (ko) 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
JP6380726B1 (ja) * 2016-12-21 2018-08-29 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
JP7272003B2 (ja) * 2019-02-25 2023-05-12 Tdk株式会社 薄膜電子部品搭載基板及びその製造方法
EP3723117A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261153A (en) * 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
KR100293185B1 (ko) * 1995-06-23 2001-09-17 이구택 흔들림방지기능을구비한무인천정크레인제어장치
US8064188B2 (en) * 2000-07-20 2011-11-22 Paratek Microwave, Inc. Optimized thin film capacitors
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
KR100755603B1 (ko) * 2005-06-30 2007-09-06 삼성전기주식회사 내장형 박막 캐패시터, 적층구조물 및 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101141849B (zh) * 2007-10-11 2010-06-09 日月光半导体制造股份有限公司 内埋电容元件结构及其制造方法
CN103173704A (zh) * 2013-03-01 2013-06-26 溧阳华晶电子材料有限公司 一种薄膜电容器用复合基板的制造方法
CN103173704B (zh) * 2013-03-01 2015-04-01 溧阳华晶电子材料有限公司 一种薄膜电容器用复合基板的制造方法

Also Published As

Publication number Publication date
KR100691621B1 (ko) 2007-03-12
JP2007208263A (ja) 2007-08-16
CN100518446C (zh) 2009-07-22
US20070178412A1 (en) 2007-08-02
US7485411B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
CN100518446C (zh) 用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法
US7564116B2 (en) Printed circuit board with embedded capacitors therein and manufacturing process thereof
CN100548089C (zh) 具有嵌入式多层无源器件的印刷电路板的制造方法
US7870664B2 (en) Method of making circuitized substrate with a resistor
US6370012B1 (en) Capacitor laminate for use in printed circuit board and as an interconnector
US7025607B1 (en) Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
US7384856B2 (en) Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
KR100878414B1 (ko) 캐패시터 내장형 인쇄회로기판 및 제조방법
EP1545175A2 (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
US20070111380A1 (en) Fabricating method of printed circuit board having embedded component
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
JP2010087499A (ja) コンデンサ装置の製造方法
KR100649742B1 (ko) 박막 커패시터가 내장된 인쇄회로기판 및 그 제조방법
TW201347628A (zh) 具嵌入式電容印刷電路板及其製造方法
KR20080080788A (ko) 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법
JP2004343054A (ja) 電子部品とその製造方法
KR100714580B1 (ko) 박막 커패시터 내장된 인쇄회로기판 제조방법 및 그로부터제조된 인쇄회로기판
JP3299679B2 (ja) 多層配線基板及びその製造方法
TWI334325B (zh)
KR101046084B1 (ko) 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
CN102595786B (zh) 一种具有内嵌电容的印制电路板及其制造方法
US11284511B2 (en) Component carrier with different surface finishes and method for manufacturing the same
CN1250059C (zh) 内嵌有膜状电阻组件的增层电路板制造方法
KR100648968B1 (ko) 인쇄회로기판 및 그 제조방법
KR100714571B1 (ko) 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20120131