CN1250059C - 内嵌有膜状电阻组件的增层电路板制造方法 - Google Patents
内嵌有膜状电阻组件的增层电路板制造方法 Download PDFInfo
- Publication number
- CN1250059C CN1250059C CN 02102500 CN02102500A CN1250059C CN 1250059 C CN1250059 C CN 1250059C CN 02102500 CN02102500 CN 02102500 CN 02102500 A CN02102500 A CN 02102500A CN 1250059 C CN1250059 C CN 1250059C
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- pattern
- manufacture method
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本发明公开了一种内嵌有膜状电阻被动组件的增层电路板的制造方法，利用减成技术，首先形成一有机绝缘层于一电路基板上，并在某些预定位置有通孔形成；接着形成一阻挡层图案于该有机绝缘层的某些预定区域上；对所述有机绝缘层进行粗化步骤，阻挡层图案覆盖下的区域粗化可依旧保持平坦；移除该阻挡层图案，并经微粗化过程，使该平坦区域具一所需的较少粗糙度，再于该微粗化区域沉积一电阻层；以微影技术形成一导电层，并在该导电层定义出电路图案，以及在所述电阻层上形成电阻被动组件电极。依实际所需重复上述步骤，则可制造出内嵌有膜状电阻被动组件的高密度增层电路板。
Description
技术领域
本发明属于多层电路板的制造方法，特别是涉及一种内嵌有膜状电阻被动组件的增层电路板的制造方法。此制造方法可提供高电性精确度的膜状电阻被动组件镶埋于增层电路板内，且所制作的增层电路板仍保有高可靠度的特性。
背景技术
随着集成电路业连续不间断的发展，其已朝向在高镶嵌密度、高整合性及高运行速度的趋势。在如此的技术趋势下，将半导体组件或被动组件高密度镶嵌于一多层电路板板面上也就特别重要。然而为了能更进一步缩小电路板的空间需求，于是发展出镶埋有被动组件的多层电路板，被动组件系如电阻器(resistors)、电容器(capacitors)、电感器(inductors)及高压控制石英振荡器(voltage controlled oscillators)等。
整合多种被动组件于一多层电路板具有多种不同的方式。当然，将一膜状电阻被动组件(film-type resistors)，包含厚膜及薄膜电阻被动组件，整合镶埋于一多层电路板亦有多种方式。举例来说，厚膜(thickfilm)电阻器材料，系如银粉(silver powder)或碳颗粒(carbon particle)散布于树脂中，及氧化钌(RuO2)与玻璃粉末散布在一黏结剂(binder)中等，此种厚膜电阻器可利用网印方式(screen printing)涂布再固化而形成。而以薄膜(thin film)电阻器材料来说，如镍铬(Ni-Cr)、镍磷(Ni-P)、镍锡(NI-Sn)、铬铝(Cr-Al)及氮化钛(TaN)合金等，该薄膜电阻器则可利用溅镀(sputtering)、电镀(electroplating)或无电镀(electroless plating)等方式形成。而选择使用厚膜电阻器或使用薄膜电阻器，则是以制作多层电路板的制作成本与所制作被动组件的电性精确度来决定。
许多方法用于制作电阻被动组件的厚膜或薄膜材料已是众所周知的，关键在于如何在电路板内镶埋此类厚膜或薄膜电阻被动组件，但以多层电路板制造方法而言，其关键处亦即指膜状电阻组件制造方法必须能够整合于多层电路板的制造方法中。然而此领域所发展的大多数技术，如美国专利U.S.patent No.3,857,683、5,243,320及5,683,928等，大都是在多层电路板制造方法中于形成一新叠层之前，先在有机绝缘层表面以网印和/或光阻蚀刻(photoresist-etching)等方式形成厚膜或薄膜电阻被动组件。然这些方式却仍具有无法克服的缺点，不是由于被动组件底部的绝缘层表面粗糙不平坦之故，而难以达到高电性精确度；要不然就是由于绝缘层过于平滑，而导致弱化图案化电路层与绝缘层之间的黏着性，而无法达到较佳可靠性电路板。
发明内容
本发明所要解决的技术问题是将一种膜状电阻被动组件的内嵌制造方法与一种增层制造方法进行整合，所制作的增层电路板，不仅具有高可靠度特性，而且其内嵌的膜状电阻组件具高电性精确度。
因此，本发明的主要目的是提供一种镶埋有被动电阻组件(embeddedresistive components)的多层电路板制造方法，尤其是可提供具优异电性精确度的电阻组件镶埋于多层电路板中的制造方法，而且其亦具有优良可靠度。
本发明的另一目的是提供一种内嵌有膜状电阻组件(film-typeresistors)的多层电路板制造方法，其可轻易地用于多层电路板的制造。
本发明的再一目的是提供一种内嵌有膜状电阻组件(film-typeresistors)的多层电路板制造方法，其形成一电阻膜于一有机绝缘层的一微粗化表面上，其中绝缘层的其它处表面则为较大粗糙面。接着，该电阻电极与电路图案的电极同时形成。因此，不仅电阻膜的尺寸能够合理的形成，而且在图案化电路层与绝缘层间的强黏着性依旧能够被保持着。
为实现上述的目的，本发明提供了一种制作内嵌(embedded)有膜状电阻被动组件(film-type resistors)的高密度多层电路板的增层(build-up)制造方法，其步骤如下：利用减成技术(substractivetechnique)实现增层过程，首先形成一有机绝缘层于一电路基板上，并在某些预定位置有通孔的形成；接着形成一阻挡层图案于该有机绝缘层的某些预定区域上；对所述有机绝缘层进行粗化(roughening)步骤，阻挡层图案覆盖下的区域粗化可依旧保持平坦；移除该阻挡层图案，并经微粗化制造方法，使该平坦区域具一所需的较小粗糙度，再于该微粗化区域沉积一电阻层(resistive layer)；以微影技术形成一导电层，并在该导电层定义出电路图案，以及在所述电阻层上通过蚀刻导电层而形成电阻被动组件电极(electrode)。依实际所需重复如此制造方法，则可制造出内嵌有膜状电阻被动组件的高密度增层电路板。
附图说明
图1是本发明实施例中在一核心板上形成一有机绝缘层及一阻挡层图案的示意图。
图2是本发明实施例中对核心板表面之有机绝缘层进行粗化的示意图。
图3是本发明实施例中形成盲孔与电阻层的示意图。
图4是本发明实施例中形成导电层的示意图。
图5是本发明实施例中形成导电层的示意图。
图6是本发明实施例中完成电阻组件制造方法的示意图。
本发明提出了一种内嵌有膜状电阻被动组件(film-type passivecomponents)的多层电路板制造方法，其形成一膜状电阻被动组件于一有机绝缘层的一微粗化表面上，其中有机绝缘层的其它处表面则为较大粗糙面。接着，该电阻器的电极与电路图案同时形成。因此，不仅电阻膜(resistive film)的尺寸能够合理的形成，而且在图案化电路层与绝缘层间的强黏着性依旧被保持着。
在图1中，公开了本发明的一个较佳的实施例。首先提供核心板1(core substrate)，该核心板1的一面的最上层包含一有机绝缘层2，该绝缘层2可由如环氧树脂(epoxy resin)、聚乙醯胺(polyimide)、双顺丁稀二酸醯亚胺/三氮阱(bismaleimide triazine-based)树脂，或其玻璃纤维(glass fiber)的复合材料等组成。在绝缘层2的表面设有一图案化的电路层3，该电路层3由导电材料所组成，如金属、导电聚合物(polymer)、金属膏材(metal paste)或碳膏材(carbon paste)等，该制作核心板1的制造方法可由一般技术而轻易完成。接着，在核心板的表面上进行增层制造方法，首先形成一有机绝缘层4，其主要由有机材料所组成，如环氧树脂(epoxy resin)、有机或无机颗粒填充环氧树脂(particle-filled epoxy resin)、聚乙醯胺(polyimide)、颗粒填充聚乙醯胺(particle-filled polyimide)、双顺丁稀二酸醯亚胺/三氮阱(bismaleimide triazine-based)及颗粒填充双顺丁稀二酸醯亚胺/三氮阱(particle-filled bismaleimide triazine-based)等，覆在该核心板1的表面上。而形成所述绝缘层4的方法包含有滚轮旋涂(rollercoating)、印刷(printing)及使用绝缘膏(insulating paste)的直接叠层法(direct lay-up，即俗称干式法，dry method)等一般方式覆上，其中所述的绝缘膏如高黏着性的颗粒强化有机树脂(particlereinforced organic resin)。待所述绝缘层经加热或紫外光辐射(UVradiation)等方式固化之后，以一般微影技术或网版印刷等方式沉积一阻挡层图案5在绝缘层上的一区域6上，该阻挡层可为光阻材料或其它树脂材料，该区域6作为后续沉积电阻膜8的区域，当然，于此所述的绝缘层4，并不限于仅由一有机材料所形成，而是亦可由不同绝缘材料层所叠合而成。
接着再以钻孔方式形成盲孔7(bland via)，此可利用机械钻孔或雷射钻孔等方式进行，并对绝缘层4表面进行粗化(roughening)，如物理或化学粗化等，如图2所示，其中阻挡层5a须具足够厚度，借此在整个粗化过程，以保护其下的有机绝缘层4不致受粗化影响。
在图3中，揭示了移除粗化后的阻挡层图案5a，因而可留下一平坦的区域6。如有需要，再对整个绝缘层4表面进行微粗化，如微蚀刻(micro-etching)以增加其电阻膜与绝缘层之黏着性。接着沉积一电阻膜8(resistive film)，对有机绝缘层4来说，亦可在粗化过程前，只进行部分固化(partially crosslinked)反应，以利于粗化制造方法，再于粗化后，再进行完全硬化(fully cured)反应。
请再参阅图4，接着再沉积一导电层9于绝缘层4的表面上，并且覆盖电阻层8，该导电层9由一导电材料所组成，如铜、铝、银、导电聚合物、金属膏材、碳膏材等。若为金属层则可借以电镀(electrodlating)、无电镀(electroless plating)或溅镀(sputtering)等一般技术形成。
然而，依较适当的沉积方式，所述的盲孔7亦可以为导电层9所完全填满，如图5所示。
最后，可借助如光阻蚀刻(photoresist-etching)或雷射蚀刻(laserablation)等技术，形成图案化电路层10以及电极11(electrode)，如图6所示。然后借着重复上述步骤，于是在增层电路板中形成了内嵌有膜状电阻被动组件11。这种在一绝缘层上形成一导电层，再借助蚀刻技术，将导电层蚀刻成电路层，再于电路层上形成另一绝缘层，如此继续重复堆栈的增层方法，即是众所皆知的减成加工制造方法(substrativeprocess)。
根据本发明的较佳实施例，亦可在形成一有机绝缘层4后，即先对有机绝缘层4进行微粗化，再布上阻挡层图案5，再进行粗化，再移除粗化后的阻挡层图案5a，此方式的优点，在于可强化阻挡层图案5与有机绝缘层4的黏着性，使得在粗化过程，阻挡层图案5不易剥落。
所述的电阻层8可以溅镀(sputtering)、电镀(electroplating)、无电镀(electroless plating)、滚轮旋涂(roller coating)或印刷(printing)等方式形成，如使用镍铬(Ni-Cr)、镍磷(Ni-P)、镍锡(Ni-Sn)、铬铝(Cr-Al)及氮化钽(TaN)合金等时，其可以被电镀沉积(electrodeposited)或溅镀沉积(sputter-deposited)，当使用碳膏(carbon paste)、银膏(Ag paste)时，可用印刷方法沉积，其可以被电镀沉积(electrodeposited)或溅镀沉积(sputter-deposited)。然而，上述印刷膜在沉积所述导电层9之前，需先以固化(curing)方式使之变硬。
本发明的较佳实施例，亦可应用于其它种类的被动组件，例如电容组件(capacitors)及电感组件(inductors)等。对于镶埋电容组件于增层电路板内而言，并不需利用阻挡层5，而直接在有机绝缘层4的粗化表面，先形成导电层下电极，再于电极上形成一电容层(capacitor film)，再同时形成电路层10与电容层的上电极。对于镶埋电感组件于增层电路板内而言，亦不需使用阻挡层5，可直接在有机绝缘层的粗化表面，先同时形成电路层10与电感绕线圈(inductive coil)，再于线圈上方布上另一软磁材料(soft magnetic material)，接着布上另一有机绝缘层后，即完成镶埋电感组件的制作。
所述的电容层为由高介电常数(high dielectric constant)材料所制成，介电常数大于5即可适用，当然介电常数值越高越好，其材料系如钛酸钡(barium-titanate)、钛酸锆铅(lead-zirconate-titanate)、非晶质氢化碳(amorphous hydrogenated carbon)，或其粉末散布于黏结剂(binder)中，如树脂、玻璃粉末等，亦可利用溅镀(sputtering)、印刷(printing)或滚轮旋涂(roller coating)等方式成形。而前述的软磁材料，指磁导率(magnetic permeability)大于1的材料，可为锰锌铁氧磁体(Mn-Zn ferrite)、镍锰锌铁氧磁体(Ni-Mn-Zn ferrite)、四氧化三铁(Magnetite)等，或其粉末散布于黏结剂(binder)中，如树脂、玻璃粉末等，亦可利用溅镀、印刷或滚轮旋涂等方式进行成形。
综上所述，本发明揭露了一种内嵌有膜状电阻被动组件的多层电路板制造方法，可提供具优异电性精确度的电阻被动组件于增层电路板中，此制造方法提供的高可靠度增层电路板其内嵌之电阻膜的尺寸能够被合理形成，而且其图案化电路层与绝缘层间的强黏着性仍依旧能被保持。
以上对较佳实施例的详细说明及附图并非用来限制本发明，熟知本发明的技术人员依据本发明的精神，当可作出稍微改变及调整，此类等同设计仍应在本发明的保护范围。
Claims (6)
1.一种内嵌有膜状电阻被动组件的增层电路板制造方法，其特征在于包括如下步骤：
(a)提供一核心板，至少包含一个以上绝缘层及一个以上电路层，该核心板至少一表面的最上层已形成有电路层；
(b)在该电路层上形成一有机绝缘层，接着在该绝缘层之一区域上形成一阻挡层图案；
(c)对所述绝缘层的表面进行粗化处理；
(d)移除该阻挡层图案；
(e)在该阻挡层图案原覆盖下的区域沉积一电阻层；
(f)在该电阻层与绝缘层的表面形成一导电层覆；
(g)在该导电层定义出电路图案，以及在所述电阻层上通过蚀刻导电层而形成被动组件的电极。
2.如权利要求1所述的制造方法，其特征在于：在步骤(b)所述的形成有机绝缘层于该电路层上之后以及形成阻挡层图案于该绝缘层之一区域上之前，先行对所述形成于该电路层上的绝缘层整个表面进行微粗化。
3.如权利要求1所述的制造方法，其特征在于：在步骤(d)之后还包括一步骤(d1)：对所述绝缘层整个表面进行微粗化。
4.如权利要求2或3所述的制造方法，其特征在于：所述的微粗化为微蚀刻。
5.如权利要求1所述的制造方法，其特征在于：在步骤(e)之后还包括一步骤(e1)：在所述导电层中形成若干盲孔。
6.如权利要求1所述的制造方法，其特征在于：在步骤(g)之后还包括一步骤(g1)：重复所述步骤(b)至步骤(g)，则可制造出所需的更多增层的增层电路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02102500 CN1250059C (zh) | 2002-01-23 | 2002-01-23 | 内嵌有膜状电阻组件的增层电路板制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02102500 CN1250059C (zh) | 2002-01-23 | 2002-01-23 | 内嵌有膜状电阻组件的增层电路板制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1434676A CN1434676A (zh) | 2003-08-06 |
| CN1250059C true CN1250059C (zh) | 2006-04-05 |
Family
ID=27627587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02102500 Expired - Fee Related CN1250059C (zh) | 2002-01-23 | 2002-01-23 | 内嵌有膜状电阻组件的增层电路板制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1250059C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103781277A (zh) * | 2012-10-24 | 2014-05-07 | 昆山华扬电子有限公司 | Pcb电路板结构及其制作工艺 |
| CN104319448B (zh) * | 2014-10-24 | 2018-01-16 | 中国电子科技集团公司第四十一研究所 | 一种基于附电阻膜的高频印制板的多层功率分配网络 |
| JP6373723B2 (ja) * | 2014-10-31 | 2018-08-15 | Koa株式会社 | チップ抵抗器 |
| CN105848408A (zh) * | 2016-05-06 | 2016-08-10 | 衢州顺络电子有限公司 | 取代埋嵌电阻设计的印制线路板及其制造方法 |
| CN105848429A (zh) * | 2016-05-06 | 2016-08-10 | 衢州顺络电子有限公司 | 能取代埋嵌电阻设计的印制线路板的制造方法 |
-
2002
- 2002-01-23 CN CN 02102500 patent/CN1250059C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1434676A (zh) | 2003-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5925206A (en) | Practical method to make blind vias in circuit boards and other substrates | |
| EP1235235B1 (en) | Electronic parts and method producing the same | |
| CN1105484C (zh) | 电子电路组件中埋置的电容器的制造方法及电子电路组件 | |
| CN100518446C (zh) | 用于制造具有嵌入其中的薄膜电容器的印刷电路板的方法 | |
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| CN1254162C (zh) | 形成电路化叠层结构和多层印刷电路板的方法及嵌入式电路结构 | |
| KR20160108935A (ko) | 코일 전자부품 및 그 제조방법 | |
| JP4224190B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| CN109671557B (zh) | 线圈电子组件 | |
| KR100861618B1 (ko) | 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법 | |
| US20020182374A1 (en) | Lamination method of embedding passive components in an organic circuit board | |
| US20040265551A1 (en) | Electronic component and process for manufacturing the same | |
| CN108154991A (zh) | 线圈组件及制造线圈组件的方法 | |
| US6910264B2 (en) | Method for making a multilayer circuit board having embedded passive components | |
| CN1250059C (zh) | 内嵌有膜状电阻组件的增层电路板制造方法 | |
| US20200168386A1 (en) | Coil electronic component | |
| US20020002771A1 (en) | Method for making a planar inductor/transformer in a laminated printed circuit board | |
| KR20180116604A (ko) | 인덕터 및 그 제조방법 | |
| JP2002324962A (ja) | インダクタ内蔵のプリント配線板及びその製造方法 | |
| CN1194596C (zh) | 制作内嵌有被动组件的多层电路板的方法 | |
| CN102595786A (zh) | 一种具有内嵌电容的印制电路板及其制造方法 | |
| JP2002124415A (ja) | 高周波用基板及びその製造方法 | |
| CN1434675A (zh) | 内嵌有膜状电阻元件的层叠式多层电路板制造方法 | |
| US20060258082A1 (en) | Structure Of Embedded Capacitors And Fabrication Method Thereof | |
| KR100714354B1 (ko) | 인쇄회로기판의 임베디드 박막 저항기의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |