TW201347628A - 具嵌入式電容印刷電路板及其製造方法 - Google Patents

具嵌入式電容印刷電路板及其製造方法 Download PDF

Info

Publication number
TW201347628A
TW201347628A TW102100150A TW102100150A TW201347628A TW 201347628 A TW201347628 A TW 201347628A TW 102100150 A TW102100150 A TW 102100150A TW 102100150 A TW102100150 A TW 102100150A TW 201347628 A TW201347628 A TW 201347628A
Authority
TW
Taiwan
Prior art keywords
insulating material
capacitor
forming
electrode
circuit board
Prior art date
Application number
TW102100150A
Other languages
English (en)
Inventor
Doo-Hwan Lee
Jong-In Ryu
Jin-Won Lee
Moon-Il Kim
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201347628A publication Critical patent/TW201347628A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種具嵌入式電容印刷電路板，包括至少一片狀電容、絕緣材料以及晶片電容。絕緣材料用以覆蓋片狀電容。晶片電容安裝於絕緣材料內，以並列地配置於片狀電容的一側，進而改善基板的可靠度。

Description

具嵌入式電容印刷電路板及其製造方法
本發明是有關於一種具嵌入式電容印刷電路板及其製造方法。
近來隨著電子工業的發展，對於電子零件之高功能性以及緊密結構的需求急速增加，因此，對於安裝此些電子零件之印刷電路板，亦有高密度內連線(interconnection)以及薄厚度之需求。
為反映如此需求，一種不同於傳統元件安裝的技術被提出。舉例而言，在一嵌入式印刷電路板之中安裝例如主動或被動之電子零件，以實現零件的高整合性，改善可靠度，並且透過有機結合(organic combination)改善封裝本身的效能。
其中，被動元件嵌入式印刷電路板(passive device-embedded printed circuit)技術指的是，將例如電阻或電容的主動元件以新穎的材料或製程安裝於板子內。此處，具嵌入式電容的板子指的是一種具嵌入式電容印刷電路板。
製造具嵌入式電容印刷電路板的方法，可使用插入晶片電容(chip capacitor)於板子內的方式，或使用安裝片狀電容(sheet-shaped capacitor)的方式。雖然，採用插入晶片電容的方法可讓元件之電容值或溫度特性不受限，但晶片電容因其厚度的關係而不易被安裝，且晶片電容並不容易設置於板子內的狹小空間內。
另一方面，安裝片狀電容的方法容許電容置於板子 的表面上，因此相對能提高電流供應的穩定性以及效率，相較之下，晶片電容的電流供應會受限於電極位置。然而，受限於材料的關係，介電電容值並不容易增加。此外，因板子材料黏著(adhesion)以及透過電路板製程所產生的線路圖樣(pattern)係使用於材料之電極，如此並不易將電容值控制在一個小的容許範圍內。
因此，如何提出一種能夠解決晶片電容及片狀電容 安裝限制的具嵌入式電容印刷電路板及其製造方法，使晶片電容及片狀電容安裝於電路板中的同一層，乃目前業界所致力的課題之一。
本發明為解決上述問題，係提出一種具嵌入式電容 印刷電路板及其製造方法，可補償晶片電容安裝方法以及片狀電容安裝方法的限制，並藉由將片狀電容及晶片電容安裝於電路板的同一層以有效提升效能。
根據本發明之一方面，提出一種具嵌入式電容印刷 電路板，包括：至少一片狀電容；一絕緣材料，用以覆蓋該片狀電容；以及一晶片電容，安裝於該絕緣材料內，以並列地配置於該片狀電容的一側。
該晶片電容於水平方向並列地配置於該片狀電容的 一側。
該晶片電容與該片狀電容串聯或並聯。
該片狀電容可包括：一介電體；一第一圖樣電極形 成於該介電體之上表面；以及一第二圖樣電極形成於該介電體之下表面。
該介電體可由有機材料、陶瓷或陶瓷填充之有機材 料或其組合所形成。
該第一圖樣電極與該第二圖樣電極可由一金屬箔形 成。
具嵌入式電容印刷電路板更可包括：一導孔，經處 理該絕緣材料而形成，用以電性連接該片狀電容與該晶片電容；以及一電路圖樣，形成於該絕緣材料之內部或最外層表面。
該晶片電容可包括：一第一元件電極；以及一第二 元件電極，形成於相對該第一元件電極的位置。
該晶片電容可形成以使得該第一元件電極與該第二 元件電極曝露於該絕緣材料，且該第一元件電極與該第二元件電極可經由該絕緣材料最外層表面之該電路圖樣，電性連接至該片狀電容。
該晶片電容可形成以使得該第一元件電極與該第二 元件電極埋於該絕緣材料，且該第一元件電極與該第二元件電極可經由該導孔電性連接至該片狀電容。
根據本發明之一方面，提出一種具嵌入式電容印刷 電路板的製造方法，包括：形成至少一片狀電容及一絕緣材料，該絕緣材料用以覆蓋該片狀電容；以及安裝一晶片電容於該絕緣材料內，該晶片電容係並列地配置於該片狀電容的一側。
其中形成至少一片狀電容及該絕緣材料之步驟可包 括：提供一介電體；形成一第一圖樣電極於該介電體的一表面上；形成一第一絕緣材料以覆蓋該第一圖樣電極；以及形成一第二圖樣電極於該介電體的另一表面上，以使該第二圖樣電極相對於該第一圖樣電極。
其中安裝該晶片電容於該絕緣材料內之步驟可包 括：形成一空腔，以穿過該第一絕緣材料當中該第一圖樣電極與該第二圖樣電極未形成的區域；安裝該晶片電容於該空腔內；以及形成一第二絕緣材料以覆蓋該晶片電容。
此方法於形成該空腔之後，更可包括附著一固定膠 帶至該第一絕緣材料的一表面以覆蓋該空腔；以及於形成該第二絕緣材料之後，移除該固定膠帶。
此方法於形成該第二絕緣材料之後，更可包括：處 理該第一絕緣材料與該第二絕緣材料至少其中之一者，並形成一導孔以電性連接該片狀電容與該晶片電容；以及形成一電路圖樣於該第一絕緣材料與該第二絕緣材料至少其中之一者之上。
形成該至少一片狀電容以及該絕緣材料之步驟可包 括：提供一介電體；形成一第一圖樣電極於該介電體之一表面上；形成一第一絕緣材料以覆蓋該第一圖樣電極；形成一第二圖樣電極於該介電體的另一表面上以相對於該第一圖樣電極；以及形成一第二絕緣材料以覆蓋該第二圖樣電極。
安裝該晶片電容於該絕緣材料內之步驟包括：形成 一空腔，以穿過該第一絕緣材料與該第二絕緣材料當中該第一圖樣電極與該第二圖樣電極未形成的區域；安裝該晶片電容於該空腔內；以及形成一外層絕緣材料以覆蓋該晶片電容。
此方法於形成該空腔之後，更可包括：附著一固定 膠帶至該第一絕緣材料之一表面或該第二絕緣材料之一表面以覆蓋該空腔；以及於形成該外層絕緣材料之後，移除該固定膠帶。
此方法於形成該空腔之前，更可包括：形成一內層 導孔以處理該第一絕緣材料與該第二絕緣材料至少其中之一者；形成一內層電路圖樣於該第一絕緣材料與該第二絕緣材料至少其中之一者之上。
此方法於形成該外層絕緣材料之後，更可包括：形 成一外層導孔以處理該外層絕緣材料；形成一外層電路圖樣於該外層絕緣材料之上。
100、200‧‧‧具嵌入式電容印刷電路板
110、210‧‧‧片狀電容
112、212‧‧‧介電體
114、214‧‧‧第一圖樣電極
114a、214a‧‧‧第一電極層
116、216‧‧‧第二圖樣電極
116a、216a‧‧‧第二電極層
120、220‧‧‧絕緣材料
120a、220a‧‧‧空腔
121、221‧‧‧第一絕緣材料
122、222‧‧‧第二絕緣材料
130、230‧‧‧晶片電容
132、232‧‧‧第一元件電極
134、234‧‧‧第二元件電極
140、240‧‧‧導孔
141、241‧‧‧第一導孔
142、242‧‧‧第二導孔
150、250‧‧‧電路圖樣
151、251‧‧‧第一電路圖樣
151a、251a‧‧‧第一金屬層
152、252‧‧‧第二電路圖樣
152a、252a‧‧‧第二金屬層
160、260‧‧‧固定膠帶
171a‧‧‧第一鍍覆層
172a‧‧‧第二鍍覆層
223‧‧‧第三絕緣材料
224‧‧‧第四絕緣材料
243‧‧‧第三導孔
244‧‧‧第四導孔
253‧‧‧第三電路圖樣
253a‧‧‧第三金屬層
254‧‧‧第四電路圖樣
254a‧‧‧第四金屬層
第1圖繪示依照本發明一實施例之具嵌入式電容印刷電路板的截面圖。
第2圖繪示依照本發明一實施例之具嵌入式電容印刷電路板的平面圖。
第3圖繪示依照本發明另一實施例之具嵌入式電容印刷電路 板的截面圖。
第4圖至第12圖繪示依照本發明一實施例之具嵌入式電容印刷電路板製作過程的截面圖。
第4圖繪示一截面圖，顯示第一電極層及第二電極層分別形成於介電體上表面及下表面。
第5圖繪示一截面圖，顯示選擇性移除第一電極層以形成第一圖樣電極。
第6圖繪示一截面圖，顯示第一絕緣材料及第一金屬層覆蓋第一圖樣電極。
第7圖繪示一截面圖，顯示選擇性移除第二電極層以形成第二圖樣電極。
第8圖繪示一截面圖，顯示形成空腔以穿過第一絕緣材料當中第一圖樣電極與第二圖樣電極未形成的區域。
第9圖繪示一截面圖，顯示於第一絕緣材料的上表面附著固定膠帶以覆蓋空腔，並將晶片電容安裝於空腔內。
第10圖繪示一截面圖，顯示第二絕緣材料及第二金屬層覆蓋第二圖樣電極。
第11圖繪示一截面圖，顯示移除固定膠帶。
第12圖繪示一截面圖，顯示導孔穿過第一絕緣材料及第二絕緣材料，形成第一電路圖樣及第二電路圖樣。
第13圖至第23圖繪示依照本發明另一實施例之具嵌入式電容印刷電路板製作過程的截面圖。
第13圖繪示一截面圖，顯示第一電極層及第二電極層分別形成於介電體上表面及下表面。
第14圖繪示一截面圖，顯示選擇性移除第一電極層以形成第一圖樣電極。
第15圖繪示一截面圖，顯示第一絕緣材料及第一金屬層覆蓋第一圖樣電極。
第16圖繪示一截面圖，顯示選擇性移除第二電極層以形成第二圖樣電極。
第17圖繪示一截面圖，顯示第二絕緣材料及第二金屬層覆蓋第二圖樣電極。
第18圖繪示一截面圖，顯示於第一絕緣材料與第二絕緣材料，形成第一導孔與第二導孔以及第一電路圖樣與第二電路圖樣。
第19圖繪示一截面圖，顯示於第一絕緣材料與第二絕緣材料當中第一圖樣電極與第二圖樣電極未形成的區域，形成空腔。
第20圖繪示一截面圖，顯示於第二絕緣材料的下表面附著固定膠帶以覆蓋空腔，並將晶片電容安裝於空腔內。
第21圖繪示一截面圖，顯示形成覆蓋第一電路圖樣的第三絕緣材料及第三金屬層。
第22圖繪示一截面圖，顯示移除固定膠帶，並形成覆蓋第二電路圖樣的第四絕緣材料及第四金屬層。
第23圖繪示一截面圖，顯示於第三絕緣材料與第四絕緣材料，形成第三導孔與第四導孔以及第三電路圖樣與第四電路圖樣。
第24圖繪示一截面圖，顯示如第23圖所示導孔的一種變體方式。
本說明書及申請專利範圍中所用的字詞並不侷限於以其通常意義或字典中之定義的方式進行解釋，而應基於發明者可適當定義術語之概念來以最佳方式描述其發明的法則，解釋為具有關於本發明技術領域之意義及概念。
因此，本發明所屬技術領域中具有通常知識者應當理解，所附圖式及相關說明係作解釋之目的，並非用以限定本發明，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。
以下配合所附圖式，詳細說明本發明之實施例。
第1圖繪示依照本發明一實施例之具嵌入式電容印刷電路板的截面圖。
如第1圖所示，具嵌入式電容印刷電路板100包括至少一片狀電容110、絕緣材料120以及晶片電容130。
片狀電容110係片狀類型(sheet-type)電容，包括介電體112、第一圖樣電極114以及第二圖樣電極116。
介電體112可由有機材料、陶瓷或包含陶瓷之有機材料或其組合所形成，可在薄厚度之情況下最大化電容值。
第一圖樣電極114可形成於介電體112的上表面，且第一圖樣電極114可由金屬箔(metal foil)形成，此金屬箔例如為銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、鐵(Fe)、鈦(Ti)、錫(Sn)、鎳(Ni)、鉬(Mo)等金屬或其類似物。
此處金屬箔可包括一般金屬層、電鍍(plated)金屬層或濺鍍(sputtered)金屬層。
第二圖樣電極116可形成於介電體112的下表面，以相對於第一圖樣電極112。第二圖樣電極116可由與第一圖樣電極114相同的材料所形成。
絕緣材料120係用以覆蓋片狀電容110，其具有低導電性而使電流幾乎無法通過。絕緣材料120可由多種材料形成，例如半固化片(prepreg)、聚亞醯胺(polyimide)、乙烯對苯二甲酸酯(PET)、氰化酯(cyanide ester)、味之素建立膜(Ajinomoto build-up film,ABF)、環氧樹脂(epoxy)等材料或其類似物。
晶片電容130包括第一元件電極132以及形成於相對第一元件電極132位置的第二元件電極134。晶片電容130安裝於絕緣材料120內，以並列地配置於片狀電容110的一側。此外，晶片電容130可與片狀電容110串聯或並聯。
更明確的說，晶片電容130可與片狀電容110實現於同一層中，並於水平方向並列地配置於片狀電容110的一側。如上所述，因晶片電容130並列地與片狀電容110配置於同一層，如此一來，不僅可減低基板整體厚度，亦可製作出裝有兩種電容的薄基板。
此外，因為電流係從晶片電容130流向片狀電容110，當晶片電容130所連接的電路因有限的內連線而使得穩定電流供應不足，即可藉由片狀電容110來補充該電流，進而增進操作的可靠度。也就是說，僅安裝晶片電容130結構時所產生的電流損失，可由片狀電容110補充；而因片狀電容110材料限制而導致的電容不足，則可由晶片電容130補充。
同時，依照本發明之一實施例之具嵌入式電容印刷電路板100更可包括導孔(via)140以及電路圖樣150。
導孔140係藉由處理絕緣材料120而形成，以電性連接片狀電容110及晶片電容130。
電路圖樣150係形成於絕緣材料120的最外層表面，其例如可由減去法(subtractive)、加成法(additive)或半加成法(semi-additive)等技術來製成。電路圖樣150可由金屬材料形成，例如，銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、鐵(Fe)、鈦(Ti)、錫(Sn)、鎳(Ni)、鉬(Mo)。
如第1圖所示，當晶片電容130的第一元件電極132與第二元件電極134曝露於絕緣材料120，第一元件電極132與第二元件電極134可經由電路圖樣150(形成於絕緣材料120的最外層表面)電性連接至片狀電容110。
更明確的說，當第一元件電極132與第二元件電極134曝露於絕緣材料120而相鄰於絕緣材料120的上部，第一元件電極132與第二元件電極134可被配置成直接連接至電路圖樣150(形成於絕緣材料120的最外層表面)，以經由電路圖樣150電性連接至片狀電容110。
請參照第2圖，其繪示從第1圖中之位置L3之上部看依照本發明之一實施例之具嵌入式電容印刷電路板的平面圖。
如第2圖所示，片狀電容110由Cap1與Cap2構成，晶片電容130可置於Cap1與Cap2之間，可將晶片電容130的元 件電極經由導孔140電性連接至片狀電容110。
第3圖繪示依照本發明另一實施例之具嵌入式電容印刷電路板的截面圖。
如第3圖所示，具嵌入式電容印刷電路板200包括至少一片狀電容210、絕緣材料220以及晶片電容230。
片狀電容210係片狀類型電容，包括介電體212、第一圖樣電極214以及第二圖樣電極216。
介電體212可由有機材料、陶瓷或陶瓷填充之有機材料或其組合所形成，可在薄結構之情況下最大化電容值。
第一圖樣電極214可形成於介電體112的上表面，且第一圖樣電極214可由金屬箔形成，例如為銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、鐵(Fe)、鈦(Ti)、錫(Sn)、鎳(Ni)、鉬(Mo)。
此處金屬箔可包括一般金屬層、電鍍金屬層或濺鍍金屬層。
第二圖樣電極216可形成於介電體212的下表面，以相對於第一圖樣電極214。第二圖樣電極216可由與第一圖樣電極214相同的材料所形成。
絕緣材料220係用以覆蓋片狀電容210，其具有低導電性而使電流幾乎無法通過。絕緣材料220可由多種材料形成，例如半固化片、聚亞醯胺、乙烯對苯二甲酸酯、氰化酯、味之素建立膜、環氧樹脂等材料或其類似物。
晶片電容230包括第一元件電極232以及形成於相對第一元件電極232位置的第二元件電極234。晶片電容230安裝於絕緣材料220內，以並列地配置於片狀電容210的一側。此外，晶片電容230可與片狀電容210串聯或並聯。
更明確的說，晶片電容230可實現以在水平方向並列地配置於片狀電容210的一側。如上所述，因晶片電容230與片狀電容210並列配置，如此一來，不僅可減低基板整體厚度，亦可製作出同時裝有兩種電容的薄基板。
此外，當僅安裝晶片電容230時，接至上方主動元件的內連線或是其周邊僅能以特定圖樣形成，因此電流供應較不穩定，相較於片狀電容其前表面可設置電極，而可以多種圖樣連線。由此導致的不穩定電流可由片狀電容210補充，以增進操作可靠度。
而因片狀電容210材料限制而導致的電容限制，可由晶片電容230補充。
同時，依照本發明另一實施例之具嵌入式電容印刷電路板200更可包括導孔240以及電路圖樣250。
導孔240可由內層導孔241、242及外層導孔243、244構成，內層導孔241、242形成於絕緣層220內，外層導孔243、244連接至絕緣層220最外層表面形成的電路圖樣。
電路圖樣250係形成於絕緣材料220內以及形成於絕緣材料220最外層表面，可由內層電路圖樣251、252(形成於絕緣材料220內)以及外層電路圖樣253、254(形成於絕緣材料220最外層表面)構成。
電路圖樣250可由例如減去法、加成法或半加成法技術來製成。電路圖樣150可由金屬材料形成，例如，銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、鐵(Fe)、鈦(Ti)、錫(Sn)、鎳(Ni)、鉬(Mo)。
如第3圖所示，當晶片電容230的第一元件電極232與第二元件電極234埋於絕緣材料220中，第一元件電極232與第二元件電極234可經由外層導孔243、244電性連接至片狀電容210。
更明確的說，當第一元件電極232與第二元件電極234埋於絕緣材料220中，以形成於絕緣材料220內部，第一元件電極232與第二元件電極234可被配置以直接連接至外層導孔243、244(連接至形成於絕緣材料220最外層表面的電路圖樣150)，因此經由外層導孔243、244電性連接至片狀電容210。
以下描述依照本發明一實施例之具嵌入式電容印刷 電路板的製作過程。
第4圖至第12圖繪示依照本發明一實施例之具嵌入式電容印刷電路板製作過程的截面圖。
如第4圖所示，一介電體112，第一電極層114a及第二電極層116a分別形成於介電體112的上表面以及下表面。介電體112可由有機材料、陶瓷或陶瓷填充之有機材料或其組合所形成，可在薄結構之情況下最大化電容值。
第一電極層114a及第二電極層116a可由金屬箔形成，例如為銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、鐵(Fe)、鈦(Ti)、錫(Sn)、鎳(Ni)、鉬(Mo)。
第一電極層114a及第二電極層116a可由濺鍍、附著或電鍍形成於介電體112的上表面及下表面。
如第5圖所示，第一圖樣電極114係藉由選擇性移除第一電極層114a而形成。形成第一圖樣電極114的方法係使用樹脂(resin)或薄膜類型阻劑於第一電極層114a上以形成一圖樣，透過曝光與顯影程序打開要被蝕刻的部份，以蝕刻液蝕刻此部份或僅鍍覆已顯影部份。當然第一圖樣電極114亦可使用其他方式形成。
接著，如第6圖所示，第一絕緣材料121以及第一金屬層151a形成以覆蓋第一圖樣電極114。其中第一絕緣材料121具有低導電性而使電流幾乎無法通過。第一絕緣材料121可由多種材料形成，例如半固化片、聚亞醯胺、乙烯對苯二甲酸酯、氰化酯、味之素建立膜、環氧樹脂等材料或其類似物。
此外，第一金屬層151a可由金屬材料形成，例如為銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、鐵(Fe)、鈦(Ti)、錫(Sn)、鎳(Ni)、鉬(Mo)。
接著，如第7圖所示，第二圖樣電極116係藉由選擇性移除第二電極層116a而形成。
第一圖樣電極114以及第二圖樣電極116的形成方 式，除了使用順序性的形成與沈積法，意即其中一個表面電路先形成與沈積，再於相對的另一表面形成與沈積電路，也可使用同時進行方式，意即同時形成與沈積兩個圖樣，如同傳統印刷電路板當中所使用的方式。
接著，如第8圖所示，空腔(cavity)120a係藉由穿過第一絕緣材料121當中第一圖樣電極114與第二圖樣電極116未形成的區域而形成。意即，為安裝晶片電容130，從一表面至另一表面，穿過第一絕緣材料121當中第一圖樣電極114與第二圖樣電極116未形成的區域而形成空腔120a。
此外，空腔120a可由雷射切割、佈線、打孔等方式，形成於第一絕緣材料121中。
接著，如第9圖所示，固定膠帶(fixing tape)160附著於第一絕緣材料121的上表面以覆蓋空腔120a，並將晶片電容130安裝於空腔120a內。
如第10圖所示，第二絕緣材料122以及第二金屬層152a順序性沈積與形成以覆蓋第二圖樣電極116。如第11圖所示，固定膠帶160被移除。
如第12圖所示，導孔140與電路圖樣150被形成，絕緣材料120係透過導孔140與電路圖樣150處理。更明確的說，第一電路圖樣151與第二電路圖樣152形成於第一導孔141與第二導孔142以及第一絕緣材料121與第二絕緣材料122的最外層表面，第一絕緣材料121與第二絕緣材料122係透過第一導孔141與第二導孔142處理。
在形成第一導孔洞(via-holes)與第二導孔洞(透過導孔洞處理第一絕緣材料121與第二絕緣材料122)之後，具有第一導孔洞與第二導孔洞的第一金屬層151a與第二金屬層152a的上表面與下表面被鍍覆以形成第一鍍覆層171a與第二鍍覆層172a，鍍覆有第一鍍覆層171a與第二鍍覆層172a的第一金屬層151a與第二金屬層152a，被選擇性地移除以形成第一導孔141 與第二導孔142以及第一電路圖樣151與第二電路圖樣152。此處導孔洞可藉由電腦數值控制鑽孔器(CNC drill)或雷射形成。此處電路形成技術可使用加成法。
具有開口的阻劑形成於具嵌入式電容印刷電路板，以曝露部份的第一電路圖樣151與第二電路圖樣152，於曝露的第一電路圖樣151與第二電路圖樣152上形成表面處理層(surface-treated layer)(未顯示於圖中)，依據傳統增建(buildup)程序可再形成外層(outer layer)。
以下描述依照本發明另一實施例之具嵌入式電容印刷電路板的製作過程。
第13圖至第23圖繪示依照本發明另一實施例之具嵌入式電容印刷電路板製作過程的截面圖。
如第13圖所示，一介電體212，第一電極層214a及第二電極層216a分別形成於介電體212的上表面以及下表面。介電體212可由有機材料、陶瓷或填充陶瓷之有機材料或其組合所形成，可在薄結構之情況下最大化電容值。
第一電極層214a及第二電極層216a可由金屬箔形成，例如為銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、鐵(Fe)、鈦(Ti)、錫(Sn)、鎳(Ni)、鉬(Mo)。
第一電極層214a及第二電極層216a可由濺鍍、附著或電鍍形成於介電體212的上表面及下表面。
接著，如第14圖所示，第一圖樣電極214係藉由選擇性移除第一電極層214a而形成。形成第一圖樣電極214的方法係使用樹脂或薄膜類型阻劑於第一電極層214a上以形成一圖樣，透過曝光與顯影程序打開要被蝕刻的部份，以蝕刻液蝕刻此部份，或僅鍍覆已顯影部份。當然第一圖樣電極214亦可使用其他方式形成。
接著，如第15圖所示，第一絕緣材料221以及第一金屬層251a形成以覆蓋第一圖樣電極214。其中第一絕緣材料221 具有低導電性而使電流幾乎無法通過。第一絕緣材料221可由多種材料形成，例如半固化片、聚亞醯胺、乙烯對苯二甲酸酯、氰化酯、味之素建立膜、環氧樹脂等材料或其類似物。
此外，第一金屬層251a可由金屬材料形成，例如為銅(Cu)、銀(Ag)、金(Au)、鋁(Al)、鐵(Fe)、鈦(Ti)、錫(Sn)、鎳(Ni)、鉬(Mo)。
接著，如第16圖所示，第二圖樣電極216係藉由選擇性移除第二電極層216a而形成。
如第17圖所示，第二絕緣材料222以及第二金屬層252a順序性沈積與形成以覆蓋第二圖樣電極216。如第18圖所示，形成內層導孔的第一導孔241與第二導孔242，第一絕緣材料221與第二絕緣材料222透過第一導孔241與第二導孔242處理，第一電路圖樣251與第二電路圖樣252係內層電路圖樣，形成於第一絕緣材料221的上表面與第二絕緣材料222的下表面。
接著，如第19圖所示，空腔220a係藉由穿過第一絕緣材料221與第二絕緣材料222當中第一圖樣電極214與第二圖樣電極216未形成的區域而形成。意即，為安裝晶片電容230，從一表面至另一表面，穿過第一絕緣材料221與第二絕緣材料222當中第一圖樣電極214與第二圖樣電極216未形成的區域而形成空腔220a。
空腔220a可由雷射切割、佈線、打孔等方式，形成於第一絕緣材料221與第二絕緣材料222中。
接著，如第20圖所示，固定膠帶260附著於第二絕緣材料222的下表面以覆蓋空腔220a，並將晶片電容230插入空腔220a內。
接著，如第21圖所示，第三絕緣材料223與第三金屬層253a係外層絕緣材料，以覆蓋第一電路圖樣251與晶片電容230。如第22圖所示，固定膠帶260被移除，第四絕緣材料224與第四金屬層254a係外層絕緣材料，以覆蓋第二電路圖樣252 與晶片電容230。
接著，如第23圖所示，形成外層導孔與外層電路圖樣，外層絕緣材料透過外層導孔處理。更明確的說，形成第三導孔243與第四導孔244，第三絕緣材料223與第四絕緣材料224透過第三導孔243與第四導孔244處理，第三電路圖樣253與第四電路圖樣254形成於第三絕緣材料223與第四絕緣材料224的上表面與下表面。
具有開口的阻劑形成於具嵌入式電容印刷電路板，以曝露部份的第三電路圖樣253與第四電路圖樣254，於曝露的第三電路圖樣253與第四電路圖樣254上形成表面處理層(未顯示於圖中)，依據傳統增建程序可再形成外層。
如第1圖所示，依照本發明一實施例之具嵌入式電容印刷電路板，依據晶片電容的厚度或元件電極的方向，晶片電容的第一元件電極與第二元件電極其中任一電極，可經由導孔電性連接至片狀電容。如第3圖所示，晶片電容的第一元件電極與第二元件電極，兩者皆可經由導孔電性連接至片狀電容。
第24圖繪示一截面圖，顯示如第23圖所示導孔的一種變體方式。參照第24圖，形成於具嵌入式電容印刷電路板中的導孔結構可以是如a所示的盲孔(blind via-hole,BVH)，或是如b所示的通孔(plated through-hole,PTH)。於此例中，盲孔及通孔的內部可鍍覆金屬材料，例如銅。
同時，主動元件可安裝於基板中晶片電容安裝的位置上。
從前所述可知，依照本發明一實施例之具嵌入式電容印刷電路板及其製造方法，因片狀電容與晶片電容安裝於基板的同一層中，可改善電流供應能力，並於高電容值及低電容值皆可滿足低容許範圍，可應用至許多領域。
在如上所述結構中，安裝有兩種電容而因仍可維持基板的最小厚度，可確保可靠性並可實現具嵌入式電容的薄基 板。
在操作與功能方面，相較於僅安裝晶片電容的類型，當同時安裝有晶片電容與片狀電容，可改善電流供應能力及效率。此外，在僅安裝晶片電容的類型中，由於電容對溫度的相依性或是圖樣的局部集中，難以降低阻抗(impedance)，然而混合使用具有不同性質的電容，可改善電容值的容許範圍，且因圖樣並非局部集中，可改善阻抗。更甚者，因電流穩定性的不足被補強，於射頻的操作可靠度也因而提升。
如此具高電容與低損耗的基板結構可應用至封裝基板(4-6層)，因此可實現高效能低厚度的複雜具嵌入式電容的基板(包括具嵌入式電容印刷電路板)。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧具嵌入式電容印刷電路板
110‧‧‧片狀電容
112‧‧‧介電體
114‧‧‧第一圖樣電極
116‧‧‧第二圖樣電極
120‧‧‧絕緣材料
130‧‧‧晶片電容
132‧‧‧第一元件電極
134‧‧‧第二元件電極
140‧‧‧導孔
150‧‧‧電路圖樣

Claims (20)

  1. 一種具嵌入式電容印刷電路板，包括：至少一片狀電容；一絕緣材料，用以覆蓋該片狀電容；以及一晶片電容，安裝於該絕緣材料內，以並列地(parallelly)配置於該片狀電容的一側。
  2. 如申請專利範圍第1項所述之具嵌入式電容印刷電路板，其中該晶片電容於一水平方向並列地配置於該片狀電容的一側。
  3. 如申請專利範圍第1項所述之具嵌入式電容印刷電路板，其中該晶片電容與該片狀電容串聯或並聯。
  4. 如申請專利範圍第1項所述之具嵌入式電容印刷電路板，其中該片狀電容包括：一介電體；一第一圖樣電極，形成於該介電體之一上表面；以及一第二圖樣電極，形成於該介電體之一下表面。
  5. 如申請專利範圍第4項所述之具嵌入式電容印刷電路板，其中該介電體由有機材料、陶瓷或陶瓷填充(ceramic-filled)之有機材料或其組合所形成。
  6. 如申請專利範圍第4項所述之具嵌入式電容印刷電路板，其中該第一圖樣電極與該第二圖樣電極由一金屬箔形成。
  7. 如申請專利範圍第1項所述之具嵌入式電容印刷電路板，更包括：一導孔，經處理該絕緣材料而形成，用以電性連接該片狀電 容與該晶片電容；以及一電路圖樣，形成於該絕緣材料之一內部或一最外層表面。
  8. 如申請專利範圍第7項所述之具嵌入式電容印刷電路板，其中該晶片電容包括：一第一元件電極；以及一第二元件電極，形成於相對該第一元件電極的位置。
  9. 如申請專利範圍第8項所述之具嵌入式電容印刷電路板，其中該晶片電容形成使得該第一元件電極與該第二元件電極曝露於該絕緣材料，且該第一元件電極與該第二元件電極經由該絕緣材料之該最外層表面之一電路圖樣，電性連接至該片狀電容。
  10. 如申請專利範圍第8項所述之具嵌入式電容印刷電路板，其中該晶片電容形成使得該第一元件電極與該第二元件電極埋於該絕緣材料，且該第一元件電極與該第二元件電極經由該導孔電性連接至該片狀電容。
  11. 一種具嵌入式電容印刷電路板的製造方法，包括：形成至少一片狀電容以及一絕緣材料，該絕緣材料用以覆蓋該片狀電容；以及安裝一晶片電容於該絕緣材料內，該晶片電容係並列地配置於該片狀電容的一側。
  12. 如申請專利範圍第11項所述之具嵌入式電容印刷電路板的製造方法，其中形成該至少一片狀電容以及該絕緣材料之步驟包括：提供一介電體；形成一第一圖樣電極於該介電體的一表面上； 形成一第一絕緣材料以覆蓋該第一圖樣電極；以及形成一第二圖樣電極於該介電體的另一表面上，以使該第二圖樣電極相對於該第一圖樣電極。
  13. 如申請專利範圍第12項所述之具嵌入式電容印刷電路板的製造方法，其中安裝該晶片電容於該絕緣材料內之步驟包括：形成一空腔，以穿過該第一絕緣材料當中該第一圖樣電極與該第二圖樣電極未形成的區域；安裝該晶片電容於該空腔內；以及形成一第二絕緣材料以覆蓋該晶片電容。
  14. 如申請專利範圍第13項所述之具嵌入式電容印刷電路板的製造方法，其中於形成該空腔之後，更包括附著一固定膠帶至該第一絕緣材料的一表面以覆蓋該空腔；以及於形成該第二絕緣材料之後，更包括移除該固定膠帶。
  15. 如申請專利範圍第13項所述之具嵌入式電容印刷電路板的製造方法，其中於形成該第二絕緣材料之後，更包括：處理該第一絕緣材料與該第二絕緣材料至少其中之一者，並形成一導孔以電性連接該片狀電容與該晶片電容；以及形成一電路圖樣於該第一絕緣材料與該第二絕緣材料至少其中之一者之上。
  16. 如申請專利範圍第11項所述之具嵌入式電容印刷電路板的製造方法，其中形成該至少一片狀電容以及該絕緣材料之步驟包括：提供一介電體；形成一第一圖樣電極於該介電體之一表面上；形成一第一絕緣材料以覆蓋該第一圖樣電極； 形成一第二圖樣電極於該介電體的另一表面上以相對於該第一圖樣電極；以及形成一第二絕緣材料以覆蓋該第二圖樣電極。
  17. 如申請專利範圍第11項所述之具嵌入式電容印刷電路板的製造方法，其中安裝該晶片電容於該絕緣材料內之步驟包括：形成一空腔，以穿過該第一絕緣材料與該第二絕緣材料當中該第一圖樣電極與該第二圖樣電極未形成的區域；安裝該晶片電容於該空腔內；以及形成一外層絕緣材料以覆蓋該晶片電容。
  18. 如申請專利範圍第17項所述之具嵌入式電容印刷電路板的製造方法，其中於形成該空腔之後，更包括附著一固定膠帶至該第一絕緣材料之一表面或該第二絕緣材料之一表面以覆蓋該空腔；以及於形成該外層絕緣材料之後，更包括移除該固定膠帶。
  19. 如申請專利範圍第17項所述之具嵌入式電容印刷電路板的製造方法，其中於形成該空腔之前，更包括：形成一內層導孔以處理該第一絕緣材料與該第二絕緣材料至少其中之一者；形成一內層電路圖樣於該第一絕緣材料與該第二絕緣材料至少其中之一者之上。
  20. 如申請專利範圍第17項所述之具嵌入式電容印刷電路板的製造方法，其中於形成該外層絕緣材料之後，更包括：形成一外層導孔以處理該外層絕緣材料；形成一外層電路圖樣於該外層絕緣材料之上。
TW102100150A 2012-01-04 2013-01-03 具嵌入式電容印刷電路板及其製造方法 TW201347628A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120001125A KR20130080294A (ko) 2012-01-04 2012-01-04 커패시터 내장형 인쇄회로기판 및 그의 제조방법

Publications (1)

Publication Number Publication Date
TW201347628A true TW201347628A (zh) 2013-11-16

Family

ID=48694644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100150A TW201347628A (zh) 2012-01-04 2013-01-03 具嵌入式電容印刷電路板及其製造方法

Country Status (3)

Country Link
US (1) US20130170154A1 (zh)
KR (1) KR20130080294A (zh)
TW (1) TW201347628A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513390B (zh) * 2014-02-24 2015-12-11 Unimicron Technology Corp 電路板及其製造方法
CN107613642A (zh) * 2017-08-31 2018-01-19 江苏普诺威电子股份有限公司 含阶梯槽埋容线路板的制作方法
TWI736935B (zh) * 2019-04-24 2021-08-21 大陸商宏啟勝精密電子（秦皇島）有限公司 電路板製作方法
TWI830291B (zh) * 2022-06-23 2024-01-21 大陸商宏啟勝精密電子（秦皇島）有限公司 內嵌電容之電路板及其製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052761B1 (ko) * 2013-11-21 2019-12-09 삼성전기주식회사 칩 내장 기판 및 그 제조 방법
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
FR3050071B1 (fr) * 2016-04-08 2018-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Memoire resistive, procedes de fabrication et de programmation associes
US11696409B2 (en) * 2016-09-30 2023-07-04 Intel Corporation Vertical embedded component in a printed circuit board blind hole
WO2018093379A1 (en) * 2016-11-18 2018-05-24 Intel Corporation Package with wall-side capacitors
US20200343616A1 (en) * 2019-04-24 2020-10-29 Raytheon Company Frequency selective capacitively tuned ground bonds for high isolation in rf devices
CN117560860A (zh) * 2022-08-04 2024-02-13 辉达公司 堆叠多个印刷电路板的方法和配置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI513390B (zh) * 2014-02-24 2015-12-11 Unimicron Technology Corp 電路板及其製造方法
CN107613642A (zh) * 2017-08-31 2018-01-19 江苏普诺威电子股份有限公司 含阶梯槽埋容线路板的制作方法
TWI736935B (zh) * 2019-04-24 2021-08-21 大陸商宏啟勝精密電子（秦皇島）有限公司 電路板製作方法
TWI830291B (zh) * 2022-06-23 2024-01-21 大陸商宏啟勝精密電子（秦皇島）有限公司 內嵌電容之電路板及其製造方法

Also Published As

Publication number Publication date
US20130170154A1 (en) 2013-07-04
KR20130080294A (ko) 2013-07-12

Similar Documents

Publication Publication Date Title
TW201347628A (zh) 具嵌入式電容印刷電路板及其製造方法
US8586875B2 (en) Wiring board and method for manufacturing the same
JP3866265B2 (ja) キャパシタ内蔵型プリント基板およびその製造方法
KR100691621B1 (ko) 박막 커패시터 내장된 인쇄회로기판 제조방법
US8541695B2 (en) Wiring board and method for manufacturing the same
TWI484875B (zh) 電路板及電路板製作方法
EP2644010B1 (en) Printed circuit board and method for manufacturing the same
JP4638768B2 (ja) キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法
CN104902696A (zh) 一种基于埋线结构在印制电路板上制作铜柱的方法
KR100674321B1 (ko) 방열특성이 향상된 인쇄회로기판 및 그 제조방법
EP2656702B1 (en) Printed circuit board and method for manufacturing the same
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR20190024243A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20110104395A (ko) 인쇄회로기판 및 그 제조방법
JP2015159153A (ja) 電子部品内蔵多層配線板
KR102534940B1 (ko) 인쇄회로기판
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR101046084B1 (ko) 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
JP4203425B2 (ja) 両面型回路配線基板の製造方法
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
US20030047355A1 (en) Printed wiring board with high density inner layer structure
KR100894701B1 (ko) 경연성 인쇄회로기판 및 그 제조방법