CN117256203A - 用于印刷电路板的印刷去耦平面 - Google Patents
用于印刷电路板的印刷去耦平面 Download PDFInfo
- Publication number
- CN117256203A CN117256203A CN202280028075.3A CN202280028075A CN117256203A CN 117256203 A CN117256203 A CN 117256203A CN 202280028075 A CN202280028075 A CN 202280028075A CN 117256203 A CN117256203 A CN 117256203A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- printed circuit
- substrate
- printed
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 116
- 229910052802 copper Inorganic materials 0.000 claims abstract description 115
- 239000010949 copper Substances 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 229910000679 solder Inorganic materials 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 20
- 229910052799 carbon Inorganic materials 0.000 claims description 18
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 8
- 150000001879 copper Chemical class 0.000 abstract description 12
- 230000007613 environmental effect Effects 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 5
- 230000009467 reduction Effects 0.000 abstract description 4
- 238000013461 design Methods 0.000 abstract description 2
- 239000000976 ink Substances 0.000 description 22
- 238000007639 printing Methods 0.000 description 14
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 239000000654 additive Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011152 fibreglass Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 239000002351 wastewater Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 239000011188 CEM-1 Substances 0.000 description 1
- 239000011192 CEM-5 Substances 0.000 description 1
- 101100257127 Caenorhabditis elegans sma-2 gene Proteins 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
印刷电路板(RGB)是几乎在所有电子产品中使用的基本组件。RGB为电子组件提供电连接和机械支撑，并且通常由被层压到一个或多个非导电基板层上、通过一个或多个非导电基板层层压和/或在一个或多个非导电基板层之间层压的铜层制成。取决于电路复杂性和性能要求，可以在单个PCB中使用多个铜层。除了两个铜层之外，向PCB添加额外铜层的材料成本和环境影响显著增加。PCB内的多个内部导电层(例如，覆铜板或CCL)是使用能量密集型工艺创建的，需要大量的水和化学品。如果PCB设计能够使内部导电层的数量最小化，包括使用一个或多个印刷去耦层替代层压铜层，则能够实现显著环境节省和制造成本降低。在本文中所描述的实现方式提供了一种印刷电路板，其包括：基板306；第一铜层338，其被层压到所述基板的第一侧以形成第一导电金属路径；第一焊接掩模342，其被施加在所述第一铜层和所述基板的所述第一侧上以将导电金属路径的第一阵列相对于外部环境密封；以及第一去耦合平面302，其使用导电墨水被印刷在所述印刷电路板上。
Description
背景技术
印刷电路板(PCB)使用从被层压到非导电基板上的金属片蚀刻出的导电迹线、通孔和其他特征来机械地支撑和电互连电子组件的阵列。通常，PCB包括用于噪声去耦的至少一个内部铜层，以及被用于形成导电迹线、通孔和其他特征的至少第二铜层。
发明内容
在本文中所描述和所要求保护的实现方式提供了一种印刷电路板，包括：基板，其形成用于所述印刷电路板的机械基底；被层压到所述基板的第一侧的第一铜层，其形成用于所述印刷电路板的第一导电金属路径；第一焊接掩模，其被施加在所述第一铜层和所述基板的所述第一侧上，以相对于外部环境而密封所述导电金属路径的第一阵列；以及使用导电墨水被印刷在所述印刷电路板上的第一去耦平面。
在本文中所描述和所要求保护的实现方式还提供了一种制造印刷电路板的方法，所述方法包括：提供形成用于所述印刷电路板的机械基底的基板；将第一铜层层压到所述基板的第一侧，所述第一铜层形成用于所述印刷电路板的导电金属路径的第一阵列；将第一焊接掩模施加在所述第一铜层和所述基板的所述第一侧上，以相对于外部环境而密封所述导电金属路径的第一阵列；以及使用导电墨水将第一去耦平面印刷在所述印刷电路板上。
在本文中还描述和记叙了其他实现方式。提供本发明内容以以简化形式介绍对概念的选择，这些概念将在下文的详细描述中进一步描述。本发明内容并非旨在识别所要求保护的主题的关键特征或基本特征，也并不旨在用于限制所要求保护的主题的范围。
附图说明
图1图示了包括印刷去耦平面的示例性印刷电路板(PCB)的截面视图。
图2图示了与包括印刷去耦平面的示例性PCB叠层相比的常规PCB叠层。
图3图示了包括单个印刷去耦平面的另一示例性PCB叠层。
图4图示了来自常规PCB叠层的辐射发射与包括印刷去耦平面的示例性PCB叠层的比较。
图5图示了从常规PCB叠层发射的共模噪声与包括印刷去耦平面的示例性PCB叠层相比的比较。
图6图示了用于制造包括印刷去耦平面的示例性PCB的示例性操作。
图7图示了用于制造包括印刷去耦平面的示例性PCB的其他示例性操作。
具体实施方式
印刷电路板(PCB)是几乎在所有电子产品中使用的基本组件。PCB为电子组件提供电连接和机械支撑，并且通常由被层压到一个或多个非导电基板层上、通过一个或多个非导电基板层层压和/或在一个或多个非导电基板层之间层压的铜层制成。铜层被蚀刻有迹线、平面和其他特征，以创建用于电子组件的电连接。通过非导电基板层形成通孔以连接(一个或多个)基板层的相对侧上的电子组件。
取决于电路复杂性和性能要求，可以在单个PCB中利用多个铜层。例如，第二铜层常常被用于提供电气接地和/或去耦平面，以满足噪声和电磁兼容性(EMC)要求。除了两个铜层之外，向PCB添加额外铜层的材料成本和环境影响会显著增加。这是因为内部导电层(例如，覆铜板或CCL)是使用时间和能量密集型工艺来创建的，其需要大量的水和化学品。如果PCB设计能够使内部导电层的数量最小化，包括使用一个或多个印刷去耦层替代层压铜层，则能够实现显著的环境节省和PCB制造成本降低。
图1图示了包括印刷去耦平面102、104的示例性印刷电路板(PCB)100的截面视图。PCB 100包括具有导电通孔(例如，通孔110、112、114)、迹线(例如，迹线116、118)以及在其上的其他导电路径或区域的网络的绝缘基板106(例如，具有环氧树脂粘合剂的编织玻璃纤维布)。PCB 100还包括被焊接到基板106的第一侧上的导电路径网络上的各种电子组件(例如，电子组件120、122、124)以及被焊接到基板106的第二侧上的导电路径网络上的其他电子组件(例如，电子组件126)以创建功能性电网络，所述功能性电网络互连基板106的这两侧上的电子组件，以及通过基板106。
在各种实现方式中，电子组件120、122、124、126或者其他电子组件(未示出)可以包括电容器、电阻器、微处理器、存储设备等。PCB 100可以是单面的(例如，具有形成导电网络的一个层)、双面的(例如，具有形成导电网络的两个导电层，如在图1中所示的)或者多层(例如，具有形成导电网络的内导电层和外导电层)。在本文中所描述的各种实现方式可以在单面、双面或多层PCB上实现。
基板106的不同侧上的导电路径可以与通孔连接。在各种实现方式中，与在图1中所示的相比，在PCB 100中包括的导电迹线、通孔和其他路径以及电子组件的数量和复杂性要大得多。此外，在本文中所指代的PCB被定义为在其上或者在其中形成有导电路径网络的任何绝缘基板。在各种实现方式中，基板106可以包括陶瓷、玻璃纤维、塑料(例如，柔性聚合物)或者其任意组合。在一个示例性实现方式中，PCB 100是在聚酰亚胺基板上的柔性印刷电路(“FPC”)。导电路径或区域通常由铜合金(在本文中也被简称为铜)制成。
由于电子组件120、122、124、126在PCB 100内的紧密接近度，由电子组件之一和/或其相关联的导电网络引起的电感可能导致不可接受的噪声和/或干扰。常规地，第二铜层被用于提供去耦平面，从而为由电子组件120、122、124、126中的任意电子组件生成的高频电流提供返回到其源的返回路径。否则，所述高频电流将作为电磁噪声从电子组件向外辐射，并且可能干扰电子组件120、122、124、126中的(一个或多个)其他电子组件的操作。然而，如上文所提到的，额外的铜层在制造过程中增加了大量的成本和环境影响。
导电墨水是可印刷的并且适合于在PCB(诸如PCB 100)上印刷一个或多个外部噪声去耦层。在各种实现方式中，所述导电墨水可以包括碳、铜、银或者其他导电材料，其以粉末形式悬置在可印刷溶液内。由于铜、银和其他金属易于导电，因此其用于制造印刷去耦平面102、104允许印刷去耦平面102、104用作高频电流返回路径和用于低频电流的公共电气接地两者。例如，尽管比铜和银的阻抗更高，但是使用碳粉的导电墨水仍然有效地用于创建去耦平面，以用作高频电流返回路径来隔离噪声并且提供电子组件之间的去耦。可以在铜导电网络(例如，迹线和通孔)中另外提供用于低频电流的公共电气接地。如在本文中所使用的、用于形成导电网络(例如，迹线和通孔)的铜结构和层包括将铜作为其主要成分的合金。如在本文中所使用的导电墨水中使用的铜、银或者其他金属粉末包括粉末合金，所述粉末合金包括铜、银或者其他导电金属作为主要成分。
替代使用内部铜层来提供噪声去耦平面，印刷去耦平面102、104被印刷在PCB 100的顶部和底部，以实现与层压铜去耦平面相似或更好的性能，这减少了PCB 100内的总铜层数。与层压铜层相比，印刷去耦平面102、104通过印刷导电层需要更少的能量和材料实现了环境和成本节约两者，并且需要更少的制造过程步骤(参见例如图6和下文的详细描述)。这允许使用(一个或多个)印刷去耦平面以比(一个或多个)常规层压铜去耦平面更低的成本来生产更环保的电子产品。
图2图示了与包括印刷去耦平面202、204的示例性PCB叠层200相比的常规PCB叠层228。PCB叠层200、228两者被图示为利用基板208的两侧。在其他实现方式中，仅基板208的一侧被用于形成PCB叠层。此外，常规的PCB叠层228被图示为4层叠层，并且PCB叠层200被图示为等效功能的2层叠层。在其他实现方式中，PCB叠层200、228两者可以具有更多或更少的铜层，然而，出于噪声去耦目的，根据当前公开的技术由任意数量的铜层制成的PCB叠层可以与需要额外铜层的常规PCB叠层相似地起作用。
常规的4层PCB叠层228包括基板208，如上文参考图1的基板106所描述的。铜去耦平面230、232被施加到基板208的每一侧。在铜去耦平面230、232中的每个铜去耦平面上施加预浸料层234、236(例如，介电粘合剂)以将铜去耦平面230、232与被施加在预浸料层234、236上的铜导电网络平面238、240电隔离。预浸料层234、236还用于将铜去耦平面230、232分别粘附到铜导电网络平面238、240。焊接掩模层242、244(例如，薄聚合物)被施加在铜导电网络平面238、240上以保护铜导电网络和下面的暴露区域免受来自外部环境的损坏(例如，腐蚀、机械冲击损坏等)，以及在铜导电网络的特征之间提供额外的隔离。
根据当前公开的技术的2层PCB叠层200包括与基板208相似的基板206，也如上文参考图1的基板106所描述的。铜层238、240被层压到基板206的每一侧，并且随后被蚀刻和/或电镀以形成导电网络。焊接掩模层242、244(例如，薄聚合物)被施加在铜导电网络平面238、240上以保护铜导电网络和下面的暴露区域免受来自外部环境的损坏(例如，腐蚀、机械冲击损坏等)，以及在导电网络的特征之间提供额外的隔离。
与电气接地、焊盘和旨在保持暴露的其他铜特征相对应的部分可以被掩蔽，使得焊接掩模被排除在那些区域之外。印刷去耦平面202、204被印刷在焊接掩模层242、244上，并且起到与常规4层PCB叠层228的层压铜去耦平面230、232相似的目的。印刷去耦平面202、204可以借助于在排除区域中缺少焊接掩模而与导电网络内的电气接地相连接。这将印刷去耦平面202、204电链接到导电网络内的地，这可以改进印刷去耦平面202、204的去耦功能和/或允许印刷去耦平面202、204用作接地的替代路径。更具体而言，如果印刷去耦平面202、204足够导电，则印刷去耦平面202、204可以至少用作高频电流返回路径并且进一步用作用于低频电流的公共电气接地。
图3图示了包括单个印刷去耦平面302的另一示例性PCB叠层300。与图2的PCB叠层200相比，PCB叠层300仅将基板306的一侧用于形成导电网络的铜层338。因此，PCB叠层300可以被称为1层叠层，其可以被认为在功能上等同于常规的2层叠层。
根据当前公开的技术的1层PCB叠层300包括基板306，如上文参考图1的基板106所描述的。铜层338被层压到基板306的一侧，并且随后被蚀刻和电镀以形成导电网络。焊接掩模层342(例如，薄聚合物)被施加在铜导电网络平面338上，以保护铜导电网络和下面的暴露区域免受外部环境的损坏(例如，腐蚀、机械冲击损坏等)，以及在导电网络的特征之间提供额外的隔离。
导电去耦平面302被印刷在基板306的任一侧(或者这两侧)上，如由虚线框所图示的，其指示去耦平面302在两个可能的位置中。无论位置如何，导电去耦平面302与常规2层PCB叠层的层压铜去耦平面起到相似目的。当被印刷在基板306上方时，导电去耦平面302被印刷在焊接掩模342上方，并且可以省略焊接掩模344。当被印刷在基板306下方时，可以首先在基板306上施加焊接掩模344，然后是导电去耦平面302。
在一些实现方式中，印刷去耦平面302可以通过使用通过基板306的通孔与导电网络内的电气接地相连接。印刷去耦平面302可以至少用作高频电流返回路径，并且在印刷去耦平面302足够导电的情况下，还可以用作用于低频电流的公共电气接地。在一些实现方式中，可以在印刷去耦平面302上施加另外的焊接掩模层以保护去耦平面302免受来自外部环境的损坏(例如，腐蚀、机械冲击损坏等)。
图4图示了来自常规PCB叠层405的辐射发射与来自包括印刷去耦平面410的示例性PCB叠层的辐射发射的比较。来自常规PCB叠层的辐射发射在大约180MHz和210MHz(位置8、9和12)处达到峰值约为30bBuV。这与来自包括印刷去耦平面的示例性PCB叠层的辐射发射相比，其在大约35MHz和60MHz(位置1、3和4)处峰值约为25bBuV，辐射发射减少了大约17％。
图5图示了从常规PCB叠层505发射的共模噪声与从包括印刷去耦平面510的示例性PCB叠层发射的共模噪声的比较。从常规PCB叠层发射的共模噪声峰值约为20.2V。这与来自包括印刷去耦平面的示例性PCB叠层发出的共模噪声相比较，其峰值约为7.8V，峰到峰噪声降低了约61％。
图6图示了用于制造包括印刷去耦平面的示例性PCB的示例性操作600。多层PCB需要大量的能量和资源来生产。通常，处理需要清洁、表面准备、电镀和蚀刻的多个步骤。这些活动需要大量的清洁水、化学溶液和能量。诸如酸溶液、溶剂和废水的用过的化学品对环境有害。如果将一些常规的层压/蚀刻/电镀铜层替换为PCB顶部和/或底部的可印刷导电层，则可以在更短的时间段内使用更少的原材料和更少的能量消耗来制造PCB，并且通过减少废水和化学副产品来改善环境影响。操作600以材料切割操作605开始，操作605将PCB基板切割成期望的形状和尺寸。
在用于制造常规印刷电路板叠层的方法中，接下来使用多个步骤的序列将层压铜去耦平面放置到PCB基板上(例如，脱脂、微蚀刻、施加湿膜、曝光、显影、应用新溶液、精密蚀刻、浓缩冲洗、剥离、应用新溶液、废水冲洗、内层自动光学检测(AOI)、穿孔、碱洗、预浸、氧化物置换、冷却、层压、切割和研磨，在其之间存在许多酸洗、级联水洗和干燥步骤)。这些操作通常被单个操作替换，即印刷去耦平面650，与用于制造常规印刷电路板叠层的方法相比，该操作在方法600中稍后执行。
操作600继续钻孔PCB基板以用于机械附接和通孔610、施加通孔镀铜(PTH)615、施加外层镀铜620、在镀铜625上执行阻抗测试、执行外层自动化光学检查(AOI)630、在镀铜635上施加焊接掩模、丝印PCB 640、并且在镀铜645上执行另一阻抗测试。接下来，替代上文在常规方法中提到的用于将层压铜去耦平面放置到PCB基板上的多个步骤，执行印刷去耦平面650(例如，印刷碳(或者其他导电)墨水)的单个步骤。如上文所描述的，导电墨水印刷过程比放置层压铜去耦平面更简单并且更环保。操作600以布线PCB 655、在PCB 660上执行电气测试(e-test)、在PCB 665上执行最终检查(FQA、FQC)、将有机可焊性防腐剂(OSP)施加到PCB 670以及封装PCB 675结束。
在各种实现方式中，与执行制造4层PCB(具有层压铜去耦平面)的常规方法相比，执行方法600以制造2层PCB(具有印刷去耦平面)节省的总成本、水消耗、电力和时间可能分别约为35-45％、85-95％、10-20％、75-85％。此外，对于制造1.60mm厚的中Tg PCB，用于制造2层PCB(具有印刷去耦平面)的总成本与制造4层PCB(具有层压铜去耦平面)相比可能约为70-90％。又进一步地，制造2层PCB(具有印刷去耦平面)可能需要比4层PCB(具有层压铜去耦平面)少92％的水和14.8％的电力。
图7图示了用于制造包括印刷去耦平面的示例性PCB的另外的示例性操作700。提供操作705提供形成用于PCB的机械基底的平面基板。在各种实现方式中，PCB基板包括陶瓷、玻璃纤维、塑料或者其任意组合。此外，PCB基板可以是FR-1至FR-6材料、G-10或G-11材料、CEM-1至CEM-5材料、PTFE、PTFE复合材料、RF-35、铝或者其他金属芯板(即，绝缘金属基板)、氧化铝、聚酰亚胺箔和聚酰亚胺-氟聚合物复合箔。
第一层压操作710将第一铜层层压到基板的第一侧，形成用于PCB的迹线的第一阵列(或者导电金属路径)。层压的第一铜层在PCB基板上形成一个或多个导电金属路径和/或焊盘。第一施加操作715在第一铜层和基板的第一侧上方施加第一焊接掩模，以相对于外部环境而密封所述迹线的第一阵列。第一焊接掩模防止所述迹线的第一阵列(或铜导电网络)和下面的暴露区域受到外部环境的损坏(例如，腐蚀、机械冲击损坏等)，并且在所述迹线的第一阵列的特征之间提供额外的隔离。第一印刷操作720使用导电墨水在印刷电路板上印刷第一去耦平面。所述第一去耦平面用作高频电流返回路径和/或用于低频电流的公共电气接地。
第二层压操作725在PCB上层压第二铜层，以形成PCB的迹线的第二阵列(或者导电金属路径)。层压的第二铜层在PCB基板上形成一个或多个导电金属路径和/或焊盘。在各种实现方式中，所述第二铜层可以被层压到基板的第二侧或者在第一去耦平面上方。层压操作710、725通常是减成、加成和/或半加成工艺的集合。在减成工艺中，PCB基板开始将一个或两个平面表面完全涂有金属(例如，铜)。从PCB基板上移除金属区域，留下剩余导电路径和焊盘的网络。在加成工艺中，导电路径和焊盘的网络被电镀到未涂层的PCB基板上。在半加成工艺中，PCB基板在PCB的一个或两个平面表面上包含金属的薄涂层。将反向掩模施加于PCB基板，其中，向PCB的未掩模区域添加额外的金属镀层。剥离所述掩模，并且剥离任何剩余的薄铜区域，从而产生剩余的导电路径和焊盘的网络。
第二施加操作730在第二铜层上施加第二焊接掩模以相对于外部环境而密封迹线的第二阵列。在各种实现方式中，所述第二焊接掩模被施加到基板的任一侧或两侧和/或在第一或第二印刷去耦平面上方。所述第二焊接掩模防止迹线的第一阵列(或者铜导电网络)和下面的暴露区域受到外部环境的损坏(例如，腐蚀、机械冲击损坏等)，并且在迹线的第一阵列的特征之间提供额外的隔离。
第二印刷操作735使用所述导电墨水在印刷电路板上印刷第二去耦平面。在各种实现方式中，所述第二去耦平面被印刷在所述基板的任一侧或两侧上和/或被印刷在第一或第二焊接掩模上方。用于印刷操作720、735的导电墨水可以包括悬置在可印刷溶液内的碳、铜和银粉中的一种或多种。第二去耦平面也用作高频电流返回路径和/或用于低频电流的公共电气接地。在一些实现方式中，所述第一焊接掩模和/或所述第二焊接掩模被排除在与电气接地、焊盘和旨在保持暴露的其他铜特征相对应的第一铜层和/或第二铜层的一个或多个分离区域之外。借助于在排除区域中没有焊接掩模，因此印刷去耦平面可以与导电网络内的电气接地相连接。
拾取和放置操作740将额外的电子组件或者其他组件(例如，电阻器、电容器、集成电路和SOC)附接到PCB上。例如，额外的电子组件或者其他组件可以是干涉适配、焊接、粘附和/或机械紧固。额外的电子组件或者其他组件可以是潜在的噪声源，第一去耦平面通过提供前述高频电流返回路径和/或用于低频电流的公共电气接地来限制所述噪声源。
构成在本文中所描述的本发明的实施例的操作被不同地称为操作、步骤、对象或模块。可以按任意次序来执行操作，根据需要添加或省略操作，除非另有明确声明或权利要求语言固有地需要特定次序。
在本文中所公开和所要求保护的实现方式包括一种印刷电路板，包括：基板，其形成用于所述印刷电路板的机械基底；被层压到所述基板的第一侧的第一铜层，其形成用于所述印刷电路板的第一导电金属路径；第一焊接掩模，其被施加在所述第一铜层和所述基板的所述第一侧上方，以相对于外部环境而密封导电金属路径的第一阵列；以及使用导电墨水印刷在所述印刷电路板上的第一去耦平面。
在本文中所公开和所要求保护的实现方式还包括：被层压到所述基板的第二侧的第二铜层，其形成用于所述印刷电路板的导电金属路径的第二阵列；第二焊接掩模，其被施加在所述第二铜层和所述基板的所述第二侧上方，以相对于外部环境而密封所述导电金属路径的第二阵列；以及使用所述导电墨水印刷在所述第二焊接掩模上的第二去耦平面。
在本文中所公开和所要求保护的实现方式还包括：被层压在所述第一去耦平面上方的第二铜层，其形成用于所述印刷电路板的导电金属路径的第二阵列；第二焊接掩模，其被施加在所述第二铜层和所述第一印刷去耦平面上方，以相对于外部环境而密封所述导电金属路径的第二阵列；以及使用所述导电墨水印刷在所述第二焊接掩模上的第二去耦平面。
在本文中所公开的一些实现方式中，所述第一去耦平面被印刷在所述第一焊接掩模上方。
在本文中所公开的一些实现方式中，所述第一去耦平面被印刷在所述基板的第二侧上方。
在本文中所公开和所要求保护的实现方式还包括：第二焊接掩模，其被施加在所述第一去耦平面上方，以相对于外部环境而密封所述第一去耦平面。
在本文中所公开的一些实现方式中，所述第一焊接掩模被排除在所述第一铜层中与电气接地相对应的一个或多个分离区域之外，并且其中，所述第一去耦平面在所述一个或多个分离区域处被连接到电气接地。
在本文中所公开的一些实现方式中，所述导电墨水包括悬置在可印刷溶液内的碳、铜和银粉中的一种或多种。
在本文中所公开和所要求保护的实现方式还包括：被焊接到所述基板的一个或多个电子组件，其中，针对所述一个或多个电子组件，所述第一去耦平面用作高频电流返回路径和用于低频电流的公共电气接地中的一种或者这两种。
在本文中所公开的一些实现方式中，所述导电金属路径包括在所述印刷电路板上的通孔、迹线和焊盘中的一种或多种。
在本文中所公开和所要求保护的实现方式包括一种制造印刷电路板的方法，所述方法包括：提供形成用于所述印刷电路板的机械基底的基板；将第一铜层层压到所述基板的第一侧，以形成用于所述印刷电路板的导电金属路径的第一阵列；将第一焊接掩模施加在所述第一铜层和所述基板的所述第一侧上方，以相对于外部环境而密封所述导电金属路径的第一阵列；以及使用导电墨水将第一去耦平面印刷在所述印刷电路板上。
在本文中所公开和所要求保护的实现方式还包括：将第二铜层层压到所述基板的第二侧，以形成用于所述印刷电路板的导电金属路径的第二阵列；将第二焊接掩模施加在所述第二铜层和所述基板的所述第二侧上方，以相对于外部环境而密封所述导电金属路径的第二阵列；以及使用所述导电墨水将第二去耦平面印刷在所述印刷电路板上。
在本文中所公开和所要求保护的实现方式还包括：将第二铜层层压在所述第一去耦平面上，以形成用于所述印刷电路板的导电金属路径的第二阵列；将第二焊接掩模施加在所述第二铜层和所述第一印刷去耦平面上方，以相对于外部环境而密封所述导电金属路径的第二阵列；以及使用所述导电墨水将第二去耦平面印刷在所述第二焊接掩模上方。
在本文中所公开的一些实现方式中，所述第一去耦平面被印刷在所述第一焊接掩模上方。
在本文中所公开的一些实现方式中，所述第一去耦平面被印刷在所述基板的第二侧上方。
在本文中所公开和所要求保护的实现方式还包括：将第二焊接掩模施加在所述第一去耦平面上方，以相对于外部环境而密封所述第一去耦平面。
在本文中所公开的一些实现方式中，所述第一焊接掩模被排除在所述第一铜层中与电气接地相对应的一个或多个分离区域之外，并且其中，所述第一去耦平面在所述一个或多个分离区域处被连接到电气接地。
在本文中所公开的一些实现方式中，所述导电墨水包括悬置在可印刷溶液内的碳、铜和银粉中的一种或多种。
在本文中所公开和所要求保护的实现方式包括一种印刷电路板，包括：基板，其形成用于所述印刷电路板的机械基底；被层压到所述基板的第一侧的第一铜层，其形成用于所述印刷电路板的导电金属路径的第一阵列；第一焊接掩模，其被施加在所述第一铜层和所述基板的所述第一侧上方，以相对于外部环境而密封所述导电金属路径的第一阵列；使用导电碳墨水印刷在所述印刷电路板上的第一碳去耦平面；被层压到所述基板的第二侧的第二铜层，其形成用于所述印刷电路板的导电金属路径的第二阵列；第二焊接掩模，其被施加在所述第二铜层和所述基板的所述第二侧上方，以相对于外部环境而密封所述导电金属路径的第二阵列；以及使用所述导电碳墨水印刷在所述第二焊接掩模上方的第二碳去耦平面。
在本文中所公开的一些实现方式中，所述导电碳墨水包括悬置在可印刷溶液内的碳、铜和银粉中的一种或多种。
以上说明书、示例和数据提供了对本发明的示例性实施例的结构和使用的完整描述。由于可以在不背离本发明的精神和范围的情况下做出本发明的许多实施例，因此本发明存在于下文所附的权利要求中。此外，不同实施例的结构特征可以在又一实施例中组合而不背离所引用的权利要求。
Claims (20)
1.一种印刷电路板，包括：
基板，其形成用于所述印刷电路板的机械基底；
被层压到所述基板的第一侧的第一铜层，其形成用于所述印刷电路板的第一导电金属路径；
第一焊接掩模，其被施加在所述第一铜层和所述基板的所述第一侧上方，以相对于外部环境而密封导电金属路径的第一阵列；以及
使用导电墨水印刷在所述印刷电路板上的第一去耦平面。
2.根据权利要求1所述的印刷电路板，还包括：
被层压到所述基板的第二侧的第二铜层，其形成用于所述印刷电路板的导电金属路径的第二阵列；
第二焊接掩模，其被施加在所述第二铜层和所述基板的所述第二侧上方，以相对于所述外部环境而密封所述导电金属路径的第二阵列；以及
使用所述导电墨水印刷在所述第二焊接掩模上方的第二去耦平面。
3.根据权利要求1所述的印刷电路板，还包括：
被层压在所述第一去耦平面上方的第二铜层，其形成用于所述印刷电路板的导电金属路径的第二阵列；
第二焊接掩模，其被施加在所述第二铜层和所述第一印刷去耦平面上方，以相对于所述外部环境而密封所述导电金属路径的第二阵列；以及
使用所述导电墨水印刷在所述第二焊接掩模上方的第二去耦平面。
4.根据权利要求1所述的印刷电路板，其中，所述第一去耦平面被印刷在所述第一焊接掩模上方。
5.根据权利要求1所述的印刷电路板，其中，所述第一去耦平面被印刷在所述基板的第二侧上方。
6.根据权利要求1所述的印刷电路板，还包括：
第二焊接掩模，其被施加在所述第一去耦平面上方，以相对于所述外部环境而密封所述第一去耦平面。
7.根据权利要求1所述的印刷电路板，其中，所述第一焊接掩模被排除在所述第一铜层中与电气接地相对应的一个或多个分离区域之外，并且其中，所述第一去耦平面在所述一个或多个分离区域处被连接到电气接地。
8.根据权利要求1所述的印刷电路板，其中，所述导电墨水包括悬置在可印刷溶液内的碳、铜和银粉中的一种或多种。
9.根据权利要求1所述的印刷电路板，还包括：
被焊接到所述基板的一个或多个电子组件，其中，针对所述一个或多个电子组件，所述第一去耦平面用作高频电流返回路径和用于低频电流的公共电气接地中的一种或者这两种。
10.根据权利要求1所述的印刷电路板，其中，所述导电金属路径包括在所述印刷电路板上的通孔、迹线和焊盘中的一种或多种。
11.一种制造印刷电路板的方法，所述方法包括：
提供形成用于所述印刷电路板的机械基底的基板；
将第一铜层层压到所述基板的第一侧，以形成用于所述印刷电路板的导电金属路径的第一阵列；
将第一焊接掩模施加在所述第一铜层和所述基板的所述第一侧上方，以相对于外部环境而密封所述导电金属路径的第一阵列；以及
使用导电墨水将第一去耦平面印刷在所述印刷电路板上。
12.根据权利要求11所述的方法，还包括：
将第二铜层层压到所述基板的第二侧，以形成用于所述印刷电路板的导电金属路径的第二阵列；
将第二焊接掩模施加在所述第二铜层和所述基板的所述第二侧上方，以相对于外部环境而密封所述导电金属路径的第二阵列；以及
使用所述导电墨水将第二去耦平面印刷在所述印刷电路板上。
13.根据权利要求11所述的方法，还包括：
将第二铜层层压在所述第一去耦平面上方，以形成用于所述印刷电路板的导电金属路径的第二阵列；
将第二焊接掩模施加在所述第二铜层和所述第一印刷去耦平面上方，以相对于所述外部环境而密封所述导电金属路径的第二阵列；以及
使用所述导电墨水将第二去耦平面印刷在所述第二焊接掩模上方。
14.根据权利要求11所述的方法，其中，所述第一去耦平面被印刷在所述第一焊接掩模上方。
15.根据权利要求11所述的方法，其中，所述第一去耦平面被印刷在所述基板的第二侧上方。
16.根据权利要求11所述的方法，还包括：
将第二焊接掩模施加在所述第一去耦平面上方，以相对于所述外部环境而密封所述第一去耦平面。
17.根据权利要求11所述的方法，其中，所述第一焊接掩模被排除在所述第一铜层中与电气接地相对应的一个或多个分离区域之外，并且其中，所述第一去耦平面在所述一个或多个分离区域处被连接到电气接地。
18.根据权利要求11所述的方法，其中，所述导电墨水包括悬置在可印刷溶液内的碳、铜和银粉中的一种或多种。
19.一种印刷电路板，包括：
基板，其形成用于所述印刷电路板的机械基底；
被层压到所述基板的第一侧的第一铜层，其形成用于所述印刷电路板的导电金属路径的第一阵列；
第一焊接掩模，其被施加在所述第一铜层和所述基板的所述第一侧上方，以相对于外部环境而密封所述导电金属路径的第一阵列；
使用导电碳墨水印刷在所述印刷电路板上的第一碳去耦平面；
被层压到所述基板的第二侧的第二铜层，其形成用于所述印刷电路板的导电金属路径的第二阵列；
第二焊接掩模，其被施加在所述第二铜层和所述基板的所述第二侧上方，以相对于所述外部环境而密封所述导电金属路径的第二阵列；以及
使用所述导电碳墨水印刷在所述第二焊接掩模上方的第二碳去耦平面。
20.根据权利要求19所述的印刷电路板，其中，所述导电碳墨水包括悬置在可印刷溶液内的碳粉。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/075316 WO2023147691A1 (en) | 2022-02-03 | 2022-02-03 | Printed de-coupling plane for printed circuit boards |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117256203A true CN117256203A (zh) | 2023-12-19 |
Family
ID=80623812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280028075.3A Pending CN117256203A (zh) | 2022-02-03 | 2022-02-03 | 用于印刷电路板的印刷去耦平面 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117256203A (zh) |
| WO (1) | WO2023147691A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801489A (en) * | 1986-03-13 | 1989-01-31 | Nintendo Co., Ltd. | Printed circuit board capable of preventing electromagnetic interference |
| FI113937B (fi) * | 1989-02-21 | 2004-06-30 | Tatsuta Electric Wire & Gable | Painettu piirilevy ja menetelmä sen valmistamiseksi |
| DE4113231A1 (de) * | 1990-04-23 | 1991-10-24 | Mitsubishi Gas Chemical Co | Verfahren zur herstellung einer printplatine |
| US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
| CN101742814B (zh) * | 2009-12-22 | 2011-08-24 | 华为终端有限公司 | 一种印刷电路板屏蔽方法及印刷电路板 |
| CN104067389B (zh) * | 2012-04-26 | 2019-02-26 | 晟碟半导体（上海）有限公司 | 包括电磁吸收和屏蔽的半导体装置 |
-
2022
- 2022-02-03 WO PCT/CN2022/075316 patent/WO2023147691A1/en active Application Filing
- 2022-02-03 CN CN202280028075.3A patent/CN117256203A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023147691A1 (en) | 2023-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4288266B2 (ja) | 多層キャパシタ内蔵型のプリント基板の製造方法 | |
| CN108419376B (zh) | 一种选择性局部电镀高厚铜pcb板的制作方法 | |
| US7404250B2 (en) | Method for fabricating a printed circuit board having a coaxial via | |
| TWI422302B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
| JP2005183952A (ja) | 導電孔を有したプリント回路ボードの製造方法及びボード | |
| KR100499008B1 (ko) | 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법 | |
| US20100294543A1 (en) | Heat dissipating substrate and method of manufacturing the same | |
| JP2007184568A (ja) | 回路基板の製造方法 | |
| KR101422262B1 (ko) | 동박층이 형성된 기판과 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판 | |
| WO2014088357A1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20090110596A (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN110312380B (zh) | 一种侧面金属化边多层绝缘隔离电路板的制作生产方法 | |
| US8604346B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
| CN108834337A (zh) | 一种pcb的制作方法和pcb | |
| KR101854626B1 (ko) | 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판 | |
| US20080084678A1 (en) | Printed circuit board and a method for imbedding a battery in a printed circuit board | |
| KR20160124344A (ko) | 연성회로기판 및 그 제조방법 | |
| US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
| CN117256203A (zh) | 用于印刷电路板的印刷去耦平面 | |
| KR101765906B1 (ko) | 아노다이징을 이용한 회로기판 및 그 제조 방법 | |
| CN101641461B (zh) | 具有填铜穿透孔的多层印刷线路板 | |
| KR100516716B1 (ko) | 이중도통홀이 구비된 다층 인쇄회로기판의 제조방법 | |
| KR100632579B1 (ko) | 인쇄회로기판의 비아홀 형성방법 | |
| US20200413529A1 (en) | Circuit board | |
| KR101927479B1 (ko) | 인쇄회로기판 제조방법 및 그에 따라서 제조된 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |