JP2002016368A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2002016368A
JP2002016368A JP2000196325A JP2000196325A JP2002016368A JP 2002016368 A JP2002016368 A JP 2002016368A JP 2000196325 A JP2000196325 A JP 2000196325A JP 2000196325 A JP2000196325 A JP 2000196325A JP 2002016368 A JP2002016368 A JP 2002016368A
Authority
JP
Japan
Prior art keywords
power supply
layer
pattern
island
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000196325A
Other languages
English (en)
Other versions
JP3697382B2 (ja
Inventor
Ayako Takagi
亜矢子 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000196325A priority Critical patent/JP3697382B2/ja
Publication of JP2002016368A publication Critical patent/JP2002016368A/ja
Application granted granted Critical
Publication of JP3697382B2 publication Critical patent/JP3697382B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 不要輻射ノイズを効果的に抑制することが可
能な多層配線基板を提供する。 【解決手段】 回路動作が行われる信号線層と、信号線
層にグラウンド電位を与えるグラウンド層と、信号線層
に電源電位を与える電源層とが積層され、電源層に複数
の島状電源パターン1、2が設けられた多層配線基板で
あって、互いに隣接する島状電源パターンどうしの対向
部分の両端近傍において、互いに隣接する島状電源パタ
ーンどうしが容量性部材3によって接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線基板にお
ける不要輻射ノイズの低減対策に関するものである。
【0002】
【従来の技術】近年、パソコン等のデジタル機器では、
処理能力向上の観点からCPUのクロック周波数の高速
化が進んでおり、不要輻射ノイズすなわちEMIが問題
となってきている。
【0003】デジタル機器において、システムのクロッ
ク信号やデータ信号の高調波成分が不要輻射ノイズや伝
導エミッションの直接的な要因となる。また、このよう
な信号に起因する高周波電流が、システム内の導線、プ
リント基板或いは筐体に流れ込んだ場合の非意図的なア
ンテナの放射特性も、不要輻射の要因となる。したがっ
て、これらを抑制することがEMI対策として重要であ
る。
【0004】プリント基板内の高周波電流は、信号線と
グラウンドとの間で高周波信号が伝送することによるデ
ィファレンシャルモードと、クロック信号のオン/オフ
時に電源及びグラウンドに流れ込むスイッチング電流な
どによるコモンモードとに分解できる。ディファレンシ
ャルモード電流は、大きさが等しく方向が反対であり、
機能上必要な電流である。これに対して、コモンモード
電流は不要な電流であり、予測が困難でディファレンシ
ャルモード電流よりも小さい。ディファレンシャルモー
ド電流は、大きさが等しく方向が逆であるので、放射電
界も互いに打ち消し合う傾向にあるが、コモンモード電
流は、足し合わせによって放射電界が生成されるので、
一般にディファレンシャルモード電流よりも大きい放射
ノイズを引き起こす。したがって、コモンモードノイズ
を減らすことが、今後のEMI対策に望まれている。
【0005】通常は、ICの電源ピンやIC周辺にデカ
ップリングコンデンサを配置し、電源ノイズをグラウン
ドに逃がすなどの工夫がはかられている。また、多層配
線基板内における電源層とグラウンド層を対向して配置
し、電源インピーダンスを減らすようにしている。しか
し、電源層に流れ込んだ高周波電流には、クロック周波
数の高調波まで含まれており、いったん電源層に流れ込
んだ高周波電流は、電源層とグラウンド層の金属パター
ンによって形成される部分で共振を引き起こし、放射ノ
イズが発生することが知られている。
【0006】図18は、特開平11−261181号公
報に記載された技術を示したものである。多層プリント
回路基板において、上側の信号線層に、複数のビアホー
ルを介してそれぞれ電源層及びグラウンド層に接続され
た電源パターンとグラウンドパターンが設けてあり、電
源パターンとグラウンドパターンの間には、適当な間隔
でコンデンサ或いはコンデンサと抵抗の直列回路が挿入
されている。すなわち、電源パターンとグラウンドパタ
ーンをコンデンサで接続することにより、共振を低減す
るというものである。
【0007】図19は、特開平11−340629号公
報に記載された技術を示したものである。グラウンド層
と電源層とで信号線層を挟むような構造のプリント配線
板において、電源層を複数の電源パターンに分割し、分
割した導電パターン間がインダクタンス素子で接続され
ている。これにより、信号線からの電磁界を低減して放
射ノイズを抑制するというものである。この場合、導電
パターン間をインダクタンス素子で接続することから、
直流及び低周波成分は通過させることができるが、高周
波成分は通過させることはできない。
【0008】
【発明が解決しようとする課題】このように、デジタル
機器の処理速度の高速化に伴って不要輻射ノイズが問題
となってきており、それに対する改善策も提案されてい
る。しかしながら、多層配線基板において電源層が複数
の島状電源パターンを有している場合、電源層とグラウ
ンド層に挟まれた部分において島状電源パターンの幅や
長さに依存した共振が起こり、幅や長さの短い島状電源
パターンでは容易にノイズが端部に到達し、周囲の導電
パターンや外部空間にノイズが伝達するという問題があ
り、このような問題に対しては的確な改善策が提案され
ていなかった。
【0009】本発明は上記従来の課題に対してなされた
ものであり、電源層が複数の島状電源パターンを有して
いる場合に、不要輻射ノイズを効果的に抑制することが
可能な多層配線基板を提供することを目的としている。
【0010】
【課題を解決するための手段】本発明は、回路動作が行
われる信号線層と、前記信号線層にグラウンド電位を与
えるグラウンド層と、前記信号線層に電源電位を与える
電源層とが積層され、前記電源層に複数の島状電源パタ
ーンが設けられた多層配線基板であって、互いに隣接す
る前記島状電源パターンどうしの対向部分の両端近傍に
おいて、該互いに隣接する島状電源パターンどうしが容
量性部材によって接続されていることを特徴とする。
【0011】本発明のように容量性部材を設けない場合
には、共振時に島状電源パターンの端部において、高周
波電流が最小(電流の節)になると同時に電圧(電界)
が最大(電圧の腹)となり、端部から大きな放射ノイズ
が生じる。本発明のように隣接する島状電源パターンど
うしの対向部分の両端近傍に容量性部材を設けることに
より、容量性部材を介して隣接する島状電源パターン間
を高周波電流が容易に通過し、島状電源パターンの端部
での電界が小さくなる。また、容量性部材を介して島状
電源パターン間を高周波電流が拡散することから電流経
路が長くなり、導体損や誘電体損によって高周波ノイズ
を減衰させることができる。このような作用により、島
状電源パターンの端部における電界が大幅に弱められ、
不要輻射ノイズを大幅に低減することができる。
【0012】また、前記対向部分の中央近傍においてさ
らに、互いに隣接する島状電源パターンどうしを容量性
部材によって接続することにより、高周波電流の腹に対
応した部分で島状電源パターン間を電流が効率的に通過
し、不要輻射ノイズをより低減させることが可能とな
る。
【0013】また、前記対向部分の長さをLとしたと
き、対向部分の両端から0.1L以内の位置において、
互いに隣接する島状電源パターンどうしが容量性部材に
よって接続されていることが好ましい。この場合には、
10次共振までの高次共振に基づくノイズを効率的に低
減することができる。
【0014】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
【0015】図1は、本発明に係る多層配線基板の実施
形態の一例を示した図であり、図1(a)は多層配線基
板における電源層及び上層側の信号線層を示した上面透
視図であり、図1(b)は図1(a)のA−A′に沿っ
た断面図である。
【0016】図1に示した多層配線基板は、上層側から
下層側に向かって信号線層、電源層、グラウンド層、信
号線層が積層された4層構造となっている。
【0017】電源層は、信号線層に所定の電源電位を与
えるための層であり、金属膜からなる複数の島状電源パ
ターン(島状導電パターン)が形成されている。各島状
電源パターンの電位は同一でもよいし異なっていてもよ
い。図面上では、面積の広い島状電源パターン1(B電
源パターン)と、面積の狭い二つの島状電源パターン2
(C電源パターン)が描かれている。B電源パターン1
とC電源パターン2とは、両者の対向部分の両端近傍に
おいて容量性部品(容量性部材)によって接続されてい
る。具体的には、容量性部品としてコンデンサ3を用
い、B電源パターン1とC電源パターン2とを、電極パ
ッド4及びスルーホール5を介してコンデンサ3によっ
て接続している。B電源パターン1とC電源パターン2
とが接続される位置は、両者の対向部分の長さをLとし
たとき、対向部分の両端から0.1L以内であることが
好ましい。
【0018】グラウンド層は、信号線層にグラウンド電
位を与えるための層であり、ほぼ全面に金属膜からなる
グラウンドパターン6が形成されている。信号線層は実
際の回路動作が行われる層であり、回路パターン10等
が形成されている他、ICや上述したコンデンサ3も搭
載されている。電源層、グラウンド層及び信号線層は、
FR4や紙フェノールなどの絶縁体層7によって絶縁さ
れている。
【0019】以下、上述した構造によって放射磁界ノイ
ズが低減される理由について説明する。
【0020】クロック信号のオン・オフ時に、ICの電
源ピン及びグラウンドピンから電源層及びグラウンド層
に流れ込む高周波電源ノイズは、クロック周波数の高調
波を含んでいる。このような高調波成分が電源層に流れ
込むと、電源層とグラウンド層の金属パターンで挟まれ
た領域で共振が引き起こされ、放射磁界ノイズの原因と
なる。
【0021】電源層及びグラウンド層において起こる最
も低周波の共振を1次共振と呼び、図2にその周波数で
の電圧の分布と電流の分布を示す。1次共振は、島状電
源パターンの長手方向における端部が電圧の腹、中央部
が電流の腹となる。電源パターンの両端で生じている電
界が放射磁界ノイズの原因となる。
【0022】図3は、図1に示したような構造におい
て、コンデンサ3を設けていない場合の共振周波数にお
ける高周波電流が流れる主な方向を示したものである。
B電源パターン1とC電源パターン2とでは大きさが異
なるため、それぞれの共振周波数は異なる値をとり、異
なる放射磁界ノイズ特性を示す。
【0023】図4は、図1に示したような構造におい
て、コンデンサ3を設けた場合の共振周波数における高
周波電流が流れる主な方向を示したものである。この場
合には、B電源パターン1とC電源パターン2が一体と
なった共振モードとなる。コンデンサ3を設けていない
場合には、電源パターンの端部で高周波電流が最小にな
ると同時に電界が最大となり、大きな放射磁界ノイズが
引き起こされていた。コンデンサ3を設けた場合には、
電源パターンの端部においてコンデンサ3を介して高周
波電流が互いに行き交うようになる。そのため、一方の
電源パターンから他方の電源パターンへ高周波ノイズが
拡散され、電源パターンの端部での電界が小さくなる。
また、共振時の高周波電流は図3の場合よりも長い経路
を2種類の経路で通ることになり、電源・グラウンド間
の形成する伝送線路において、導体損や誘電体損によっ
て高周波ノイズを減衰させることができる。したがっ
て、電源パターンの端部での電界が小さくなり、放射磁
界ノイズを低減させることができる。
【0024】ここで、隣接する電源パターン間におい
て、高周波電流がどのような周波数依存性を持つかを示
す。B電源パターン1とC電源パターン2の間に、図4
のようにバイパスコンデンサ(以下、パスコンと呼ぶ)
を接続する場合と、図3のように接続しない場合とにつ
いて、それぞれ図5〜図7にSパラメータ特性を示す。
図5はB電源パターン1のパッド8とC電源パターン2
のパッド9との間の通過特性S12を、図6はB電源パ
ターン1のパッド8での反射特性S11を、図7はC電
源パターン2のパッド9での反射特性S11を示したも
のである。
【0025】図5に示すように、B電源パターン1とC
電源パターン2の間にパスコンを接続することにより、
B電源パターン1とC電源パターン2の間の高周波電流
が特定の周波数で増加していることがわかる。
【0026】図6に示すように、B電源パターン1とC
電源パターン2の間にパスコンを接続すると、B電源パ
ターン1の共振周波数におけるS11の落ち込みが小さ
くなっている。これは、高周波ノイズのC電源パターン
2への拡散が生じ、共振周波数での損失が大きくなった
ためである。
【0027】図7に示すように、B電源パターン1とC
電源パターン2の間にパスコンを接続すると、C電源パ
ターン2の共振周波数におけるS11の落ち込みが小さ
くなっている。これは、高周波ノイズのB電源パターン
1への拡散が生じ、共振周波数での損失が大きくなった
ためである。また、図7ではパスコンを接続すること
で、低周波側に共振周波数が一つ増加している。これ
は、図6の場合にも同様の共振周波数が現れていること
から、B電源パターン1とC電源パターン2の間におい
て高周波電流が最も長く流れる経路で生じた共振である
と考えられる。
【0028】図8は、図3及び図4の構成においてB電
源パターン1に励振回路を接続した場合の3m法による
放射磁界ノイズを調べた結果を示したものである。B電
源パターン1とC電源パターン2との間にコンデンサを
接続することで、共振周波数での放射強度が小さくなっ
ている。これは、共振周波数がB電源パターン1及びC
電源パターン2一体となったものに変わり、かつ、高周
波電源ノイズの隣接電源パターンへの拡散によって導体
損や誘電体損が増加したためである。
【0029】図9は、隣接する電源パターンどうしの対
向部分の中央部にのみコンデンサを接続した場合を示し
た図である。この場合の共振時における高周波電流の経
路は、基本的にはコンデンサを接続しない図3と同様で
あり、電源パターンの端部で大きな電界が生じているの
で放射磁界ノイズは小さくならない。また、隣接する電
源パターンどうしがコンデンサを介して接続されるため
に新たな共振が起こり、放射磁界ノイズが増大する可能
性がある。
【0030】図10は、本発明の実施形態の他の例を示
した図である。図に示すように、コンデンサ3を隣接す
る島状電源パターンどうしの対向部分の両端近傍に接続
するとともに、対向部分の中央近傍にもさらにコンデン
サ3を接続している。このコンデンサ3の接続位置は、
B電源パターン1とC電源パターン2の対向部分の長さ
をLとしたとき、対向部分の中央から0.25L以内で
あることが好ましい。本例でも、図1等に示した例と同
様の効果が得られる他、中央近傍のコンデンサ3によっ
て高周波電流をより効率的に拡散させることができる。
【0031】図11は、本発明の実施形態のさらに他の
例を示した図である。図に示すように、隣接する電源パ
ターン間において対向する辺どうしが複数ある場合、辺
と辺の交わる角どうしも隣接する。このような場合に
は、それぞれの辺が交わる角部に2個のコンデンサを必
ずしも接続する必要はなく、1個のコンデンサを接続す
るだけでも十分に放射磁界ノイズの低減をはかることが
できる。
【0032】図12は、本発明の実施形態のさらに他の
例を示した図である。B電源パターン1及びC電源パタ
ーン2が、それぞれの短い辺どうしで対向する場合があ
る。この場合、対向する短い辺どうしをコンデンサ3で
接続すると、コンデンサ3を介して高周波電流が流れ、
対向していない他方の端部はそれぞれ開放端となる。そ
の結果、コンデンサ3が配置されている側を電圧の節
(電流の腹)、開放端側を電圧の腹(電流の節)とした
電源長をλ/4(λ:波長)とする新たな共振が生じ、
コンデンサ3を接続しないときに比べて共振周波数が低
周波化するため、放射ノイズが増大する可能性がある。
【0033】そこで、図12に示した例では、B電源パ
ターン1及びC電源パターン2それぞれの端部に電源・
グラウンド間を接続するデカップリングコンデンサ12
aを配置し、高周波電流ノイズをグラウンドに逃がすよ
うにしている。また、B電源パターン1及びC電源パタ
ーン2がA電源パターン11のような大きな島状電源パ
ターンに長い辺方向で対向している場合、B電源パター
ン1及びC電源パターン2とA電源パターン11が対向
する辺の両端をコンデンサ3で接続することで、低周波
側の共振を小さくするとともに、開放端がA電源パター
ン11に接続されるため、端部での電界を小さくするこ
とができ、放射磁界ノイズの低減をはかることができ
る。
【0034】また、A電源パターン11のような面積の
広い電源パターンは放射強度が大きくなる傾向があるた
め、A電源パターン11の角部に高周波電流をグラウン
ドに流すためのデカップリングコンデンサ12bを配置
し、放射ノイズを低減するようにしている。
【0035】このように、図12に示した例では、電源
パターンどうしを接続するバイパスコンデンサ3と電源
・グラウンド間を接続するデカップリングコンデンサ1
2a及び12bを併用することにより、より大きな共振
低減効果が得られ、放射磁界ノイズの低減に有効であ
る。
【0036】図13は、本発明の実施形態のさらに他の
例を示した図である。図に示すように、隣接する電源パ
ターン1及び2にまたがってIC13を配置する場合が
ある。このような場合、IC13の貫通電流により隣接
する電源パターン間に高周波電流が流れる場合がある。
そこで、B電源パターン1とC電源パターン2の対向部
分の両端をコンデンサ3で接続することにより、高周波
電流のリターン経路ができ、コモンモードノイズの低減
をはかることができる。
【0037】図14は、本発明の実施形態のさらに他の
例を示した図である。図に示すように、隣接する電源パ
ターン1及び2間を配線14がまたがる場合がある。従
来は、配線14の近くにリターン経路を設けるためにコ
ンデンサを置くことが知られている。しかし、共振の低
減を目的とする場合には、本例のように、B電源パター
ン1とC電源パターン2の対向部分の両端をコンデンサ
3で接続することが有効である。
【0038】図15は、本発明の実施形態のさらに他の
例を示した図である。ICが高速化して電源ノイズが高
周波化すると、1次共振だけでなく、2次、3次共振等
の高次共振を低減する必要も生じてくる。そのような場
合には、図に示すように、共振時における電圧の腹に対
応する箇所にコンデンサ3を配置して、隣接する電源パ
ターン1及び2間をコンデンサ3を介して接続するよう
にする。このように共振時における電圧の腹に対応した
部分をコンデンサ3を介して接続することにより、有効
に高周波電流を隣接する電源パターンに拡散させること
ができる。その結果、共振の低減効果によって、より高
周波まで放射磁界ノイズの低減をはかることができる。
【0039】図16は、本発明の実施形態のさらに他の
例を示した図である。ある箇所にコンデンサを置くこと
によって著しく共振が増大して放射磁界ノイズが増大す
るような場合には、そのような箇所にはコンデンサを置
かない方が望ましいが、著しく放射磁界ノイズが増大し
た共振周波数の電流は隣接する電源パターンに流さない
ようにし、その他の周波数の電流は隣接する電源パター
ンに流すことで、導体損失及び誘電体損失による共振低
減をはかることも可能である。本例はこのような観点に
基づくものであり、隣接する電源パターン1及び2間に
コンデンサ3と抵抗15の直列接続回路を接続してい
る。このような直列接続回路により、図17に示すよう
なフィルタ特性が得られ、所望の周波数を選択的に隣接
する電源パターン間で通過させることができるため、よ
り効率的に共振低減をはかることができる。なお、コン
デンサと抵抗の直列接続の代わりに、同様の特性を備え
たフィルタ部品を用いることも可能である。
【0040】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。
【0041】
【発明の効果】本発明によれば、島状電源パターンの端
部における電界を大幅に弱めることができ、不要輻射ノ
イズを大幅に低減することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る多層配線基板の一例を
示した図。
【図2】1次共振における電圧分布と電流分布を示した
図。
【図3】図1に示したような構造においてコンデンサを
設けていない場合の高周波電流が流れる主な方向を示し
た図。
【図4】図1に示したような構造においてコンデンサを
設けた場合の高周波電流が流れる主な方向を示した図。
【図5】図3及び図4それぞれの構成における島状電源
パターン1と島状電源パターン2との間の通過特性S1
2について示した図。
【図6】図3及び図4それぞれの構成における島状電源
パターン1の反射特性S11について示した図。
【図7】図3及び図4それぞれの構成における島状電源
パターン2の反射特性S11について示した図。
【図8】図3及び図4それぞれの構成における3m法に
よる放射磁界強度について示した図。
【図9】隣接する島状電源パターンどうしの対向部分の
中央にのみコンデンサを接続した場合について示した
図。
【図10】本発明の実施形態に係る多層配線基板の他の
例を示した図。
【図11】本発明の実施形態に係る多層配線基板のさら
に他の例を示した図。
【図12】本発明の実施形態に係る多層配線基板のさら
に他の例を示した図。
【図13】本発明の実施形態に係る多層配線基板のさら
に他の例を示した図。
【図14】本発明の実施形態に係る多層配線基板のさら
に他の例を示した図。
【図15】本発明の実施形態に係る多層配線基板のさら
に他の例を示した図。
【図16】本発明の実施形態に係る多層配線基板のさら
に他の例を示した図。
【図17】図16に示したコンデンサと抵抗の直列接続
回路の周波数特性をコンデンサのみの場合と対比して示
した図。
【図18】従来技術に係る多層配線基板の一例を示した
図。
【図19】従来技術に係る多層配線基板の他の例を示し
た図。
【符号の説明】 1、2、11…島状電源パターン 3、12a、12b…コンデンサ 4…電極パッド 5…スルーホール 6…グラウンドパターン 7…絶縁体層 8、9…パッド 10…回路パターン 13…IC 14…配線 15…抵抗

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】回路動作が行われる信号線層と、前記信号
    線層にグラウンド電位を与えるグラウンド層と、前記信
    号線層に電源電位を与える電源層とが積層され、前記電
    源層に複数の島状電源パターンが設けられた多層配線基
    板であって、 互いに隣接する前記島状電源パターンどうしの対向部分
    の両端近傍において、該互いに隣接する島状電源パター
    ンどうしが容量性部材によって接続されていることを特
    徴とする多層配線基板。
  2. 【請求項2】前記対向部分の中央近傍においてさらに、
    前記互いに隣接する島状電源パターンどうしが容量性部
    材によって接続されていることを特徴とする請求項1に
    記載の多層配線基板。
  3. 【請求項3】前記対向部分の長さをLとしたとき、前記
    対向部分の両端から0.1L以内の位置において、前記
    互いに隣接する島状電源パターンどうしが前記容量性部
    材によって接続されていることを特徴とする請求項1に
    記載の多層配線基板。
JP2000196325A 2000-06-29 2000-06-29 多層配線基板 Expired - Fee Related JP3697382B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000196325A JP3697382B2 (ja) 2000-06-29 2000-06-29 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000196325A JP3697382B2 (ja) 2000-06-29 2000-06-29 多層配線基板

Publications (2)

Publication Number Publication Date
JP2002016368A true JP2002016368A (ja) 2002-01-18
JP3697382B2 JP3697382B2 (ja) 2005-09-21

Family

ID=18694842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000196325A Expired - Fee Related JP3697382B2 (ja) 2000-06-29 2000-06-29 多層配線基板

Country Status (1)

Country Link
JP (1) JP3697382B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186286A (ja) * 2004-12-28 2006-07-13 Nec Toppan Circuit Solutions Inc 電子装置及び印刷配線板
JP2007158243A (ja) * 2005-12-08 2007-06-21 Ricoh Co Ltd 多層プリント回路基板
JP2007258310A (ja) * 2006-03-22 2007-10-04 Toshiba Corp プリント配線板、電子機器およびプリント配線板のemi低減方法
JP2009089129A (ja) * 2007-10-01 2009-04-23 Hitachi Ltd ノイズフィルタおよびプリント基板ならびにケーブル
JP2010109262A (ja) * 2008-10-31 2010-05-13 Nec Access Technica Ltd プリント配線基板
JP2013038451A (ja) * 2012-10-19 2013-02-21 Nagano Oki Denki Kk 多層プリント配線板
JP2017163054A (ja) * 2016-03-10 2017-09-14 三菱電機株式会社 信号伝送基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222346B (zh) 2010-08-30 2016-03-23 日本电气株式会社 互连衬底和电子设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186286A (ja) * 2004-12-28 2006-07-13 Nec Toppan Circuit Solutions Inc 電子装置及び印刷配線板
JP2007158243A (ja) * 2005-12-08 2007-06-21 Ricoh Co Ltd 多層プリント回路基板
JP2007258310A (ja) * 2006-03-22 2007-10-04 Toshiba Corp プリント配線板、電子機器およびプリント配線板のemi低減方法
JP2009089129A (ja) * 2007-10-01 2009-04-23 Hitachi Ltd ノイズフィルタおよびプリント基板ならびにケーブル
JP2010109262A (ja) * 2008-10-31 2010-05-13 Nec Access Technica Ltd プリント配線基板
JP2013038451A (ja) * 2012-10-19 2013-02-21 Nagano Oki Denki Kk 多層プリント配線板
JP2017163054A (ja) * 2016-03-10 2017-09-14 三菱電機株式会社 信号伝送基板

Also Published As

Publication number Publication date
JP3697382B2 (ja) 2005-09-21

Similar Documents

Publication Publication Date Title
US6937480B2 (en) Printed wiring board
JP2734447B2 (ja) 多層プリント基板
KR100294957B1 (ko) 프린트배선판
JP3255151B2 (ja) 多層プリント回路基板
JP3214472B2 (ja) 多層プリント回路基板
JP2008028218A (ja) 多層プリント基板
US5912597A (en) Printed circuit board
US20050016746A1 (en) Ground shield structure
JP2001127387A (ja) プリント配線基板
JP3697382B2 (ja) 多層配線基板
US6215076B1 (en) Printed circuit board with noise suppression
JPH09199818A (ja) グランド間接続構造
JP5669499B2 (ja) プリント回路板
JP6843312B1 (ja) 回路基板及び電子機器
JP2004140210A (ja) システム
JP2002057418A (ja) プリント配線基板
JP2001274558A (ja) プリント配線基板
JP2988431B2 (ja) 多層プリント基板の配線構造
JP3116782B2 (ja) 誘導相殺コンデンサを備えた回路基板
JP2005183790A (ja) プリント配線基板
JP2000223800A (ja) 配線基板及びその製造方法
JP6602241B2 (ja) 信号伝送基板
JP2005302799A (ja) 多層プリント配線板
JP2002368355A (ja) プリント配線板
JP2001326468A (ja) 多層プリント配線板及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050704

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees