CN114864525A - 适用于晶上集成的晶圆基板标准集成区域布线结构与方法 - Google Patents

适用于晶上集成的晶圆基板标准集成区域布线结构与方法 Download PDF

Info

Publication number
CN114864525A
CN114864525A CN202210796930.7A CN202210796930A CN114864525A CN 114864525 A CN114864525 A CN 114864525A CN 202210796930 A CN202210796930 A CN 202210796930A CN 114864525 A CN114864525 A CN 114864525A
Authority
CN
China
Prior art keywords
area
pin
pins
network
core voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210796930.7A
Other languages
English (en)
Other versions
CN114864525B (zh
Inventor
李顺斌
王伟豪
张汝云
刘勤让
万智泉
沈剑良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202210796930.7A priority Critical patent/CN114864525B/zh
Publication of CN114864525A publication Critical patent/CN114864525A/zh
Application granted granted Critical
Publication of CN114864525B publication Critical patent/CN114864525B/zh
Priority to US18/328,800 priority patent/US12112115B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/396—Clock trees
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/22—Yield analysis or yield optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了适用于晶上集成的晶圆基板标准集成区域布线结构与方法，包括核心电压网络、互连信号网络、时钟信号网络、以及地线网络，核心电压网络与互连信号网络同属于顶层金属层，时钟信号网络位于中层金属层，地线网络位于底层金属层。标准集成区域向上提供的管脚包括核心电压管脚、互连信号管脚、时钟信号管脚、地线管脚、复杂功能管脚，复杂功能管脚由晶圆底部TSV直接连接到系统外部，其余管脚通过所属信号网络实现连接；核心电压管脚与地线管脚采用条纹交错的方式分布在中心对称的井字形核心电压区内，互连信号管脚分布在标准集成区域四周的互连信号区。本发明解决了因布线层数多、布线缺乏规划引起的晶圆基板金属走线良率低的问题。

Description

适用于晶上集成的晶圆基板标准集成区域布线结构与方法
技术领域
本发明涉及微纳加工、重分布层（RDL）和晶上集成技术领域，尤其是涉及一种适用于晶上集成的晶圆基板标准集成区域布线结构与方法。
背景技术
随着摩尔定律和登纳德缩放定律逐渐失效，工艺进步对计算性能的提升明显放缓，而万物互联的数据量却在指数级爆炸式增长，数据规模和计算能力的“剪刀差”鸿沟越来越大，集成电路正在迎来“后摩尔时代”的技术与产业重大变革期。
针对摩尔定律已存在不可延续的难题，晶圆级系统（System on Wafer，SOW）受到学术界和产业界的重点关注，并藉此来对摩尔定律进行扩展。其主要内涵是将未封装的芯片直接贴合到布有金属走线的晶圆基板上，以此降低芯片间的互连距离，缩小互连线的线宽与间距，提升系统的连接带宽。与传统的芯片封装后再集成到PCB的方案相比，晶圆的集成密度能提升2500倍。
然而，不同于传统的PCB集成方案，通过晶圆基板走线的替代方案，在缺乏灵活性的同时，不仅受半导体机台工艺的约束，还面临巨大的良率问题。首先，为了控制芯片良率，半导体的光罩掩膜尺寸远小于晶圆，一般是通过相同的光罩重复在晶圆上刻蚀，才能得一个个芯片。因此受机台工艺的约束，晶圆基板上的走线网络必须有一个个重复的标准集成区域拼接而成。其次，尽管是控制光罩掩膜的尺寸，在金属层数过多的条件下，仍不能保证较高的的良率。研究表明，即使将金属层数控制到4层，在10%的金属利用率下，良率也仅有85.11%。因此如何在晶圆基板的标准集成区域用较少的金属层数满足提供一个丰富的走线网络成为一个关键技术难题。
发明内容
为解决现有技术的不足，本发明通过三层走线和标准集成区域的信号线互连，实现提高良率，提高晶圆走线网络互通性的目的，本发明采用如下的技术方案：
一种适用于晶上集成的晶圆基板标准集成区域布线结构，在晶圆基板上划分区域作为标准集成区域，标准集成区域向上提供管脚，通过连接管脚构建晶上走线网络，每个标准集成区包括三层金属层，顶层金属层包括核心电压管脚、互连信号管脚和复杂功能管脚，中层金属层包括时钟信号管脚，底层金属层包括地线管脚；
连接所述核心电压管脚，构建核心电压网络，用于获取核心电压供电能力；
连接分布在两个标准集成区域的所述互连信号管脚，构建互连信号网络，为两个标准集成区域提供互连通道；
通过所述复杂功能管脚，将标准集成区域与外接信号单独连通，用于复杂功能；
连接所述时钟信号管脚，构建时钟信号网络；
连接所述地线管脚，构建地线网络。
进一步地，所述标准集成区是在晶圆基板上划分的紧密排布的正方形区域，标准集成区根据配合设置的管脚，在顶层金属层进行区域的划分，以核心电压区为中心，按中心对称的原则，设置四个端角的对角互连信号区、四边的平行互连信号区，以及位于对角互连信号区与平行互连信号区之间的复杂功能区；
所述核心电压区设有核心电压管脚，用于获取核心电压供电能力，面积为标准集成区域的1/4；
所述对角互连信号区设有互连信号管脚，为对角的标准集成区域提供可配置的互连通道，每个区域面积为标准集成区域的1/16；
所述平行互连信号区设有互连信号管脚，为相邻标准集成区域提供高密度的高速并行互连通道，长度为标准集成区域的1/2；
所述复杂功能区与核心电压区连接，设有的复杂功能管脚直接通过硅通孔（Tthrough silicon via，TSV），与外接信号单独连通，以满足系统测试、多电源域供电等复杂功能。
进一步地，所述核心电压网络和/或地线网络，基于核心电压区域，向四周呈“井字形”延展，使得核心电压网络和/或地线网络能够覆盖到整个标准集成区域， 以减少芯片面积内的直流压降，使芯片可以得到均衡的供电电压。
进一步地，所述对角互连信号区的互连信号管脚，呈L字形串接成对角互连信号网络，信号路径跨越多个标准集成区域，通过选取走线网络上的两对管脚，形成距离等长的高速差分信号对，以满足高速信号传输的信号质量需求。
进一步地，所述时钟信号网络环绕排布于对应的所述核心电压区，以减少布线层数，提高制造良率。
进一步地，所述标准集成区域的尺寸小于相应集成电路工艺光罩的最大尺寸，以满足标准化的半导体制造工艺。
进一步地，所述复杂功能管脚，除复杂管脚功能区外，在版图主体设计完毕后，错落分布于整个标准集成区，在整体走线网络的基础上，为测试、配置需求形成有效补充，可以充分利用设计空间。
进一步地，以条纹交错方式排布所述核心电压管脚和/或地线管脚构成的网络，形成最短的回流路径。
一种适用于晶上集成的晶圆基板标准集成区域布线方法，包括如下步骤：
步骤S1：在晶圆基板上划分出规则排布的标准集成区域；
步骤S2：确定标准集成区域向上提供的管脚分布，包括核心电压管脚、互连信号管脚、复杂功能管脚、时钟信号管脚和地线管脚；
步骤S3：通过连接管脚构建晶上走线网络，并绘制三层金属层的光刻掩模版：
步骤3.1：在顶层金属层，通过核心电压管脚，根据网格化原则绘制核心电压网络走线，用于获取核心电压供电能力；通过互连信号管脚，根据不交错原则绘制互连信号网络走线；通过复杂功能管脚，将标准集成区域与外接信号单独连通，用于复杂功能；
步骤3.2：在中层金属层，通过时钟信号管脚，绘制时钟信号网络；
步骤3.3：在底层金属层，通过地线管脚，根据网格化原则绘制地线网络；
步骤S4：确定各走线网络连接晶圆基板硅通孔TSV的扇出坐标；
步骤S5：通过不同标准集成区域的互连信号管脚，绘制互联信号网络，为两个标准集成区域提供互连通道。
进一步地，所述步骤S4中，确定原则包括：选取中层金属层、底层金属层未经过的核心电压管脚坐标，作为核心电压网络对接硅通孔TSV扇出的连接点；选取底层金属层未经过的时钟信号管脚坐标，作为时钟信号网络对接硅通孔TSV扇出的连接点；选取地线管脚坐标，作为地线网络对接硅通孔TSV扇出的连接点；复杂功能管脚直接连通硅通孔TSV进行扇出；互连信号管脚无需通过TSV扇出。
本发明的优势和有益效果在于：
本发明仅通过三层走线，便可提供覆盖核心电压供电、地线走线、多电源域供电、调试、时钟网络等功能的管脚分布，由于层数的减少，大大提升晶圆基板的生产良率，并提升晶上集成的兼容度；同时本发明提出的互连走线网络跨越多个标准集成区域，通过标准集成区域的互连信号线，将整个晶圆系统构筑成一个发达互通网络，可以灵活支持更大规模的晶上芯粒间互连。
附图说明
图1为本发明实施例中晶上集成系统晶圆基板上的标准集成区域分布示意图。
图2为本发明实施例中晶上集成系统立体结构截面示意图。
图3为本发明实施例中标准集成区域顶层金属层走线网络示意图。
图4为本发明实施例中标准集成区域中层金属层走线网络示意图。
图5为本发明实施例中标准集成区域底层金属层走线网络示意图。
图6为本发明实施例中标准集成区域信号管脚的分区示意图。
图7为本发明实施例中标准集成区域布线方法流程图。
图8为本发明实施例中标准集成区域三层技术走线的立体层次图。
图9a为本发明实施例中对角标准集成区域通过对角互连信号网络连接的通路示意图。
图9b为本发明实施例中相邻标准集成区域通过对角互连信号网络连接的通路示意图。
其中：1、晶圆基板，2、标准集成区域，3、标准集成件，4、硅通孔，5、复杂功能管脚，6、互连信号管脚，7、核心电压管脚，8、核心电压网络，9、互连信号网络，10、时钟信号管脚，11、时钟信号网络，12、地线管脚，13、地线网络，14、对角互连信号区，15、核心电压区，16、平行互连信号区，17、复杂功能区。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
适用于晶上集成的晶圆基板标准集成区域布线结构，如图1、图2所示，在晶圆基板1上划分区域作为标准集成区域2，标准集成区域2向上提供管脚，通过连接管脚构建晶上走线网络，每个标准集成区包括三层金属层，如图3至图5所示，顶层金属层包括核心电压管脚7、互连信号管脚6和复杂功能管脚5，中层金属层包括时钟信号管脚10，底层金属层包括地线管脚12；
连接核心电压管脚7，构建核心电压网络8，用于获取核心电压供电能力；
连接分布在两个标准集成区域2的所述互连信号管脚6，构建互连信号网络9，为两个标准集成区域2提供互连通道；
通过复杂功能管脚5，将标准集成区域2与外接信号单独连通，用于复杂功能；
连接时钟信号管脚10，构建时钟信号网络11；
连接地线管脚12，构建地线网络13。
标准集成区是在晶圆基板1上划分的紧密排布的正方形区域，如图6所示，标准集成区根据配合设置的管脚，在顶层金属层进行区域的划分，以核心电压区15为中心，按中心对称的原则，设置四个端角的对角互连信号区14、四边的平行互连信号区16，以及位于对角互连信号区14与平行互连信号区16之间的复杂功能区17；
核心电压区15设有核心电压管脚7，用于获取核心电压供电能力，面积为标准集成区域2的1/4；
对角互连信号区14设有互连信号管脚6，为对角的标准集成区域2提供可配置的互连通道，每个区域面积为标准集成区域2的1/16；
平行互连信号区16设有互连信号管脚6，为相邻标准集成区域2提供高密度的高速并行互连通道，长度为标准集成区域2的1/2；
复杂功能区17与核心电压区15连接，设有的复杂功能管脚5直接通过硅通孔4（Tthrough silicon via，TSV），与外接信号单独连通，以满足系统测试、多电源域供电等复杂功能。
核心电压网络8和/或地线网络13，基于核心电压区15，向四周呈“井字形”延展，使得核心电压网络8和/或地线网络13能够覆盖到整个标准集成区域2。
对角互连信号区14的互连信号管脚6，呈L字形串接成对角互连信号网络，信号路径跨越多个标准集成区域2，通过选取走线网络上的两对管脚，形成距离等长的高速差分信号对。
时钟信号网络11环绕排布于对应的所述核心电压区15。
标准集成区域2的尺寸小于相应集成电路工艺光罩的最大尺寸。
复杂功能管脚5，除复杂管脚功能区外，在版图主体设计完毕后，错落分布于整个标准集成区，在整体走线网络的基础上，为测试、配置需求形成有效补充。
以条纹交错方式排布所述核心电压管脚7和/或地线管脚12构成的网络。
适用于晶上集成的晶圆基板标准集成区域布线方法，如图7所示，包括如下步骤：
步骤S1：在晶圆基板1上划分出规则排布的标准集成区域2；
本发明的实施例中，在晶圆基板1上按照20mm*20mm的正方形区域大小划分出规则排布的标准集成区域2，如图1所示；晶圆基板1上每个标准集成区域2都将采用相同的光刻掩膜进行刻蚀。根据目标工艺，确定向上生长的管脚直径尺寸与管脚间距。本实施例选取管脚直径尺寸为10um，管脚间距为10um作为说明。在此条件下标准集成区域2每行最大可以支持1000个管脚。
步骤S2：确定标准集成区域2向上提供的管脚分布，包括核心电压管脚7、互连信号管脚6、复杂功能管脚5、时钟信号管脚10和地线管脚12；
2.1、在标准集成区域2的正中心位置10mm*10mm的区域按照条纹交错的方式排布500*500个核心电压管脚7与地线管脚12，如图3所示；此处为方便展示，图上一个管脚点代表50个实际管脚；
2.2、在标准集成区域2的正中心位置10mm*10mm的区域对齐核心电压管脚7向外延伸出“井字形”网络，使得核心电压网络8的供电管脚可以覆盖到整个标准集成区域2；
2.3、在标准集成区域2的正中心位置10mm*10mm的区域对齐地线管脚12向外延伸出“井字形”网络，使得地线网络13也可以覆盖到整个标准集成区域2；
2.4、在每个平行互连信号区16均匀分布一排250个管脚，管脚按照“核心电压管脚-互连信号管脚-互连信号管脚-接地管脚--互连信号管脚-互连信号管脚-核心电压管脚”方式交错排布，共2个核心电压管脚7、82个接地信号管脚、166个互连信号管脚6；互连信号管脚6用于连接相邻的两个标准集成区域2。
2.5、在对角互连信号区145mm*5mm大小的面积均匀分布250*250个信号管脚，其中45°对角线上的一排管脚设为配置管脚，其余的设为对角互连信号管脚，用于支撑L型互连信号网络9，如图3、图6对应的右上角与左下角所示。
2.6、环绕10mm*10mm的核心供电区，在复杂功能区17设置复杂功能管脚5与时钟信号管脚10，复杂功能管脚5与时钟信号管脚10数量的比率为2：1；如图6所示
步骤S3：通过连接管脚构建晶上走线网络，并绘制三层金属层的光刻掩模版：
步骤3.1：在顶层金属层，通过核心电压管脚7，根据网格化原则绘制核心电压网络走线，用于获取核心电压供电能力；通过互连信号管脚6，根据不交错原则绘制互连信号网络走线；通过复杂功能管脚5，将标准集成区域2与外接信号单独连通，用于复杂功能；如图3所示；
步骤3.2：在中层金属层，通过时钟信号管脚10，绘制时钟信号网络11，如图4所示；
步骤3.3：在底层金属层，通过地线管脚12，根据网格化原则绘制地线网络13，如图5所示；
步骤S4：确定各走线网络连接晶圆基板1的硅通孔4TSV的扇出坐标；
选择原则遵循：选取中层金属层、底层金属层未经过的核心电压管脚坐标，作为核心电压网络8对接硅通孔4TSV扇出的连接点；选取底层金属层未经过的时钟信号管脚坐标，作为时钟信号网络11对接硅通孔4TSV扇出的连接点；选取地线管脚坐标，作为地线网络13对接硅通孔4TSV扇出的连接点；复杂功能管脚5直接连通硅通孔4TSV进行扇出；互连信号管脚6无需通过TSV扇出；如图8所示。
步骤S5：通过不同标准集成区域2的互连信号管脚6，绘制互联信号网络，为两个标准集成区域2提供互连通道。
晶圆基板1的目的是为标准集成件3的集成提供丰富可靠的走线网络。在晶圆基板1制备完毕后，标准集成件3与标准集成区域的热压贴合拼装并不需要将全部管脚键合。如图9a、图9b所示的A、B、C、D四个标准集成区域交界处，用户可选取B、C标准集成区域上的对角互连信号管脚通过L型网络构成多对差分信号对，以完成对角标准集成区域上标准集成件3的信号连接，如图9a所示；亦可选取A、C标准集成区域上的管脚与B标准集成区域上的管脚形成连接网络，以此来加强标准集成区域B的带宽汇聚能力，如图9b所示。
综上所述，本发明实施例首次提供了一种适用于晶上集成的晶圆基板标准集成区域布线结构与方法，仅利用三层金属走线层就为标准集成件3提供涵盖供电、接地、时钟、调试、多电源域等丰富晶上互连走线资源，大大地提升了晶圆基板1的制备良率；同时针对晶上集成的不同功能区域带宽汇聚能力的差异化需求，本发明实施例给出的对角互连信号网络还支持灵活配置的跨区域连接。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。

Claims (10)

1.一种适用于晶上集成的晶圆基板标准集成区域布线结构，在晶圆基板（1）上划分区域作为标准集成区域（2），标准集成区域（2）向上提供管脚，通过连接管脚构建晶上走线网络，其特征在于：每个标准集成区包括三层金属层，顶层金属层包括核心电压管脚（7）、互连信号管脚（6）和复杂功能管脚（5），中层金属层包括时钟信号管脚（10），底层金属层包括地线管脚（12）；
连接所述核心电压管脚（7），构建核心电压网络（8），用于获取核心电压供电能力；
连接分布在不同标准集成区域（2）的所述互连信号管脚（6），构建互连信号网络（9），为不同标准集成区域（2）提供互连通道；
通过所述复杂功能管脚（5），将标准集成区域（2）与外接信号单独连通，用于复杂功能；
连接所述时钟信号管脚（10），构建时钟信号网络（11）；
连接所述地线管脚（12），构建地线网络（13）。
2.根据权利要求1所述的适用于晶上集成的晶圆基板标准集成区域布线结构，其特征在于：所述标准集成区是在晶圆基板（1）上划分的紧密排布的正方形区域，标准集成区根据配合设置的管脚，在顶层金属层进行区域的划分，以核心电压区（15）为中心，按中心对称的原则，设置四个端角的对角互连信号区（14）、四边的平行互连信号区（16），以及位于对角互连信号区（14）与平行互连信号区（16）之间的复杂功能区（17）；
所述核心电压区（15）设有核心电压管脚（7），用于获取核心电压供电能力；
所述对角互连信号区（14）设有互连信号管脚（6），为对角的标准集成区域（2）提供可配置的互连通道；
所述平行互连信号区（16）设有互连信号管脚（6），为相邻标准集成区域（2）提供高密度的高速并行互连通道；
所述复杂功能区（17）与核心电压区（15）连接，设有的复杂功能管脚（5）直接通过硅通孔（4），与外接信号单独连通。
3.根据权利要求2所述的适用于晶上集成的晶圆基板标准集成区域布线结构，其特征在于：所述核心电压网络（8）和/或地线网络（13），基于核心电压区（15），向四周呈“井字形”延展。
4.根据权利要求2所述的适用于晶上集成的晶圆基板标准集成区域布线结构，其特征在于：所述对角互连信号区（14）的互连信号管脚（6），呈L字形串接成对角互连信号网络，通过选取走线网络上的两对管脚，形成距离等长的高速差分信号对。
5.根据权利要求2所述的适用于晶上集成的晶圆基板标准集成区域布线结构，其特征在于：所述时钟信号网络（11）环绕排布于对应的所述核心电压区（15）。
6.根据权利要求1所述的适用于晶上集成的晶圆基板标准集成区域布线结构，其特征在于：所述标准集成区域（2）的尺寸小于相应集成电路工艺光罩的最大尺寸。
7.根据权利要求1所述的适用于晶上集成的晶圆基板标准集成区域布线结构，其特征在于：所述复杂功能管脚（5），除复杂管脚功能区外，在版图主体设计完毕后，错落分布于整个标准集成区。
8.根据权利要求1所述的适用于晶上集成的晶圆基板标准集成区域布线结构，其特征在于：以条纹交错方式排布所述核心电压管脚（7）和/或地线管脚（12）构成的网络。
9.一种适用于晶上集成的晶圆基板标准集成区域布线方法，其特征在于包括如下步骤：
步骤S1：在晶圆基板（1）上划分出标准集成区域（2）；
步骤S2：确定标准集成区域（2）向上提供的管脚分布，包括核心电压管脚（7）、互连信号管脚（6）、复杂功能管脚（5）、时钟信号管脚（10）和地线管脚（12）；
步骤S3：通过连接管脚构建晶上走线网络，并绘制三层金属层的光刻掩模版：
步骤3.1：在顶层金属层，通过核心电压管脚（7），根据网格化原则绘制核心电压网络走线，用于获取核心电压供电能力；通过互连信号管脚（6），根据不交错原则绘制互连信号网络（9）走线；通过复杂功能管脚（5），将标准集成区域（2）与外接信号单独连通，用于复杂功能；
步骤3.2：在中层金属层，通过时钟信号管脚（10），绘制时钟信号网络（11）；
步骤3.3：在底层金属层，通过地线管脚（12），根据网格化原则绘制地线网络（13）；
步骤S4：确定各走线网络连接晶圆基板（1）的硅通孔（4）的扇出坐标；
步骤S5：通过不同标准集成区域（2）的互连信号管脚（6），绘制互联信号网络，为不同标准集成区域（2）提供互连通道。
10.根据权利要求9所述的适用于晶上集成的晶圆基板标准集成区域布线方法，其特征在于：所述步骤S4中，确定原则包括：选取中层金属层、底层金属层未经过的核心电压管脚坐标，作为核心电压网络（8）对接硅通孔（4）扇出的连接点；选取底层金属层未经过的时钟信号管脚坐标，作为时钟信号网络（11）对接硅通孔（4）扇出的连接点；选取地线管脚坐标，作为地线网络（13）对接硅通孔（4）扇出的连接点；复杂功能管脚（5）直接连通硅通孔（4）进行扇出。
CN202210796930.7A 2022-07-08 2022-07-08 适用于晶上集成的晶圆基板标准集成区域布线结构与方法 Active CN114864525B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210796930.7A CN114864525B (zh) 2022-07-08 2022-07-08 适用于晶上集成的晶圆基板标准集成区域布线结构与方法
US18/328,800 US12112115B2 (en) 2022-07-08 2023-06-05 Routing structure and method of wafer substrate with standard integration zone for integration on-wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210796930.7A CN114864525B (zh) 2022-07-08 2022-07-08 适用于晶上集成的晶圆基板标准集成区域布线结构与方法

Publications (2)

Publication Number Publication Date
CN114864525A true CN114864525A (zh) 2022-08-05
CN114864525B CN114864525B (zh) 2022-10-21

Family

ID=82625740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210796930.7A Active CN114864525B (zh) 2022-07-08 2022-07-08 适用于晶上集成的晶圆基板标准集成区域布线结构与方法

Country Status (2)

Country Link
US (1) US12112115B2 (zh)
CN (1) CN114864525B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115618790A (zh) * 2022-10-26 2023-01-17 中科可控信息产业有限公司 Dcu芯片和高速处理器
CN115985862A (zh) * 2023-01-12 2023-04-18 之江实验室 用于晶上系统的集成基板结构及晶上系统
CN116127905A (zh) * 2023-04-06 2023-05-16 之江实验室 用于设计基板的方法、基板及晶圆级芯粒集成结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486528B1 (en) * 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
CN1942046A (zh) * 2005-08-10 2007-04-04 阿尔卡特公司 产生pcb布线通道的交替微过孔及贯通板的过孔
US20080143379A1 (en) * 2006-12-15 2008-06-19 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
CN103413796A (zh) * 2013-07-16 2013-11-27 中国科学院计算技术研究所 一种基板多芯片集成的大端口互连类芯片及实现方法
CN103678771A (zh) * 2013-11-13 2014-03-26 北京工业大学 一种3D集成电路中power/groundTSV位置自动布局方法
US20160055290A1 (en) * 2014-08-25 2016-02-25 Mediatek Inc. Integrated circuit and routing design of the same
US20160143140A1 (en) * 2014-11-14 2016-05-19 Mediatek Inc. Printed circuit board having power/ground ball pad array
US20170294448A1 (en) * 2016-04-06 2017-10-12 Imec Vzw Integrated circuit power distribution network
CN111123065A (zh) * 2018-10-30 2020-05-08 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN112736063A (zh) * 2020-12-29 2021-04-30 国家数字交换系统工程技术研究中心 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法
CN215266279U (zh) * 2021-06-11 2021-12-21 广芯微电子（广州）股份有限公司 一种芯片的供电结构及芯片

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486528B1 (en) * 1994-06-23 2002-11-26 Vertical Circuits, Inc. Silicon segment programming apparatus and three terminal fuse configuration
CN1942046A (zh) * 2005-08-10 2007-04-04 阿尔卡特公司 产生pcb布线通道的交替微过孔及贯通板的过孔
US20080143379A1 (en) * 2006-12-15 2008-06-19 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
CN103413796A (zh) * 2013-07-16 2013-11-27 中国科学院计算技术研究所 一种基板多芯片集成的大端口互连类芯片及实现方法
CN103678771A (zh) * 2013-11-13 2014-03-26 北京工业大学 一种3D集成电路中power/groundTSV位置自动布局方法
US20160055290A1 (en) * 2014-08-25 2016-02-25 Mediatek Inc. Integrated circuit and routing design of the same
US20160143140A1 (en) * 2014-11-14 2016-05-19 Mediatek Inc. Printed circuit board having power/ground ball pad array
US20170294448A1 (en) * 2016-04-06 2017-10-12 Imec Vzw Integrated circuit power distribution network
CN111123065A (zh) * 2018-10-30 2020-05-08 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN112736063A (zh) * 2020-12-29 2021-04-30 国家数字交换系统工程技术研究中心 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法
CN215266279U (zh) * 2021-06-11 2021-12-21 广芯微电子（广州）股份有限公司 一种芯片的供电结构及芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115618790A (zh) * 2022-10-26 2023-01-17 中科可控信息产业有限公司 Dcu芯片和高速处理器
CN115985862A (zh) * 2023-01-12 2023-04-18 之江实验室 用于晶上系统的集成基板结构及晶上系统
CN116127905A (zh) * 2023-04-06 2023-05-16 之江实验室 用于设计基板的方法、基板及晶圆级芯粒集成结构

Also Published As

Publication number Publication date
US12112115B2 (en) 2024-10-08
CN114864525B (zh) 2022-10-21
US20240012977A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
CN114864525B (zh) 适用于晶上集成的晶圆基板标准集成区域布线结构与方法
US20210104436A1 (en) 3d chip with shared clock distribution network
US10580735B2 (en) Stacked IC structure with system level wiring on multiple sides of the IC die
US20200219771A1 (en) 3D Chip Sharing Power Interconnect Layer
US11625522B2 (en) Method and apparatus for generating three-dimensional integrated circuit design
US10586786B2 (en) 3D chip sharing clock interconnect layer
US20210202445A1 (en) 3d chip sharing data bus
US10593667B2 (en) 3D chip with shielded clock lines
JP5826926B2 (ja) 電気的に結合された複数の半導体ダイをウェハのスクライブライン内に位置する検査アクセスインタフェースと接触させる方法、装置、及びシステム
US4486705A (en) Method of testing networks on a wafer having grounding points on its periphery
JP2959444B2 (ja) フリップチップ型半導体装置の自動配置配線方法
JPH0454971B2 (zh)
JP2000156454A (ja) 汎用マルチチップ相互連結システム
US8089299B1 (en) Integrated circuit with through-die via interface for die stacking and cross-track routing
US20030160293A1 (en) Method of connecting core I/O pins to backside chip I/O pads
JPH02106968A (ja) 半導体集積回路装置及びその形成方法
CN113410223B (zh) 芯片组及其制造方法
TWI667768B (zh) 具有介面電路系統的積體電路及用於此介面電路系統之介面單元
WO2003058712A2 (en) Method for assigning power and ground pins in array packages to enhance next level routing
CN115985862A (zh) 用于晶上系统的集成基板结构及晶上系统
US7998853B1 (en) Semiconductor device with through substrate vias
JP2003124318A (ja) 半導体装置およびその内部電源端子間の電源配線方法
JP4731336B2 (ja) 半導体装置
CN115828822A (zh) 集成电路及封装结构寄生参数提取方法
CN105206545A (zh) 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant