TWI667768B - 具有介面電路系統的積體電路及用於此介面電路系統之介面單元 - Google Patents

具有介面電路系統的積體電路及用於此介面電路系統之介面單元 Download PDF

Info

Publication number
TWI667768B
TWI667768B TW104116140A TW104116140A TWI667768B TW I667768 B TWI667768 B TW I667768B TW 104116140 A TW104116140 A TW 104116140A TW 104116140 A TW104116140 A TW 104116140A TW I667768 B TWI667768 B TW I667768B
Authority
TW
Taiwan
Prior art keywords
interface
power
integrated circuit
circuit system
power source
Prior art date
Application number
TW104116140A
Other languages
English (en)
Other versions
TW201547001A (zh
Inventor
Jean-Claude Duby
杜比珍克勞蒂
Mikael Rien
瑞恩麥可
Original Assignee
Arm Limited
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arm Limited, 英商Ａｒｍ股份有限公司 filed Critical Arm Limited
Publication of TW201547001A publication Critical patent/TW201547001A/zh
Application granted granted Critical
Publication of TWI667768B publication Critical patent/TWI667768B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)

Abstract

本案提供一積體電路，該積體電路具有介面電路系統，該介面電路系統用以在積體電路之功能電路系統與積體電路外部的組件之間提供介面。該功能電路系統經配置以依據第一電源操作，且具有與該功能電路系統關聯之電源分配網路，該電源分配網路向功能電路系統之功能組件提供第一電源。該介面電路系統包括複數個介面單元，該等介面單元具有依據不同於第一電源之第二電源操作之介面組件。電源線路結構由該複數個介面單元共享，且被佈置成向介面組件提供第二電源。此外，介面單元之至少一子集包括依據第一電源操作之額外介面組件。每一該種介面單元被佈置成具有連至電源分配網路之獨立連接，以便接收第一電源。此舉避免以下需求：在電源線路結構內併入任何線路以用於向該等額外介面組件提供第一電源。

Description

具有介面電路系統的積體電路及用於此介面電路系統之介面 單元
本發明係關於具有介面電路系統的積體電路，且係關於用於此介面電路系統之介面單元。
通常，積體電路將包括執行積體電路之處理功能所需的功能電路系統，及用於在功能電路系統與積體電路外部的組件之間提供介面之介面電路系統(往往被稱作輸入/輸出(input/output；I/O)電路系統)。介面電路系統往往採取I/O環路之形式，該I/O環路環繞功能電路系統且併入全部所需I/O單元以利於滿足積體電路之輸入/輸出需求。
通常，各種I/O單元並排地置於I/O環路周圍，且併入電源線路結構，該結構圍繞I/O環路延伸以向I/O單元提供所需電源。
儘管積體電路之功能電路系統通常將依據第一電源操作，但介面電路系統內之諸多組件將依據不同於第一電源之第二電源操作。然而，此外，介面電路系統內通常存在數個需要依據第一電源操作之介面組件。因此，通常情況是I/O環路內提供之電 源線路結構需要同時提供第一電源及第二電源。此外，電源線路結構之尺寸需被設計成足以支援介面電路系統之載流約束條件。特定而言，I/O單元通常將包括用以在靜電放電(electrostatic discharge；ESD)事件期間提供ESD保護之ESD組件，且因此，電源線路結構內之各種線路的尺寸需被設計成足以管理在該等ESD事件期間出現的相對較大之電流。
積體電路之上部金屬層(亦被稱作厚金屬層)內常提供有電源線路結構之各種供電線路，在該等金屬層中，該等供電線路的尺寸可被設計成恰當地管理在該等ESD事件期間之電流消耗。然而，此舉使得由電源線路結構佔據之面積變得相對較大，且特定而言，當設法減小I/O單元尺寸時，電源線路結構之尺寸需求變為限制性約束條件。
隨著積體電路尺寸繼續減小，減小用以形成積體電路之介面電路系統之I/O單元的尺寸的壓力日益增大。此壓力不僅在介面電路系統如上文所論述佈置成I/O環路時存在，亦在介面電路系統之其他配置中存在，如面陣列單晶片系統(System-on-Chip；SoC)，在該單晶片系統中，若干I/O單元叢集分佈在積體電路內，而非形成為圍繞晶片外圍之環路。在所有該等各種佈置中，上述提及之載流約束條件(通常歸因於ESD保護需求)已限 制了可對I/O單元內提供之電源線路結構之尺寸進行之縮減，由此限制由I/O電路系統佔據的面積之可縮小程度，且因此限制可對積體電路尺寸進行之縮減。
因此，將需要提供改良之佈置以用於向積體電路之介面電路系統提供必需電源，同時使得能夠繼續滿足載流需求。
自第一態樣可見，本發明提供一種積體電路，該積體電路包括：功能電路系統，該功能電路系統包括經配置以執行積體電路所需之處理功能的功能組件，該功能電路系統經配置以依據第一電源操作；電源分配網路，該電源分配網路與功能電路系統關聯且經配置以向功能組件提供第一電源；介面電路系統，該介面電路系統經配置以在功能電路系統與積體電路外部的組件之間提供介面，該介面電路系統包括複數個介面單元，該等介面單元具有經配置以依據不同於第一電源之第二電源操作的介面組件；電源線路結構，由複數個介面單元共享且經配置以向介面組件提供第二電源；及該介面單元之至少一個子集，該子集進一步包括經配置以依據第一電源操作之額外介面組件，該至少一子集中之每一介面單元具有連至電源分配網路之獨立連接以便接收第一電源。
依據本發明，介面電路系統之介面單元具有依據第二電源操作之介面組件，該第二電源不同 於功能電路系統之功能組件所使用之第一電源。此外，介面單元之至少一子集包括依據第一電源操作之額外介面組件。電源線路結構經提供用於複數個介面單元且由彼等單元共享，以便向介面組件提供第二電源。然而，電源線路結構不用以同時提供額外介面組件所需之第一電源。替代地，包含該等額外介面組件之每一介面單元具有獨立連接，從而使得該介面單元能夠被連接至與功能電路系統關聯之電源分配網路。因此，無需在電源線路結構內提供任何線路以用於提供第一電源，由此在與典型先前技術佈置相比時使得電源線路結構之面積能夠得以減少。
另外，仍然可能滿足載流約束條件。特定而言，大多數實際應用中之主要載流約束條件是ESD保護需求所施加的，且在該等ESD事件期間存在之電流通常經由與第二電源關聯之供電線路消耗。因為本發明之電源線路結構仍提供第二電源，因此該結構的尺寸易於被適當地設計以管理該等ESD電流。此外，儘管還將存在一些與第一電源之提供關聯之電流約束條件，但彼等約束條件可易於由與功能電路系統關聯之電源分配網路進行管理。因此，經由使用本發明之方法，與電源線路結構關聯之面積可顯著地減小，但仍然使得載流約束條件能夠得以滿足。因此，介面單元尺寸可減小，由此賦能積體電路之總體尺寸的減小。
可以多種方式提供電源線路結構。然而，在一個實施例中，每一介面單元包括跨其寬度延伸之電源線路區段，且藉由將介面單元定位在鄰接佈置中，以使得一個介面單元中之電源線路區段接觸相鄰介面單元中之電源線路區段，從而由多個電源線路區段形成電源線路結構。
此外，有數種方式使得介面單元可被佈置成具有連至功能電路系統之電源分配網路的獨立連接。然而，在一個實施例中，該至少一個子集中之每一介面單元包括一連接區域，自該連接區域進行至電源分配網路之獨立連接，以便接收第一電源。該連接區域可採用多種形式，但在一個實施例中則包括一或更多個連接接腳。特定而言，在一個實施例中，將有一或更多個與第一電源之工作電壓位準關聯之連接接腳，且一或更多個與第一電源之接地電壓位準關聯之連接接腳。
介面電路系統可以多種方式佈置，但在一個實施例中則佈置成圍繞功能電路系統外圍提供之介面環路，且電源線路結構提供至少一個圍繞該介面環路延伸之電源線路。
有數種方式使得單個介面單元可佈置在介面環路之內。然而，在一個實施例中，具有至少一個依據第一電源操作之介面組件的每一介面單元佈置在介面環路之內，以使得該介面單元之連接區域被 定位成更靠近功能電路系統之外圍而非電源線路結構。此有利於更容易地連接至功能電路系統之電源分配網路。
在一個實施例中，電源分配網路被提供於一或更多個層中，且經配置以覆蓋在功能電路系統上方。
此外，在一個實施例中，電源線路結構佔據用以提供電源分配網路之至少一層。因此，在該種實施例中，使連接區域更靠近功能電路系統之外圍而非電源線路結構是有益的，因為此使得能夠在電源分配網路與該連接區域之間進行連接，而無需在電源線路結構周圍進行任何重新佈線。
有數種方式使得介面單元可被佈置成具有連至電源分配網路的獨立連接，以便接收第一電源。在一個實施例中，獨立連接包括在用於電源分配網路之層之至少一者內延伸之連接路徑。
然而，在一替代性實施例中，獨立連接包括在覆蓋提供電源分配網路之一或更多個層之額外層內延伸之連接路徑。該額外層可採用多種形式，但在一個實施例中，該額外層是由再分配層(redistribution layer；RDL)提供的。特定而言，每一介面單元可被佈置成具有墊存取終端，且該再分配層可用以在墊存取終端與積體電路外部之塊形連接之間提供連接路徑。當積體電路提供該種再分 配層時，該再分配層亦可用以在相關I/O單元與功能電路系統之電源分配網路之間提供另外的連接路徑，以便允許向彼等I/O單元提供第一電源。
可以多種方式配置電源線路結構。然而，通常將有一或更多個供電線路經配置以為第二電源提供工作電壓位準，及/或一或更多個供電線路經配置以為第二電源提供接地電壓位準。電源分配網路亦可以多種方式配置，但在一個實施例中，電源分配網路包括電力網(亦常被稱作電力網格)，該電力網包括在正交方向延伸之供電線路陣列。該等電力網經設計以具有均質電流分配，且因此具有額外之有益副效應，該副效應之產生歸因於使用該種電力網以同樣向介面電路系統內之介面單元提供電源，該副效應是彼等介面單元內之電源分配將優於已知的先前技術機制，在該等先前技術機制中，第一電源在介面單元之電源線路結構內傳播。特定而言，在該等先前技術之方法中，專用電源I/O單元通常有規律地地分佈遍及介面電路系統之I/O單元，以在電源線路結構上傳播第一電源，且此舉導致電源分配之一些變異。
自第二態樣可見，本發明提供一種介面單元以用於積體電路之介面電路系統內，該介面電路系統在積體電路之依據第一電源操作的功能電路系統與積體電路之外部的組件之間提供介面，該介面電路系統包括：電源線路區段，該電源線路區段經配置 以用於耦接至其他介面單元之電源線路區段，以提供與該等其他介面單元共享之電源線路結構，以便向介面電路系統內之至少一個介面組件提供第二電源，該第二電源不同於第一電源；至少一個額外介面組件，該額外介面組件經配置以依據第一電源操作；及連接區域，該連接區域經配置以用於進行至與功能電路系統關聯之電源分配網路的獨立連接，以便向至少一個額外介面組件提供該第一電源。
介面單元亦可包括至少一個介面組件，該介面組件經配置以依據第二電源操作，且經配置以用於連接至電源線路結構。
自第三態樣可見，本發明提供一種電腦儲存媒體，該媒體包括單元庫，該單元庫包括根據本發明之第二態樣的介面單元。該電腦儲存媒體可採用多種形式，包括非暫態形式及暫態形式，但在一個實施例中為非暫態電腦儲存媒體。
10‧‧‧I/O環路
15‧‧‧I/O單元
20‧‧‧功能電路系統
25‧‧‧功能組件
30‧‧‧電力線
40‧‧‧I/O單元
50‧‧‧VSS軌部分
55‧‧‧VDD軌部分
60‧‧‧工作電壓部分
65‧‧‧接地電壓部分
70‧‧‧墊存取連接
100‧‧‧配電陣列
105‧‧‧水平VDD線路
110‧‧‧水平VSS線路
125‧‧‧通孔
130‧‧‧通孔
140‧‧‧電源線路結構
150‧‧‧I/O單元
160‧‧‧連接接腳
165‧‧‧連接路徑
167‧‧‧通孔
170‧‧‧連接接腳
175‧‧‧連接路徑
177‧‧‧通孔
205‧‧‧連接接腳
210‧‧‧連接接腳
215‧‧‧組件
220‧‧‧組件
225‧‧‧連接路徑
230‧‧‧連接路徑
235‧‧‧DVDD電力線
240‧‧‧DVSS電力線
245‧‧‧DVDD及DVSS電力軌
250‧‧‧VDD線路
255‧‧‧VDD線路
260‧‧‧VSS線路
265‧‧‧VSS線路
270‧‧‧獨立連接路徑
272‧‧‧通孔
275‧‧‧獨立連接路徑
277‧‧‧通孔
280‧‧‧獨立連接路徑
282‧‧‧通孔
285‧‧‧獨立連接路徑
287‧‧‧通孔
300‧‧‧接腳
305‧‧‧接腳
310‧‧‧接腳
315‧‧‧接腳
320‧‧‧VDD線路
325‧‧‧介入VSS線路
330‧‧‧VDD線路
335‧‧‧VSS線路
340‧‧‧VDD線路
345‧‧‧VSS線路
350‧‧‧連接路徑
352‧‧‧通孔連接
355‧‧‧連接路徑
357‧‧‧通孔連接
360‧‧‧連接路徑
362‧‧‧通孔
365‧‧‧連接路徑
367‧‧‧通孔
400‧‧‧基板
405‧‧‧組件位準層
410‧‧‧介入層
415‧‧‧電力網層
420‧‧‧重新分配(redistribution；RDL)層
450‧‧‧積體電路
460‧‧‧凸塊
470‧‧‧印刷電路板
480‧‧‧連接球
500‧‧‧I/O單元
505‧‧‧連接接腳
510‧‧‧連接路徑
515‧‧‧VDD電力線
520‧‧‧VSS線路
525‧‧‧通孔連接
530‧‧‧通孔連接
540‧‧‧DVDD及DVSS線路|虛線框
550‧‧‧功能電路系統
560‧‧‧叢集
565‧‧‧叢集
570‧‧‧I/O單元
575‧‧‧DVDD及DVSS電力軌
本發明將藉由參考如附圖中所圖示的其實施例、僅以舉例之方式進行進一步描述，在該等附圖中：第1圖示意地圖示一積體電路，在該積體電路中可使用實施例之技術；第2圖圖示根據先前技術佈置之與I/O單元關聯之電源線路區段； 第3圖圖示一個實施例之I/O單元如何使用尺寸減小之電源線路區段及連接來使得能夠自與積體電路之功能電路系統關聯的電力網提供另一電源；第4圖圖示根據一個實施例之與I/O單元關聯之電源線路區段；第5圖圖示第4圖中圖示之連接接腳可如何用以向一個實施例中的I/O單元內之某些I/O組件提供核心電源；第6A圖至第6D圖示意地圖示根據實施例用於將I/O單元連接至功能電路系統之電力網的不同佈置；第7圖示意地圖示依據一個實施例在積體電路內提供的各種層；第8圖示意地圖示倒裝晶片之實行方案，該實行方案中可利用某些實施例之技術；第9A圖及第9B圖示意地圖示RDL層可如何於一個實施例中用以在I/O單元與功能電路系統之電力網之間提供連接；及第10圖示意地圖示一替代性積體電路，在該積體電路中可使用實施例之技術。
第1圖示意地圖示一積體電路，在該積體電路中可使用實施例之技術。如第1圖中所圖示，積 體電路包括功能電路系統20，該電路系統包括複數個功能組件25，該等功能組件經配置以執行所需之積體電路處理功能。有多種方式使得單個功能組件可在功能電路系統20內提供。例如，依據一個已知技術，提供自動工具，該等自動工具使用計劃積體電路之功能設計(例如採用閘位準網路連線表或暫存器傳送語言(Register Transfer Language；RTL)高階設計表示之形式)及提供一組標準單元(標準單元定義功能組件，且是用於由此將積體電路佈局整合至功能設計中之「構建塊」)之單元庫，以便產生積體電路佈局。在一個實施例中，功能電路系統20之至少一些功能組件25由該種標準單元形成。
在第1圖之實施例中，功能電路系統20由形成介面電路系統之I/O環路10圍繞，以用於在功能電路系統與積體電路的外部組件之間提供介面。通常，I/O環路是由複數個I/O單元15組成，以用於提供特定I/O連接。正如在構建功能電路系統之功能組件時用以提供標準單元之單元庫，單元庫亦可用以提供可用以構建I/O環路之各種I/O單元15。
如第1圖中所圖示，I/O單元通常並排地置於鄰接佈置中，且每一I/O單元將具有單元寬度及單元長度(單元長度往往被稱作單元高度)。每一I/O單元將通常包括跨其寬度延伸之電源線路區段，然後，藉由將介面單元定位在鄰接佈置中以使得一個介 面單元中之電源線路區段接觸相鄰介面單元中之電源線路區段，從而由多個電源線路區段在I/O環路周圍形成電源線路結構。所得之電源線路結構將通常由圍繞I/O環路延伸之複數個電力線30(在本文中亦被稱作電力軌)組成，且用以向I/O單元之介面組件提供所需之電源。
通常，功能電路系統20將在使用第一電源之核心電源域中操作。相反，介面電路系統10則將主要在使用不同於第一電源之第二電源的I/O電源域中操作。儘管每一I/O單元之大多數組件將通常依據此第二電源操作，但諸多I/O單元亦將通常包括依據核心電源域之第一電源操作之少數個額外介面組件。因此，I/O環路內之電源線路結構之各種電力線30通常必須能夠同時提供第一電源及第二電源。
第2圖示意地圖示已知先前技術電源線路區段，該電源線路區段在單個I/O單元40內提供，且被佈置成與相鄰I/O單元中之對應電源線路區段定位在鄰接佈置中，以便產生電源線路結構。在圖示之實例中，I/O電壓域之第二電源由工作電壓部分60(在本文中亦被稱作DVDD軌部分)及接地電壓部分65(在本文中亦被稱作DVSS軌部分)提供。如前文提及，I/O單元內的大多數介面組件將從該兩個電壓軌部分獲取電源。
此外，進一步提供兩個部分以提供第一電源之工作電壓及接地電壓供應，如第2圖中VDD軌部分55及VSS軌部分50所示。
在第2圖中圖示之實施例中，電源線路區段之各種部分50、55、60、65中之每一者實際上是由跨I/O單元之寬度延伸之複數個金屬線路實施的。與DVDD軌部分60及DVSS軌部分65關聯之獨用金屬線路之數目將通常大於經提供用於VDD軌部分55及VSS軌部分50之線路數目。此情況歸因於I/O電源域中之載流需求通常顯著較高之事實。此情況歸因於I/O單元中之介面組件主要使用I/O電源域之第二電源，且亦歸因於在ESD事件期間觀察到的相對較高電流主要經由彼等軌部分60、65進行通路之事實。VDD及VSS軌部分通常必須能夠處理較低電流，由此無需同樣多的獨用線路。
第一及第二電源之實際電壓位準可依據實施例而不同。儘管第一電源可為1伏特或更低，但用於I/O電源域中之第二電源通常較高，例如1.5伏特、1.8伏特或2.5伏特。
亦如第2圖中所圖示，墊存取連接70通常在用以提供各種軌部分之相同金屬層內提供，此允許I/O單元連接至積體電路之外部組件。如第2圖所圖示，形成電源線路區段之各種軌部分佔據I/O單元之單元高度中之大部分，且實際上該等各種軌部分之 尺寸需求通常對單元高度在任何特定實行方案中可縮減之程度有所限制。
依據所描述實施例，每一I/O單元內之電源線路區段經重新設計以便賦能由電源線路區段佔據面積之減少，由此賦能I/O單元尺寸之減少。獲得此結果之方式在第3圖中示意地進行圖示。特定而言，如第3圖中所示，圍繞I/O環路10延伸之電源線路結構140僅提供DVDD及DVSS電力軌(及所需之任何墊存取連接)，但電源線路結構內則不提供VDD軌或VSS軌。相反，單個I/O單元150包括連接接腳160、170以併入功能電路系統來賦能I/O單元連接至所提供之配電陣列100。該種配電陣列亦將被稱作電力網或電力網格。如第3圖中所示，配電陣列100由供電線路陣列組成，該等供電線路在正交方向延伸並覆蓋功能電路系統20之功能組件。在第3圖之佈置中，在水平及垂直方向提供輪流交替的VDD及VSS線路，水平及垂直VDD線路在不同的金屬層中提供且藉由使用通孔125而連接，且類似地，水平及垂直VSS線路在不同的金屬層中提供及藉由使用通孔130而連接。
請考慮第3圖中圖示之I/O單元左下部分，連接接腳160經由連接路徑165及通孔167與至少一個VDD線路(在此實例中為水平VDD線路105中之一者)連接。類似地，連接接腳170經由連接路 徑175及通孔177與VSS線路中之至少一者(在此實例中為水平VSS線路110中之一者)連接。將理解，自第3圖中可見，其他全部I/O單元以類似方式連接至功能電路系統之配電陣列100內的VDD及VSS線路。
使用該種佈置，單個I/O單元之單元高度可顯著減少，如第4圖中所圖示。從第4圖與第2圖之比較中將可見，DVDD軌部分60及DVSS軌部分65未變更，墊存取連接70亦未變更。然而，並未提供VDD或VSS線路，相反，提供兩個連接接腳205、210以用於連接至功能電路系統之配電陣列100。I/O單元高度之此減少可能使得I/O環路10之所需尺寸顯著減少，由此賦能積體電路面積之顯著減少。
第5圖圖示I/O單元內之I/O組件可如何連接至所需電源。特定而言，大多數組件220是在I/O電源域中操作之組件，且該等組件以標準方式連接至DVDD電力線235及DVSS電力線240，以便向彼等組件提供第二電源。然而，少數組件215將在使用第一電源之核心電源域中操作。可自關聯之VDD及VSS接腳205、210提供連接路徑225、230以便將第一電源傳播至彼等組件。
有眾多不同方式使得連接接腳可在單個I/O單元內經配置，且有眾多不同方式使得彼等連接接腳可連接至功能電路系統之電力網100內的一或 更多個線路。第6A至6D圖圖示少數個實例。在第6A圖中，連接接腳是相對較寬的接腳205、210，而在第6B圖中則提供有多個較小接腳300、305、310、315。在第6A圖之實例中，接腳205配備獨立連接路徑270、275及關聯通孔272、277，該等路徑及通孔連接至功能電路系統之電力網內之VDD線路250及255。同樣，VSS連接接腳210經由獨立連接路徑280、285及關聯通孔282、287連接至功能電路系統之電力網內之VSS線路260、265。將理解，每一連接接腳可改為連接至兩個以上之線路，或實際上每一接腳可連接至單個線路。
在第6B圖中，每一較小連接接腳藉由使用相同連接路徑及通孔連接至單個線路，如第6A圖中所圖示。
儘管在第6A圖及第6B圖中，I/O單元連接至電力網內沿I/O單元寬度維度延伸之VDD及VSS線路，但在第6C圖及第6D圖中，I/O單元實際上連接至電力網內在I/O單元長度/高度維度上延伸之VDD及VSS線路。因此，VDD接腳205經由關聯之連接路徑350、355及對應通孔連接352、357而連接至兩個VDD線路320、330。不使用介入VSS線路325。同樣，VSS連接接腳210經由關聯連接路徑360、365及關聯通孔362、367連接至兩個VSS線路335、345。不使用VDD線路340。
第6D圖圖示連接路徑及通孔之相同佈置，但該佈置具有多個較窄之連接接腳300、305、310、315，該等接腳在前文中藉由參考第6B圖實例而進行論述。將理解，第6A至6D圖僅為可使用之四個實例佈置，且將理解，將有眾多不同方式使得I/O單元可被佈置成連接至功能電路系統之電力網內的各種電力線。
在第6A至6D圖之所有實例中，DVDD及DVSS電力軌245在整個I/O單元延伸以用於向I/O單元之組件提供第二電源。
在一個實施例中，I/O單元中之連接接腳與功能電路系統之電力網中之電力線之間的各種連接路徑可在積體電路中用以提供電力網及連接接腳之同一層內形成。特定而言，將理解，通常將有多個金屬層及介入絕緣層，該等層用以提供多個電力網線路，且標準佈線技術可用以在連I/O單元之接接腳與電力網內的所需金屬層之間提供金屬連接。
然而，在一替代性實施例中，電力線層上方之額外層亦可用以促成該等連接，如下文中將論述。
如第7圖中所圖示，積體電路是由建立在基板400上之複數個層形成，該基板例如可為矽基板。特定而言，建立在基板400上之第一複數個層形成組件位準層405，在該層中，單個功能組件形成在 積體電路內。此外，電力網層415亦經提供以用於為各種功能組件建立配電陣列100，且隨後在電力網層415與組件位準層405之間提供數個介入層410，以在功能組件之間提供互連。該等互連可採用多種形式，例如直接點對點連接、高壓線與匯流排間的連接(bussing)結構，等等。在一些實施例中，該等介入層亦可用以執行電源偏置功能。
I/O環路內提供之I/O單元將佔據積體電路之幾乎全部垂直高度，延伸至整個組件位準層405、介入層410，及通常情況下之電力網層415。電源線路區段及墊存取連接將通常在上部金屬層中提供，該等金屬層作為電源層415中的一部分而提供。
如第7圖中所示，電源層415上方亦可有至少一個額外層。例如，可提供重新分配(redistribution；RDL)層420以允許某些組件連接至積體電路外部之其他組件。例如，請考慮前文中提及之各種I/O單元內的墊存取連接70，再分配層可用以在I/O單元之墊存取末端與積體電路之外部塊形連接之間提供連接路徑。該等塊形連接在倒裝晶片實行方案中提供，如下文中將藉由參考第8圖進一步論述。
第8圖示意地圖示倒裝晶片實行方案。在該種實行方案中，印刷電路板(printed circuit board；PCB)470配備眾多連接球480，且PCB 470上提供之每一積體電路經由複數個凸塊460耦接至PCB。一個此種積體電路在第8圖中由積體電路450圖示。積體電路以一倒置(「倒裝」)佈置安裝至PCB上，使得基板遠離PCB，且RDL層為凸塊460提供接觸層，從而將積體電路450與PCB 470連接。
凸塊形成為x及y維度上之陣列，從而為外部信號向積體電路內特定的功能組件塊之連接提供大量撓性。特定而言，並非所有該等信號都需要經由I/O環路佈線至積體電路上。此外，I/O單元可經由其墊存取連接70連接至多種不同的塊形連接，因此增大佈線撓性。
第9A圖及第9B圖示意地圖示RDL層可如何用以在I/O單元與功能電路系統之電力網100內所需電力線之間提供連接。特定而言，第9A圖圖示I/O單元500之上層中提供之連接接腳505，該連接接腳需要連接至VDD電力線515。此舉可藉由使用與RDL層內之重疊連接路徑510的通孔連接(在第9A圖中由「X」指示)而實現。連接路徑510在VDD線路515頂部上方延伸，然後，又一系列通孔用以將該RDL連接路徑向下連接至VDD線路515。通孔連接在第9B圖中由元件525、530圖示。如可見，RDL連接路徑510賦能VSS線路520易於被繞過。各種 DVDD及DVSS線路(及墊存取連接)在第9B圖中由虛線框540示意地圖示。
儘管在上述實施例中，已使用介面電路系統形成為I/O環路之實例，但該技術並非限定於介面電路系統採取I/O環路形式之情況。第10圖圖示一替代性實施例，該實施例中，介面電路系統可分佈在積體電路之功能電路系統550內的叢集中。圖示兩個叢集560及565。每一叢集將以類似方式構建，且如叢集560之實例所示，每一叢集內之介面電路系統將包括一系列I/O單元570，該等I/O單元以鄰接關係佈置，以建立所需之DVDD及DVSS電力軌575。由於使用第4圖之修正設計，因此無需提供額外的VDD及VSS電力軌，而替代地提供獨立連接接腳以賦能I/O單元連接至與功能電路系統關聯之電力網。
在第10圖中圖示之佈置中，配電柵格將覆蓋功能電路系統，柵格中存在孔洞以允許I/O電路叢集560、565之插入。叢集內之單個I/O單元可以如藉由參考前文實施例所論述之大體相同的方式連接至電力網。由於單個I/O單元之高度減少，此舉將產生減少I/O叢集面積之需求，且由此賦能積體電路之整體面積之減少。
從上述實施例可見，將理解，該等實施例賦能與電源線路結構關聯之整體面積減少，由此賦能用以構建積體電路之介面電路系統之單個I/O單元 之尺寸減少。此舉在仍賦能載流約束條件得以滿足之情況下得以實現。特定而言，電源線路結構內用以向介面組件提供第二電源之線路的尺寸仍可與依據已知先前技術之尺寸相似，以便允許滿足ESD保護需求。然而，電源線路結構內無需用以提供第一電源之額外線路，而替代地直接從功能電路系統之電源分配網路獲得第一電源。電源分配網路亦具有藉由使用第一電源在I/O單元組件內提供更均質的電流分佈之額外益處。
儘管本文已描述特定實施例，但將瞭解，本發明並非限定於彼等實施例，且可在本發明之範疇內進行諸多潤飾及添加。例如，可在不背離本發明之範疇的前提下，由獨立項之特徵組成以下附屬項之特徵的各種組合。

Claims (16)

  1. 一種積體電路，包含：功能電路系統，該功能電路系統包含功能組件，該等功能組件經配置以執行該積體電路所需之處理功能，該功能電路系統經配置以依據一第一電源操作；一電源分配網路，該電源分配網路與該功能電路系統關聯，且經配置以向該等功能組件提供該第一電源；介面電路系統，該介面電路系統經配置以在該功能電路系統與該積體電路之外部的組件之間提供一介面，該介面電路系統包含複數個介面單元，該等介面單元具有介面組件，該等介面組件經配置以依據一第二電源操作，該第二電源不同於該第一電源；一電源線路結構，由該複數個介面單元共享，且經配置以向該等介面組件提供該第二電源；且該等介面單元之至少一子集，進一步包含額外的介面組件，該等額外的介面組件經配置以依據該第一電源操作，該至少一子集中之每一介面單元具有連至該電源分配網路之一獨立連接，以便接收該第一電源。
  2. 如請求項1所述之積體電路，其中：每一介面單元包含跨其寬度延伸之一電源線路區段，且藉由將該等介面單元定位在一鄰接佈置中，以使得一個介面單元中之該電源線路區段接觸一相鄰介面單元中之該電源線路區段，從而由多個電源線路區段形成該電源線路結構。
  3. 如請求項1所述之積體電路，其中該至少一子集中之每一介面單元包括一連接區域，自該連接區域進行連至該電源分配網路之該獨立連接，以便接收該第一電源。
  4. 如請求項3所述之積體電路，其中該連接區域包含一或更多個連接接腳。
  5. 如請求項1所述之積體電路，其中：該介面電路系統被佈置成一介面環路，該環路圍繞該功能電路系統之一外圍提供；及該電源線路結構提供至少一個電源線路，該電源線路圍繞該介面環路延伸。
  6. 如請求項5所述之積體電路，其中該至少一子集中之每一介面單元包括一連接區域，自該連接區域進行連至該電源分配網路之該獨立連接，以便接收該第一電源，其中該至少一子集中之每一介面單元佈置在該介面環路內，以使得該連接區域更靠近該功能電路系統之該外圍而非該電源線路結構。
  7. 如請求項1所述之積體電路，其中該電源分配網路係提供於一或更多個層中，且經配置以覆蓋該功能電路系統。
  8. 如請求項7所述之積體電路，其中該電源線路結構佔據至少一層，該層用以提供該電源分配網路。
  9. 如請求項7所述之積體電路，其中該獨立連接包括一連接路徑，該連接路徑在用於該電源分配網路之該等層中之至少一層內延伸。
  10. 如請求項7所述之積體電路，其中該獨立連接包括一連接路徑，該連接路徑在覆蓋提供該電源分配網路之該一或更多個層之一額外層內延伸。
  11. 如請求項1所述之積體電路，其中該電源線路結構經配置以向該第二電源提供一工作電壓位準。
  12. 如請求項1所述之積體電路，其中該電源線路結構經配置以向該第二電源提供一接地電壓位準。
  13. 如請求項1所述之積體電路，其中該電源分配網路包含一電力網。
  14. 一種介面單元，用於一積體電路之介面電路系統內，該介面電路系統在該積體電路之功能電路系統與該積體電路外部的組件之間提供一介面，該功能電路系統依據一第一電源操作，該介面電路系統包含：一電源線路區段，該電源線路區段經配置以用於耦接至其他介面單元之電源線路區段，以提供與該等其他介面單元共享之一電源線路結構，以便向該介面電路系統內之至少一個介面組件提供一第二電源，該第二電源不同於該第一電源；至少一個額外介面組件，該額外介面組件經配置以依據該第一電源操作；及一連接區域，該連接區域經配置以用於進行連至一電源分配網路之一獨立連接，以便向該至少一個額外介面組件提供該第一電源，該電源分配網路與該功能電路系統關聯。
  15. 如請求項14所述之介面單元，進一步包含：至少一個介面組件，該介面組件經配置以依據該第二電源操作。
  16. 一種單元庫，包括如請求項14所述之一介面單元。
TW104116140A 2014-06-03 2015-05-20 具有介面電路系統的積體電路及用於此介面電路系統之介面單元 TWI667768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1409867.7 2014-06-03
GB1409867.7A GB2526825B (en) 2014-06-03 2014-06-03 An integrated circuit with interface circuitry, and an interface cell for such interface circuitry

Publications (2)

Publication Number Publication Date
TW201547001A TW201547001A (zh) 2015-12-16
TWI667768B true TWI667768B (zh) 2019-08-01

Family

ID=51214669

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116140A TWI667768B (zh) 2014-06-03 2015-05-20 具有介面電路系統的積體電路及用於此介面電路系統之介面單元

Country Status (5)

Country Link
US (1) US9800048B2 (zh)
KR (1) KR102276030B1 (zh)
CN (1) CN105279124B (zh)
GB (1) GB2526825B (zh)
TW (1) TWI667768B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2526823B (en) 2014-06-03 2018-09-26 Advanced Risc Mach Ltd An integrated circuit with interface circuitry, and an interface cell for such interface circuitry
US10366199B2 (en) 2017-04-11 2019-07-30 Qualcomm Incorporated Cell-based power grid (PG) architecture
US11205620B2 (en) * 2018-09-18 2021-12-21 International Business Machines Corporation Method and apparatus for supplying power to VLSI silicon chips
CN113614914B (zh) * 2019-03-28 2024-04-09 华为技术有限公司 一种半导体器件、芯片封装结构以及电子设备
KR20220151886A (ko) 2021-05-07 2022-11-15 이건희 벤딩 목발
TWI767841B (zh) * 2021-09-17 2022-06-11 智原科技股份有限公司 運用於積體電路的電源網結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW312849B (zh) * 1995-12-11 1997-08-11 Toshiba Co Ltd
US6078068A (en) * 1998-07-15 2000-06-20 Adaptec, Inc. Electrostatic discharge protection bus/die edge seal
TW200949944A (en) * 2008-02-08 2009-12-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
TW201333995A (zh) * 2005-06-23 2013-08-16 Agere Systems Inc 用於橫跨一發送媒介進行通訊之介面電路及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170669B1 (ko) * 1995-05-31 1999-02-01 김광호 반도체장치의 듀얼 전원전압 입출력셀
US7739624B2 (en) 2002-07-29 2010-06-15 Synopsys, Inc. Methods and apparatuses to generate a shielding mesh for integrated circuit devices
JP2007059449A (ja) 2005-08-22 2007-03-08 Fujitsu Ltd 半導体装置
JP4787592B2 (ja) 2005-10-14 2011-10-05 パナソニック株式会社 システムｌｓｉ
US7872283B2 (en) * 2006-11-09 2011-01-18 Panasonic Corporation Semiconductor integrated circuit and multi-chip module
JP5190913B2 (ja) 2007-01-15 2013-04-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7466581B2 (en) 2007-03-02 2008-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM design with separated VSS
JP4337904B2 (ja) * 2007-04-12 2009-09-30 セイコーエプソン株式会社 集積回路装置および電子機器
US7816610B2 (en) 2007-04-19 2010-10-19 Mediatek Inc. Layout circuit
US7750460B2 (en) * 2008-02-21 2010-07-06 Lsi Corporation Ball grid array package layout supporting many voltage splits and flexible split locations
JP5262401B2 (ja) * 2008-08-01 2013-08-14 富士通セミコンダクター株式会社 半導体装置の設計方法、プログラム及び半導体装置
EP2244292A1 (en) 2009-04-20 2010-10-27 Nxp B.V. Integrated circuit with ESD protection unit
JP2011091084A (ja) * 2009-10-20 2011-05-06 Nec Corp 半導体装置、およびインターフェースセルの配置方法
US8873209B2 (en) * 2011-12-19 2014-10-28 Arm Limited Integrated circuit and method of providing electrostatic discharge protection within such an integrated circuit
GB2526823B (en) * 2014-06-03 2018-09-26 Advanced Risc Mach Ltd An integrated circuit with interface circuitry, and an interface cell for such interface circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW312849B (zh) * 1995-12-11 1997-08-11 Toshiba Co Ltd
US6078068A (en) * 1998-07-15 2000-06-20 Adaptec, Inc. Electrostatic discharge protection bus/die edge seal
TW201333995A (zh) * 2005-06-23 2013-08-16 Agere Systems Inc 用於橫跨一發送媒介進行通訊之介面電路及方法
TW200949944A (en) * 2008-02-08 2009-12-01 Semiconductor Energy Lab Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20150349526A1 (en) 2015-12-03
GB2526825B (en) 2019-01-09
CN105279124B (zh) 2022-09-30
CN105279124A (zh) 2016-01-27
US9800048B2 (en) 2017-10-24
KR20150139435A (ko) 2015-12-11
GB201409867D0 (en) 2014-07-16
TW201547001A (zh) 2015-12-16
GB2526825A (en) 2015-12-09
KR102276030B1 (ko) 2021-07-12

Similar Documents

Publication Publication Date Title
TWI667768B (zh) 具有介面電路系統的積體電路及用於此介面電路系統之介面單元
US8247906B2 (en) Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8495547B2 (en) Providing secondary power pins in integrated circuit design
US10796994B2 (en) Semiconductor device and IO-cell
Samal et al. Full chip impact study of power delivery network designs in monolithic 3D ICs
JP2008091722A (ja) 半導体集積回路
JP4460227B2 (ja) 半導体集積回路
JP7041368B2 (ja) 半導体集積回路装置
TWI648836B (zh) 帶有介面電路系統之積體電路及用於此類介面電路系統之介面單元
JP2010258298A (ja) 半導体集積回路チップおよびそのレイアウト方法
JP2006339252A (ja) 半導体装置及びその製造方法
KR20220018754A (ko) 전원 연결 배선을 포함하는 반도체 장치
JP6836137B2 (ja) 半導体装置及びそのレイアウト設計方法
JP2001244341A (ja) 半導体集積回路のレイアウト方法
JP2010186941A (ja) 半導体装置
JP2006013061A (ja) 半導体装置
JP2005217314A (ja) 半導体集積回路
JP2009289917A (ja) 半導体装置
JP2009049424A (ja) レイアウト生成ツールおよび半導体集積回路
WO2006018891A1 (ja) 半導体装置及びその設計方法
JP2004349681A (ja) 半導体装置およびその設計方法