TW312849B - - Google Patents
Download PDFInfo
- Publication number
- TW312849B TW312849B TW085115261A TW85115261A TW312849B TW 312849 B TW312849 B TW 312849B TW 085115261 A TW085115261 A TW 085115261A TW 85115261 A TW85115261 A TW 85115261A TW 312849 B TW312849 B TW 312849B
- Authority
- TW
- Taiwan
- Prior art keywords
- power supply
- wiring
- unit
- power
- supply voltage
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims description 138
- 239000004065 semiconductor Substances 0.000 claims description 47
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 241000406668 Loxodonta cyclotis Species 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
Α7 Β7 312849 五、發明説明(丨) 〔發明所屬之技術領域〕 本發明係關於一種使用兩種不相同之高位電源電壓的 使用標準單元或閘極陣列方式的半導體裝置,尤其是,關 於一種與半導體裝置之內部電路的動作電壓不相同之電應 的信號成爲與其他之半導體裝置之介面所必需的半導體裝 1.1.11 置° 〔以往之技術〕 使用標準單元或閘極陣列方式之半導體晶片內部例如 以5 V電源電壓動作(以下,在以3 V或5 V之電源電壓 動作時,則省略低位側之電源電壓(0V者)_,將0V近 旁之信號作爲L邏輯電平,而將5 V近旁之信號作爲Η邏 輯電平的半導體晶片,例如將3 V之電壓作爲電源,而將 5 V之Η邏輯電平輸出至將〇 V近旁之信號作爲L邏輯電 平,將3 V近旁之信號作爲Η邏輯電平的半導體晶片時, 因會有超過將3 V電壓作爲電源的半導體晶片之最大施加 電壓之情事*因此,須以任何方法將5 V之Η電平轉換成 3 V之Η電平。 又,以3 V動作,將0V近旁之信號作爲L邏輯電平 ’又將3 V近旁之信號作爲Η邏輯電平的半導體晶片時, 有其他之半導體晶片之間的信號上施加雜訊而產生誤動之 虞時’則有將Η邏輯電平作爲5 V近旁之信號俾提髙耐雜 訊性,此時則將Η電平輸出作爲5 V近旁之信號。 如此,作爲轉換信號之邏輯電平的方法,有在搭載有 本紙浪尺度適用中國國家揉準< CNS》A4規格(210X 297公嫠) m- nn I JMU m —f^i Hi In -^/ n^— i v-4 (請先閔讀#v面之注#Ϋ項再填寫本頁) 訂---- 經濟部中央標準局舅工消費合作社印裝 i ml A7 B7 五、發明説明(2 ) 半導體晶片的電路基板上設置專用之電平轉換器,而本體 之半導體晶片係以單一電源施以動作之方法,惟若將轉換 電路具備於半導體晶片內時,則可將電路基板成爲小型。 作爲轉換信號之邏輯電平的構成,使用例如表示於第 5圖或第6圖之I/O單元。 第5圖係表示將以Ο V與3 V電源動作之內部電.路與 外部之間的信號予以介面的I /0單宂之構成的圖式。 第5圖中,表示於第5 (a)圖.之I/O單元,係使 用與內部電路相同之3 V電源電壓,而以與內部電路相同 之3 V高電平之信號輸出內部電路之高電平之信號的輸出 緩衝器,表示的第5(b)圖之I/O單元,係使用與輸 出之高電平相同之5 V電源電壓,將內部電路之3 V髙電 平之信號轉換成5V髙電平之信號的輸出緩衝器;表示於 第5 ( c )圖之I /0單元,係使用與內部電路相同之 3 V電源電壓,而以與內部電路相同之3 V高電平之信號 輸入從外部所給與之3 V高電平之信號的輸入緩衝器; 示於第5 ( a )圖之I/O單元,係使用3V及5V之兩 種不相同之電源電壓,將從外部所給與之5 V高電平之信 號轉換成與內部電路相同之3 V髙電平之信號並予以輸入 的輸入緩衝器;表示於第5 (e)圖之I/O單元,係使 用與內部電路相同之3 V電源電壓,將從外部所給與之. 5 V高電平之信號轉換成與內部電路相同之3 V信號並予 以輸入的輸入緩衝器。 第6圖係表示將以0 V與5 V電源動作之內部電路與 本紙張尺度適用中國國家標率(CNS ) A4洗格(210X297公釐〉 ' -5 - --I — 經濟部中央橾準局員工消費合作社印製 i. nt : j - - - I i I -- ...... · - —i·. --- - - n^—、一吞τ I >m m nn nn ί !i n -- - — I ......I .- (請先閲讀f*面之注穿事項再填寫本頁) •‘ ‘· 經濟部中央標準局貝工消費合作社印製 ,. A7 _B7_^ ___ 五、發明説明(3 ) 外部之間的信號予以介面的ϊ /〇單元之構成的圖式。 在第6圖中,表示於第6 (a)圖之I/O單元,係 使用與內部電路相同之5 V電源電壓’輸出與內部電路相 同之3 V高電平之信號的輸出緩衝器:表示於第6 (b) 圖之I /0單元,係使用3V及5V之兩種不相同之電源 電壓,將內部電路之5V髙電平之信號轉換成3V之高電 平信號並予以輸出的輸出緩衝器;表示於第6(c)圖之 I /0單元,係使用與內部電路相同之5 V電源電壓,將 從外部所給與之3 V或5 V髙電平信號轉換成5 V並予以 輸入的輸入緩衝器:表示於第6(d)圖之I/0單元, 係使用3 V及5 V之兩種不相同之電源電壓,將從外部所 給與之3 V高電平信號轉換成5 V之信號並予以輸入的輸 入緩衝器。 對於這種I/〇單元,以往係使用表示於第7圖之模 式佈置之方法俾供應電源。 在表示於第7圖之方法中,假設內部電路以例如3 V 之電源電壓施以動作,在.輸出緩衝器有將髙電平以3 V輸 出之端子與以5 V輸出之端子。所有ί /〇單冗1 0 〇係 具有由第2配線層所成的(GND) ,5V ’ 3V之 三種電源配線 101 (101G,101H,101L) 。各該電源配線1 0 1係與相鄰接之I/O單元1 00的 同種電源配線相連接,並全部半導體晶片1 0 2無間斷地 連接配置於半導體晶片Γ 周圍之I/O單元100 ’ 及從外部將電源電壓供應於各該電源配線的電源單元 本紙張尺度適用中國國家梂準(CNS ) A4规格(210X297公釐) — m·———— I— Kn I m m^i ml ί^Λ~.^¢^ nn i .T < (請先閱讀t·.面之注奢事項再填寫本頁) nn m In
n It n I Λ 經濟部中央標率局員工消費合作社印製 31284ί) at B7 五、發明説明(4 ) 103 (103G,103H,103L)所成的 ϊ/ο 單元列上。在各I/O單元100,從外部給與接合墊 1 0 4之電源電壓,分別從GND電源單元1 〇 3G經由 電源配線1 01 G供應:從5 V電源單元1 〇 3H經由電 源配線1 0 1 Η供應,從3 V電源單元1 〇 3 L經由電源 電線1 0 1 L供應。 該第2配線層之電源配線101,係在I/O單元 1 0 0間的連接部產生段差時,則該部分之寬度變細,即 使其他部分變粗,在該處電流電容被限制,而從電源單元 1 0 3可供應至I/O單元1 0 0之電流會變少。爲了避 免道種情形,在電源配線1 0 3不會產生段差,在沿著半 導體晶片1 0 2各邊所配置的I /〇單元1 0 0及電源單 元1 0 3之間齊備該電源配線1 0 3之位置與寬度,俾不 會產生段差。 亦即,在事先製作各單元之形狀(模式)的標準單元 方式或閘極陣列方式,對於I /0單元之前方肉,若齊備 所有之I /O單元的第2配線層之寬度與位置,則任意種 類之ί /0單元,在任意位置,也不會有中斷第2配線層 之電源配線:或產生段差而減少電源電容之情形。由此’ 維持流在第2配線層的電流電容。 然而,在表示於第7圖之方式中’在I / 〇單元 1 0 0之上面,具有第2配線層之GND電源配線 101G與3V電源配線101L及5V電源配線 1 0 LH的三種電源配線。在該方式中,因事先決定3 v 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐) saaM··. mb····· Mm» mt fl^i ,T ¥ (請先閲讀t面之注會事項再填寫本頁) 、1Tm - f nn 1 ml -7 - A7 ______ B7_____ 五、發明説明(5 ) 與5V電源配線101L,1Q1H之寬度’因此’即使 大部分單元未使用5V電源電壓之I/O單元1〇〇 ’在 第2配線層具有某一寬度之5 V電源配線1 Ο 1 Η而產生 浪費。 因此,若事先知道使用5V電源之I/O單元100 之種類或配置而欲設訐I /〇單元1 0 0,第2配線之電 源配線寬度以該種類或比率可最適當地設計第2配線層的 電源配線之寬度。 但是,在標準單充或閘極陣列方式中,每一次設計半 導體晶片並不是每次作單元設計,固將—度設計之單冗使 用於幾個半導體晶片’因此,即使知道某一晶片所使用晶 片之種類或配置,而在使用於其他半導體晶片時也不一定 成爲最適當者。 亦即,在某一設計之晶片係依據3 V電源與5V電源 之I/O單冗之耗電的比率,即使決定GND,3V, 5 V的第2酝線層之電源配線的寬度,使用相同之I / 〇 單元的其他設計之晶片,也不足3 V電源之配線宽度,而 5 V電源之配線寬度成爲過剩之情事》在這種情形,須追 加3 V電源單充;以補足不足分童》 電源單元之電流電容不足,而在I /〇單元上之電源 配線的電流電容有餘裕時’因電源單元之配置限制較少, 因此,並排配置兩個電源單元’也可彌補電源單元之電流 電容的不足《構成如此,將半導體晶片封入小包時,可將 鄰接之兩個相同種類之電源單元*連接於連接中導體晶片 本紙張尺度適用中國國篆標準(CNS ) Α4规格(210X297公嫠) n^n 1 m nn 11^1» ^1·^— · nn In— HI nn fm fl— Ant vm (請先聞讀rI面之注f事項再填寫本頁) 訂--
--A 經濟部中央橾準局員工消費合作社印裂 ~ 8 * 312849 經濟部中央梂準局員工消費合作社印製 A7 B7_^__ 五、發明説明(6 ) 與電路基板上之配線的同一導框。故不會增加小包之稍數 但是,電源單元之電容沒有問題,而是在Ϊ /〇單元 上之電源配線之例如3·ν電源配線之寬度不足夠時’須追 加電源元件之點係與上述相同,惟須分散地配置電源單元 ,分散流在I /〇單元上之電源配線的電流,防止不會集 中容許電流密度以上之電流。在此時,因追加之電源單元 係未相鄰接地配置,故電源單元:係無法如上述地連接於一 條導框》須在所追加之電源單元也追加一條專用之導框。 在道時,在小包之梢上有餘量,若導框有剩餘時並沒 有問題 > 但在檜數上無餘置時,須變更成比梢數較多之小 包,而須删減使用信號數而將此分配在追加電源》
一方面,爲了不會產生道種情事,若將GND與3 V 與5 V之電源配線變粗而設,計I /〇單元時,則I / 〇單 元之尺寸會肥大,成爲導致晶片尺寸之增大。 作爲有關於標準單元方式或閘極陣列方式的半導體裝 置之電源配線的以往技術,有記載於例如日本特開平3 - 2 6 3 8 5 4號公報或特開平3 — 1 2 9 8 2 8號公報者 〇 在曰本特開平3 — 2 6 3 8 5 4號公報,記載有在並 排地設置各個基本單元的多數第1電源線之全部或—部分 ’藉設置廣闊地形成其配線寬度之部分,可提高電源線之 強化而不會導致降低可靠性且能增加電流供應量之發明^ _”方面*在日本特開平3 — 1 2982 8號公報,記 本紙張纽顧t關家縣(CNS ) Α4·_ ( 2lGx297公麓) '--- I - 1= .1 I 1— - - ........ I fn 1· 1 m i —I- - - -- --- In 1-- 1 In - -1 —-H In I HI In i— ..... 1 1-- - _ (請先閱讀t-=面之注7r事項再填寫本頁) … : A7 __B7_______ 五、發明説明(7 ) 載藉變化配置電源配線節距或配線寬度,可減少電荷之局 部性集中,可細小形成硬巨組之周圍電源配線的配線寬度 之發明。 〔發明欲解決之課題〕 如上所述,在使用兩種不相同之高位電源電壓的標準 單元方式或是閘極陣列方式的以往之半導體裝置中,與耗 電相比較若電源配線之配線寬度較細時,則須在I /〇單 元列之間分散配置電源單元俾避免電源配線之電流集中β 然而在這種情形,增加連接於電源單元之導框的條數,導 致小包之大型化。 一方面,爲了避免此,若將電源配線之配線寬度變粗 時,則隨著電源配線之配線寬度,I/O單元及電源單元 也肥大化,而作爲整體半導體導致構成之大型化。 本發明係鑑於上述事項而創作者,其目的係在於提供 一種防止I/〇單元之肥大化,且抑制電源稍數之增加, 能達成構成之小型化,使用兩種不相同高位電源電壓的半 導體裝置。 C解決課題所用之手段〕 爲了達成上述目的,申請專利範圍第1項所述之發明 *其特徵爲:具有沿著裝置之周邊排列,在基準之電源電 壓及第1電源電壓動作之內部電路與裝置外部之間包括信 號之電平轉換施以介面的1 /〇單元’及鄰接地配置於該 本紙張尺度適用中國國I梯準(CNS ) Α4規格(210Χ297公釐) ' ~ -10 - -ϊ- ........ · 1 1 · (請先閱讀免面之注會事項再填寫本頁) -nn ^ii— I ..... —i.i In· 1n^— nf— 1 n^i— ml nn n _ 經濟部中央標準局員工消費合作社印製 • 1>11 nn mi · B7 五、發明説明(8 ) 經濟部中央標準局員工消費合作社印製 I /〇單元,將從外部給與之電源電屋供應於上述I /〇 單元的電源單元,上述I /〇單元係具有:以基準之電源 電壓與第1電源電壓動作,具備供應基準之電源電壓的基 準電源配線及供應第1電源電壓之第1電源配線的第1形 式之輸入緩衝器,及以基準電源電壓與第1電源電壓動作 ,具備上述基準電源配線與第1電源配線及供應第2電源 電壓之第2電流配線的第2形式之第1輸入緩衝器’及以 基準電源電壓與第1及第2電源電壓動作,具備上述基準 電源配線與第1電源配線及第2電源配線的第2形式之輸 入緩衝器,及以基準電源電壓與第1電源電壓動作’具備 上述基準電源配線及第1電源配線的第1形式的輸出緩衝 器,及以基準電源電壓與第1及第2電源電壓動作*具備 上述基準電源配線與第1電源配線及第2電源配線的第2 形式之输出緩衝器等所構成;上述電源單元係由接受基準 電源電壓之供應,具備上述基準電源配線與第1電源配線 的第1形式之基準電源單元,及接受基準電源電壓之供應 ,具備上述基準電源配線與第1電源配線及第2電源配線 的第2形式之基準電源單元,及接受第1電源電壓之供應 ,具備上述基準電源配線與第1電源配線的第1形式之電 源單元,及接受第1電源電壓之供應,具備上述基準電源 配線與第1電源配線及第2電源配線的第2形式之第1電 源單元,及接受第2電源電壓之供應,具備上述基準電源 配線與第1電源配線及第2電源配線的第2形式之第2電 源單元等所構成;鄰接之上述I/〇單元或上述電源單元 本紙張尺度通用中國國象標準(CNS ) A4规格(210X297公釐)一 -11 - A7 B7 五、發明説明(9 ) 係連接有供應同種電源電壓之電源配線,經由所連接之電 源配線,供應於上述電源單元之電源電壓供應於上述 I /0單元,上述第2形式之輸入緩衝器及/或输出緩衝 器與上述第2形式之電源單元集中排列者。 申請專利範圍第2項之發明,係在申請專利範圍第1 項所述之半導體裝置,其特徵爲:在沿著裝置周邊排列之 上述I / Ο單元及電源單元與上述內部電路之間,設置第 2基準電源配線,上述I /〇單元係具備連接上述基準電 源配線與上述第2基準電源配線的配線,供應上述內部電 路之第1電源電壓的電源配線,係連接於上述Ϊ /〇單元 及電源單元之上述第1電源配線:供應上述內部電路之基 準電源電壓的電源配線,係連接於上述第2基準電源配線 所成者。 經濟部中央樣準局負工消費合作社印製 :-1Η 米! (請先閲讀f-*面之注f事項再填寫本頁) 申請專利範圍第3項之.發明,係在申請專利範圍第1 項或第2項所述之半導體裝置,其特徵爲:具有,在其中 一方之邊的境界部連接有上述基準電源配線與上述第1及 第2電源配線,在另一方之邊的境界部連接有上述基準電 源配線與上述第1電源配線,配置於上述第2形式之輸岀 緩衝器或上述第2形式之輸入緩衝器或上述第2形式之電 源單冗與上述第1形式之輸出緩衝器或上述第1形式之輸 入緩衝器或上述第1形式之電源單元之間,連接’鄰接之同 種電源配線的境界連接單元,及形成有上述基準電源配線 與上述第1電源配線,配設於上述第1形式之輸出緩衝器 或上m第1形式之輸入緩衝器或上述第1形式之電源單元 本紙張尺度適用中國國象棵準(CNS ) A4規格(210X297公釐) ~~ -12 - 312849 經濟部中央標準局員工消费合作社印製 五、發明説明(10 ) 與上述第1形式之輸出緩衝器或上述第1形式之輸入緩衝 器或上述第1形式_之電源單元之間’連接鄰接之同種電源 配線的第1形式之單元間連接單元’及形成有上述基準電 源配線與上述第1及第2電源配線’配設於上述第2形式 之輸出緩衝器或上述第2形式之輸入緩衡器或上述第2形 式之電源單元與上述第2形式之輸出緩衝器或上述第2形 式之輸入緩衝器或上述第2形式之電源單元之間’連接鄰 接之同種電源配線的第2形式之單元間連接單元,所構成 者.。 申請專利範圍第4項之發明,係在申請專利範圍第3 項所述之半導體裝置,其特徵爲:上述境界連接單元係由 電源單元所構成者。 申請專利範圍第7項所述之發明,其特徵爲:具有沿 著裝置之周邊排列,在基準之電源電壓及第1電源電壓動 作之內部電路與裝置外部之間包括信號之電平轉換施以介 面的I /0單元,及鄰接地配置於該I /0單元·,將從外 部給與之電源電壓供應於上述I /〇單元的電源單元,上 述I /0單元係具有:以基準之電源電壓與第1及第.2電 源電壓動作,具備供應基準之電源電壓之至少一個的基準 電源配線及供應第1電源電壓之至少一個的第1電源配線 ,及供應第2電源電壓之配線寬度不相同之至少兩個的第 2電源配線的第2形式之輸出緩衝器,及以基準電源電Μ 與第1電源電壓動作,具備與上述第2形式之輸出緩衝器 同數之基準電源配線與第1電源配線,及比上述第2输出 本紙張尺度適用中國國家標準(CNS ) Μ规格(210Χ 297公釐) 一 13 - (請先閱讀fi面之注t事項再填寫本頁)
A7 ______B7_^__ 五、發明说明(n ) 經濟部中央標準局貝工消費合作杜印製 緩衝器之第2電源配線較少數之第2電源配線的第1形式 之輸出緩衝器,及以基準電源電壓與第1電源電壓動作’ 具備與上述第1形式之輸出緩衝器同數之上述基準電源配 線與第1電源配線及第2電源配線的第1形式之輸入緩衝 器,及以基準電源電壓與第1及第2電海電壓動作,具備 與上述第2形式之輸出緩衝器同數之上述基準電源配線與 第1電源配線及第2電源配線的第2形式之輸入緩衝器所 構成;上述電源單元係由接受基準電源電壓之供應,具備 與上述第1形式之輸出緩衝器同數之上述基準電源配線與 第1電源配線及第2電源配線的第1形式之基準電源單元 ,及接受基準電源電壓之供應,具備與上述第2形式之輸 出緩衝器同數之上述基準電源配線與第1電源配線及第2 電源配線的第2形式之基準電源單元;及接受第1電源電 壓之供應,具備與上述第1.形式之輸出緩衝器同數之上述 基準電線配線與第1電源配線及第2電源配線的第1形式 之電源單元,及接受第2電源電壓之供應,具備與上述第 2形式之輸迅緩衝器同數之上述基準電源配線與第1電源 配線及第2電源配線的第2形式之電源單元所構成:鄰接 之上述1/0單元或上述電源單元係連接有供應鄰接單宂 之同種電源電壓的同一寬度之電源配線,經由被連接之電 源配線供應於上述電源單元之電源電壓供應於上述I/0 單元,上述第2形式之輸入緩衝器及/或輸岀緩衝器與上 述第2形式之電源單元集中地排列;上述第2形式之輸出 緩衝器之输出段的電晶體,係從未連接於上述第1形式之 本紙張尺度適用中國國-家標隼(CNS ) Α4規格(210X 297公釐〉 -14 - 經濟部中央樣準局員工消费合作社印製 A7 B7 五、發明説明(12 ) I/0單元之第2電源配線的第2電源配線接受電源之供 應,除了上述第2形式之輸岀緩衝器之輸出段的電晶體以 外的電晶體與第2形式之輸入緩衝器的電晶體,係從連接 於上述第1形式之I /0單元之第2電源配線的第2電源 配線接受電源之供應所成者。 〔發明之實施形態〕 以下,使用圖式說明該發明之實施形態》 第1圖係表示申請專利範圃第1項所述之發明的一實 施形態之半導體裝置之要部構成的圖式。 在第1圖中*半導體裝置係具有在以基準電源電壓( 接地電位,GND)第1電源電壓例如3V動作之內部電 路與裝置外部之間,包括將信號之電平從3 V變換成5 V 或從5 V轉換成3 V予以介.面的I/O單元,及鄰接配置 於該I /0單元,將從外部所給與之電源電壓供應於 I / 0單元的電源單元。 I / 0單元係由:以GND電壓與第1電源電壓動作 ,具備供應GND電壓之GND配線1G及供應第1電源 電壓之第1電源配線1 L藉由第2配線層所形成的第1形 式之輸入緩衝器I 1L ’及以GND電壓與第1電源電壓 動作,具備GND配線1 G與第1電源配線1 L及供應第 2電源電壓例如5 V之第2電源配線1 Η藉由第2配線層 所形成的第2形式之第1輸入緩衝器Ϊ 2L· ’及以GND 電壓與第1電源電壓及第2電源電壓動作,具備GND配 本紙張尺度適用中國國家標準(CNS ) Α4規格(210x297公釐)~~~ (請先閱讀^面之注^事項再填寫本頁}
Α7 Β7 經濟部中央標準局員工消費合作社印装 五、發明説明(13) 線1 G與第1電源配線1 L及第2電源配線1 Η藉由第2 配線層所形成的第2形式之第2輸入緩衝器I 2Η ’及以 GND電壓與第1電源電壓動作’具備01^〇配線1 G及 第1電源配線藉由第2配線層所形成的第1形式之輸岀緩 衝器0 1 L,及以GND電壓與第1電源電壓及第2電源 電壓動作,具備GND配線1 G與第1電源配線1 L.及第 2電源配線1 Η藉由第2配線層所形成的第2形成之輸出 緩衝器02Η所構成。 又,對於輸入緩衝器與輸入緩衝器及以下所說明之電 源單元之記號;「ij係表示輸入緩衝器,「Oj係表示 輸岀緩衝器’ 「V」係表示電源單元,^ 1」係表示第1 形式,「2」係表示第2形式,「L」係表示使用或接受 第1電源電壓,「H』係表示使用或接受第1及第2電源 電壓者。 電源單元係由:接受GND電壓之供應,具備GND 配線1G及第1電源配線1L藉由第2配線層所形成的第 1形式之基準電源單元V1G,及接受GND電壓之供應 ,具備GND配線1 G與第1電源配線1 L及第2電源配 線1 Η藉由第2配線層所形成的第2形式之基準單元 V2G (未予圖示),及接受第1電源電壓之供應,具備 GND配線1G及第1電源配線1l藉由第2配線層所形 成的第1形式之電源單元V 1 L,及接受第1電源電壓之 供應,具備GND配線1 G與第1電源配線1 l及第2電 源配線1 Η藉由第2配線層所形成的第2形式之第1電源 本紙琅尺度適用中國國家梯準(CNS ) Α4規袼(210><297公釐) 一 16 — —tn· ft—· fl—· —m ^ϋι HHB 一.τ π (請先閲讀如面之注於事項再填寫本頁) -訂-- ti m mu nn _ ^ 經濟部中央揉準局員工消費合作社印製 ϋ!849_^ ~^_五、發明説明(14 ) · 單元V 2 L (未予圖示)’及接受第2電源電壓之供應, 具備GND配線1G與第1電源配線1l及第2電源配線 1 Η藉由第2配線層所形成的第2形式之第2電源單元 V 2 Η所構成β 各該I / 〇單元及電源單元係如第1圖所示,經由接 合墊2沿著與外部輸入輸出有信號之半導體晶片3的周邊 被排列,連接有供應有鄰接之I /0單宂或電源單元之同 種的電源電壓的電源配線,亦即,連接有鄰接之各該 Ϊ /0單元或電源單元之GND配線1 G,又連接有第1 電獠配線1 L,且連接有第2電源配線1 Η,各該電源配 線向排列方向連結直線上排列之單元上並電氣方式地連接 ’而經由被連接之電源配線,供應於電源單元之電源電壓 供應於I / 0單元。 又,第2形式之輸入緩衝器及輸岀緩衝器與第2形式 之電源單元,亦即,輸入緩衝器I 2L,I 2Η及輸岀緩 衝器02Η與電源單元V2H,係連績地集中排列。 更具體而言,在使用在內部電路未使用之第2電酒^電 壓的第2形式之輸出緩衝器〇 2 Η於第2配線層具有第2 電源電壓之電源配線1 Η,及在內部電路所使用之電源電 壓的電源配線1 L。在未使用第2電源電壓而僅以第1電 源電壓動作的第1形式之輸岀緩衝器〇 1 L ’第2配線層 之GND配線1 G,在與使用第2電源電壓之輸出緩衝器 0 2 Η相同位置具有相同寬度。第1電源配線1 L係具有 使用第2電源電壓的輸出緩衝器〇 2 Η之第1電源配線 本紙張尺度適用中國國家梂準(CNS ) Α4規格(liOx297公釐) *-'-HI 1*1 -.....I I...... ml' J ml Itrt· m tut fjn I f n} · * ^ ^ (請先聞讀f,面之注务事項再填寫本頁) '訂 n ml t^n 經濟部中央揉準爲員工消費合作社印製 A7 B7 五、發明説明(15 ) 1 L及第2電源配線1 Η所有之位置》 未使用第2電源電壓之輸入緩衝器I 1L,I 2L係 第2配線層之電源配線,對於相同功能之單元分別準備與 第2形式之輸出緩衝器〇2 Η相同之第2形式者之I 2L ,及與第1形式之輸出緩衝器〇 1 L相同之第1形式者之 I 1 L的兩種形狀,藉由配置之場所而個別使用兩者.。使 用第2電源電壓之輸入緩衝器ϊ 2 Η,係第2配線層具有 與第2形式之輸出緩衝器〇 2 Η相同形狀的第2形式之形 狀者。 又,除了第2電源電壓之電源單元V2H以外的電源 單元,第2配線層之電源配線,也對於相同功能之單元分 別準備與第2形式之輸出緩衝器〇 2 Η相同的第2形式之 V2G,V2L,及與第1形式之輸出緩衝器01 L相同 的V 1 G,V 1L的兩種形狀,藉由配置場所而個別使用 兩者。 接受第2電源電壓之電源單元V2H,係第2配線層 之電源配線1 Η僅具有與第2形式之輸出緩衝器0 2H相 同的第2形式之形狀者。 如此,對於一部分相同功能之〗/0單元*準備兩種 類第2配線層之形狀,這些單元係藉由鄰接之單元種類選 •擇形狀,因不容易受到苟使用之配置的限制,因此可提髙 ί /0單元配置之自由度。又,具有該兩種類之形狀的 I/O單元係僅以單一電源動作的輸入緩衝器1 1 L, 1 2 L ’因耗電係比輸出緩衝器,因此,即使電源配線變 本紙張尺度適用中國國家操準(CNS ) Α4规格(210X2S»7公嫠) — 1 -18 - (請先閲讀背面之注參事項再填寫本頁) 訂 經濟、部中央榡準局員工消費合作社印製 A7 ___B7_^_ 五、發明説明(16 ) 細,也不會比輸出緩衝器有深刻之問題。 接受配置之限制的《源單元,係僅供應第2電源電壓 的單元,在使用第2電源電壓之單元的近旁,有與該單元 之間不可有第1形式之輸出緩衝器〇 1 L之限制》但是, 電源單元,係配置於使用該電源之I /〇單元近旁者,有 抑制依配線所具有之電阻成分所產生之電壓降等之影響, 而並不是重大之限制》 使用第2電源電壓的輸出緩衝器〇 2 Η,係即使第1 電源配線1 L較細,第2電源配線1 Η係成爲粗配線,而 不使用第2電源電壓之輸出緩衝器〇1L係未具有第2電 源配線1 Η,而成爲具有較粗之第1電源配線1 L。因此 ,輸出緩衝器係需要大電流,惟依照該方法,比表示於第 7圖之以往的構成》不必肥大化I / 0單元,即可用粗電 流配線將電流供應於輸出緩衝器。 又,夾在第2形式之兩具緩衝器I 2Η,02Η的輸 入緩衝器I 2 L係未使用第2電源電壓,惟因具有第2電 源電壓之粗電源配線1 Η,因此第1電源配線1 L係會變 細,惟在輸入緩衝器與輸出緩衝器相比較,耗電較小而在 該部分不容易產生第1電源配線1L之電流電容有不足之 情形。 第2圖係表示具有表示於第1圖之單元排列的整體半 導體晶片3之構成的圖式。如第2圖所示,第2形式之輸 出緩衝器02Η之比率,比第1形式之输出緩衝器0 1 L 相比較顯著地較少時特別有利》 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210Χ297公釐) iT衣丨! (請先閲讀弟面之注倉事項再填寫本頁) -(mf tut Λ 訂— }
nn m- mt I f -19 - 經濟部中央標準局員工消費合作社印裝 A7 ___B7 五、發明説明(17 ) 第3圖係表示申請專利範圍第2項,第3項及第4項 所述的發明之一實施形態之半導體裝置之構成的圖式》 在第3圖中,因該實施形態係連接有經由內部電路之 電路單元4之第1電源端子5與內部電路之第1電源配線 6電氣方式地連接之第2配線層所成的第1電源配線1L 設成電氣方式地連接於I/〇單元列內之單元所具有之第 2配線層所成的第1電源配線1 L,因此,內部電路之第 1電源配線6,在連接於第1電源配線1L之連接點7, 與供應第1電源電壓之電源單元V i L之間的配線變粗。 亦即,因內部電路之第1電源配線6係至少連接於第 2形式之單元的第1電源配線1 L ·,因此,即使在內部電 路之第1電源配線6接出在第2形式之單元側的位置配設 有電路單元4時,第1電源配線6係連接於內部電路之其 也第1電源配線6而不接受電源之供應,被連接於比內部 電路之第1電流配線6粗大之第1電源配線1 L 〇因此, 可減輕內部電路之第1電源配線6與單元之第1電源配線 1 L之間的電流電容及配線電阻等β 內部電路之電路單元4之基準電源電壓端子8將經由 內部電路之基準電源配線9電氣方式地連接的第2基準電 源配線1 2 G設於內部電路與單元列之間,而將連接該第 2基準電源配線12G與I/O單元內之單元所具有之基 準電源配線1G的第1配線層所成的配線10具備於^ I / Ο單元內。 由此,因內部電路之基準電源配線9連接於第2基準 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ~ -.20 - (請先閲讀背面之注免事項再填寫本頁)
經濟部中央榡準局員工消費合作社印製 A7 _____ B7_—___ 五、發明説明(18 ) 電源配線1 2G的連接點1 1與基準電源單元V 1 G之間 的配線,係被分散成第2基準電源配線1 2 G與單元基準 電源配線1 G,因此,可減輕其中間的電流電容及配線電 阻》 I / 0單元列內之所有單元係配設成最小間隙,因第 2配線層之電源配線係連接於鄰接之單元之同種電源配線 而電氣方式地連接,因此將I /0單元列內之單元所具有 之第2配線層所成的同種電源配線間以第2配線層之配線 連接在I/O單元列上的程序可省略》 _ 一方面,在I / 0單元列內未配設有I /0單元及電 源單元之部位,設置配設連接第2配線餍所成之電源配線 所用的單元間連接單元1 2,1 3,因經由該連接單元將 鄰接之單元之第2配線的電源配線連接於鄰接在另一方之 單元的同種電源配線而電氣方式地連接,因此將I /0單 元列內之單元所具有之第2配線層所成的同種電滬配線間 以第2配線層之配線連接在I/0單元列上的程序可省略 〇 又,在第2配線層位於具有第2電源配線1 Η的單元 1 4與未具有之單元1 5之境界部,藉配設連接同種之電 源配線所用的境界連接單元1 6,將第2電源配線1 Η連 接於單元境界而具有單元1 4之第2電源配線1 Η,可避 免未具有第2電源配線1 Η而在單元境界具有第1電源配 線1 L的單冗1 5之第1電源配線1 L有短路之情事。 又,境界連接單元1 6係由電源單元所構成也可以β 本紙張尺度適用中國國家梯準(CNS ) Α4規格(210X 297公釐) ~ " -21 - H· ί _ I -1_ I .T $ {請先閲讀和面之注舍事項再填寫本頁} * mlI -- - —.1 -i In - --1:- .--- - : m HI f -- - - 1 經濟部中央標準局員工消費合作社印裝 A7 _B7 __ 五、發明説明(19 ) 第4圖係表示申請專利範圍第5項所述之發明之一實 施形態之半導體裝置之構成的圖式。 對於表示於第3圖之實施形態,作爲該實施形態之特 徵,係表示於第3圖之實施形態的第2電源配線1 H a相 比較較細之第2電源配線1Hb設置於使用第2電源電壓 的單元1 7,又,將與該較細之第2電源配線1 H b相同 之第2電源配線1 Hb也設置其他之單元,輸出緩衝器之 電流驅動能力較大之輸出段的電晶體係從此第2電源配線 1 Hb較粗之第2電源配線1 H a接受第2電源電壓之供 應,輸出緩衝器之其他電晶體及輸入緩衝器之電晶體係從 較細之第2電源配線1 Hb接受電源電壓之供應,又,在 所有單元設置供應基準電源電壓的第2基準電源配線 1G2,又,在內部電路與單充列之間設置供應第1電源 電壓的第1電源配線1 L 2,連接單元之第2基準電源配 線1G 2與內部電路之基準電源配線9,連接設於內部電 路與單元列之間的第1電源配線1 L 2與內部電路之第1 電源配線者》 在表示於第3圖之實施形態,使用第2電源電壓之所 有單元受到配置之限制。需要粗電源配線,主要爲將信號 送出至晶片外部的輸出緩衝器之最終端電晶體。輸入緩衝 器或输出緩衝器之最終段以外之電晶體係比與該相比較較 細之配線即足夠。因此,將第2形式之I /〇單元及具有 電源單元之第2電壓的電源配線,分成連接於輸出緩衝器 之最終段電晶體的較粗之第2電源配線1 Ha,及連接於 本紙張尺度遥用中國國家梯準(CNS > A4规格(210X297公釐) (請先閲讀t'面之注*"事項再填寫本頁)
-22 - 312849 A7 B7 五、發明説明(20 ) 該以外之亀晶體的較細之第2電源配線lHb » 在未使用第2電源電壓的第1形式之單元18,具有 與具有第2形式之單元17之較細的第2電源配線1Hb 同稱形狀的第2電源配線lHb ’而以第2配線層之配線 連接鄰接所配置之單元的同種電源配線。 因此,即使使用第2電源電壓之單元,不需要第2電 源配線之大電流的輸出緩衝器以外之單元’係具有第1形 式與第2形式之兩種形狀,藉由個別加以使用’在表示於 第2圖之實施形態的第1形式之單元領域也可緩和無法配 置第2形式之输入緩衝器之限制。 請 λ 閱 讀 背* Λ 之 注 i 經濟部中央樣準局員工消費合作社印裝 〔發明之效果〕 如上所述,依照申請專利範圍第1 設置具備供應在內部電路未.使用的第2 源配線的單元與未具備的單元,並集中 源配線的單元*因此,不會肥大化單元 之梢數,可提供一種使用電流供應能力 同之高位電源電壓的半導體裝置。 依照申請專利範圍第2項所述之發 路之電源配線與單元之電源配線之間的 阻。 依照申請專利範圍第3項所述之發 連接單元及境界連接單元,因此,不窬 種電源配線的配線,又可防止具備第2 項所述之發明,因 電源電壓之第2電 地配輦具備第2電 ,或不會增加裝置 上優異之兩種不相 明,可減輕內部電 電流電容及配線電 明,因設置單茏間 要連接單元列之同 電源配線之單元與 I 訂 本紙張尺度適用中國國家榡準(CNS ) A4规格(210X297公釐) -23 - 312849 Α7 Β7 五、發明说明(η ) $具備之單元的境界上之第1電源配線與第2電源配線的 短路° 依照申請專利範圍第5項所述之發明,因設置具備配 線寬度不相同之至少兩種的第2電源配線之單元’因此除 專利範圍第1項所述之發明所得到之效果以外, 還可緩和單元之配置限制。 經濟部中央標準局員工消費合作社印製
明〕 示申請專利範圍第1項所述之發明之一實 裝置之要部構成的圖式β 示包括表示於第1圖之構成的半導體裝置 示申請專利範圍第2,3或4項所述之發 的半導體裝置之構成的圖式。 示申請專利範圔第5項所述之發明之一實 裝置之構成的圖式》 示於第1圖至第4圖之半導體裝置之 路構成的圖式。 示於第1圖至第4圖之半導體裝置之 路構成的圖式。 示以往之半導體裝置之要部構成的圖式。 記號之說明〕 I G * 1 G 2
L L 2 Η
2 G n I ''衣 1 (請先閱讀f面之注言事項再填寫本頁) --I訂
Hi m ml i tm n m I] «—^1* • m i w nm —m 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公嫠) S12849 A7 _B7_'_ 五、發明説明(22 ) lHa,lHb:電源配線,I1L,I2L,I2H, 01乙,0211:1/0單元,¥/0,¥2(5,¥1:1 ,V2L,V2H:電源單元,2 :接合墊,3 :半導體 晶片,4 :電路單元,5 :第1電源端子,6 :第1電源 配線,7,1 1 :連接點,8 :基準電源電壓端子,9 : 基準電源配線,12,13 :單元間連接單元,16.:境 界連接單元。 ι^ϋ I - 1 III - - -I I · (請先閲讀贫面之'¾意事項再填寫本頁) τ 装--- 訂 _^m fltlff nm n^i imt 經濟部中央標準局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -25
Claims (1)
- A8 B8 C8 D8 六、申請專利範圍 1. 一種半導體裝置,其特徵爲: - 具有沿著裝置之周邊排列,在基準之電源電壓及第1 電源電壓動作之內部電路與裝置外部之間包括信號之電平 轉換施以介面的I /0單元,及鄰接地配置於該I /0單 元,將從外部給與之電源電壓供應於上述I /0單元的電 源單元, 上述Ϊ / 0單元係具有:以基準之電源電屋與第1電 源電壓動作,具備供應基準之電源電壓的基準電源配線及 供應第1電源電壓之第1電源配線的第1形式之輸入緩衝 器,及 以基準電源電壓與第1電源電壓動作,具備上述基準 電源配線與第1電源配線及供應第2電源電壓之第2電流 配線的第2形式之第1輸入緩衝器,及 以基準電源電壓與第1及第2電源電壓動作,具備上 述基準電源配線與第1電源配線及第2電源配線的第2形 式之輸入緩衝器,.及 以基準電源電壓與第1電源電壓動作》具備上述基準 電源配線及第1電源配線的第1形式的輸出緩衝器,及 以基準電源電壓與第1及第2電源電壓動作,具備上 述基準電源配線與第1電源配線及第2電源配線的第2形 式之輸出緩衝器等所構成; 上述電源單元係由接受基準電源電壓之供應,具備上 述基準電源配線與第1電源配線的第1形式之基準電源單 元》及 本紙張尺度適用中國國家梂準(CNS ) A4規格(210 X W7公嫠) 一 一 26 - HJ— m« 0 • 1^11· m.— mV ft— tm · HI tin --1-- -1'- (请先閲讀像面之注倉事項再填寫本頁) m HI till attt 訂 -utl nn nn · f 經濟部中央橾準局員工消費合作社印製 經濟部中央標準局員工消费合作社印裝 312849 ll D8 六、申請專利範圍 接受基準電源電壓之供應’具備上述基準電源配線與 第1電源配線及第2電源配線的第2形式之基準電源單元 ,及 接受第1電源電壓之供應’具備上述基準電源配線與 第1電源配線的第1形式之電源單元’及 接受第1電源電壓之供應’具備上述基準電源配線與 第1電源配線及第2電源配線的第2形式之第1電源單元 ,及 接受第2電源電壓之供應,具備上述基準電源配線與 第1電源配線及第2電源配線的第2形式之第2電源單元 等所構成; 鄰接之上述I/0單元或上述電源單元係連接有供應 同種電源電壓之電源配線’經由所連接之電源配線’供應 於上述電源單元之電源電壓供應於上述I/〇單元’ 上述第2形式之輸入緩衝器及/或輸出緩衝器與上述 第2形式之電源單元集中排列者。 2.如申請專利範圍第1項所述之半導體裝置,其中 在沿著裝置周邊排列之上述I/〇單元及電源單元與 上述內部電路之間,設置第2基準電源配線, 上述I/0單元係具備連接上述基準電源配線與上述 第2基準電源配線的配線, 供應上述內部電路之第1電源電壓的電源配線,係連 接於上述I/0單元及電源單元之上述第1電源配線:供 華 _ —— 本紙張尺度適用t國國家梂率_( CNS } A4规格( 210X297公釐) ' -27 - {請先閲讀f面之注#事項再填寫本頁) T 装 ^in t——— vnf nn 訂------— r------ 經濟部中央揉準局貝工消費合作社印製 Αδ Β8 C8 __ . D8 六、申請專利範圍 應上述內部電路之基準電源電壓的電源配線,係連接於上 述第2基準電源配線所成者》 3.如申請專利範圍第1項所述之半導體裝置,其中 ,具有,在其中一方之邊的境界部連接有上述基準電源配 線與上述第1及第2電源配線,在另一方之邊的境界部連 接有上述基準電源配線與上述第1電源配線,配置於上述 第2形式之輸岀緩衝器或上述第2形式之輸入緩衝器或上 述第2形式之電源單元與上述第1形式之輸出緩衝器或上 述第1形式之輸入緩衝器或上述第1形式之電源單元之間 ,連接鄰接之同種電源配線的境界違接單元,及 形成有上述基準電源配線與上述第1電源配線,配設 於上述第1形式之輸出緩衝器或上述第1形式之輸入緩衝 器或上述第1形式之電源單元與上述第1形式之輸出緩衝 器或上述第1形式之輸入緩衝器或上述第1形式之電源單 元之間,連接鄰接之同種電源配線的第1形式之單冗間連 接單元,及 , 形成有上述基準電源配線與上述第1及第2電源配線 ,配設於上述第2形式之輸出緩衝器或上述第2形式之輸 入緩衝器或上述第2形式之電源單元與上述第2形式之输 出緩衝器或上述第2形式之輸入緩衝器或上述第2形式之 電源單元之間,連接鄰接之同種電源配線的第2形式之單 元間連接單冗,所構成者。 ' 4.如申請專利範圍第3項所述之半導體裝置,其中 ,上述境界連接單元係由電源單元所構成者。 本紙诔尺度適用中國國家揉準(CNS.) A4规格(210X 297公釐) In ........ -- 1 = 1 11= 1 _ - -g Η I- f-i— 1^1 -----Is I-- - - In^-rL ........ 1 - - -L f -- 二- i - rs--· (請先閲讀#面之注€事項再填寫本f ) :· t -28 - 經濟部中央揉準局負工消费合作社印袋 A8 B8 C8 D8六、申請專利範圍 5.如申請專利範圔第2項所述之半導體裝置,其中 ,具有,在其中一方之邊的境界部連接有上述基準電源配 線與上述第1及第2電源配線,在另一方之邊的境界部連 接有上述基準電源配線與上述第1電源配線,配置於上述 第2形式之輸出緩衝器或上述第2形式之輸入緩衝器或上 述第2形式之電源單元與上述第1形式之輸出緩衝器或上 述第1形式之輸入緩衝器或上述第1形式之電源單元之間 ,連接鄰接之同種電源配線的境界連接單元,及 形成有上述基準電源配線與上述第1電源配線,配設 於上述第1形式之輸出緩衝器或上述第1形式之輸入緩衝 器或上述第1形式之電源單元與上述第1形式之輸出緩衝 器或上述第1形式之輸入緩衝器或上述第1形式之電源單 元之間,連接鄰接之同種電源配線的第1形式之單茏間連 '接單元,及 形成有上述基準電源配線與上述第1及第2電湄配線 ,配設於上述第2形式之輸出緩衝器或上述第2形式之输 入緩衝器或上述第2形式之電源單元與上述第2形式之輸 出緩衝器或上述第2形式之輸入緩衝器或上述第2形式之 電源單元之間,連接鄰接之同種電源配線的第2形式之單 元間連接單元,所構成者。 6 .如申請專利範圍第5項所述之半導體裝置,其中 ,上述境界連接單元係由電源單宂所構成者° 7.—種半導體裝置,其特徵爲: 具有沿著裝置之周邊排列,在基準之電源電壓及第1 本紙張尺度逋用中國a家標準( CNS ) A4洗格< 210X297公釐) ml nn Λ n m al ϋι i n a (請先閲讀背面之注意事項再填寫本頁) 訂 _— --- I — f—---- -29 - 312849 A8 B8 C8 D8 六、申請專利範圍 電源電壓動作之內部電路與裝置外部之間包括信號之電平 轉換施以介面的I /〇單元,及鄰接地配置於該I /〇單 元,將從外部給與之電源電壓供應於上述I /〇單元的電 源單元, 上述I / 0單元係具有:以基準之電源電壓與第1及 第2電源電壓動作,具備供應基準之電源電壓之至少一個 的基準電源配線及供應第1電源電壓之至少一個的第1電 源配線,及供應第2電源電壓之配線寬度不相同之至少兩 個的第2電源配線的第2形式之输出緩衝器,及 以基準電源電壓與第1電源電艇動作,具備與上述第 2形式之输出緩衝器同數之基準電源配線與第1電源配線 ,及比上述第2輸出緩衝器之第2電源配線較少數之第2 電源配線的第1形式之輸出緩衝器,及 以基準電源電壓與第1電源電壓動作,具備與上述第 1形式之輸出緩衝器同數之上述基準電源配線與第1電源 配線及第2電源配線的第1形式之輸入緩衝器,及 以基準電源電壓與第1及第2電源電壓動作,具備與 上述第2形式之输出緩衝器同數之上述基準電源配線與第 1電源配線及第2電源配線的第2形式之輸入緩衝器所構 成; 上述電源單元係由接受基準電源電壓之供應,具備與 上述第1形式之輸出緩衝器同數之上述基準電源配線與第 1電源配線及第2電源配線的第1形式之基準電源單元, 及 - 本紙張尺度適用中國®家梂準(CNS.) A4规格(210 X 297公釐) {請先聞讀背面之注€事項再填寫本頁) 0. In m .HI .^ϋ tn· τ 装— 訂丨 經濟部中央梯準局—工消費合作社印装 -30 - A8 B8 C8 D8 經濟部中央標準局貝工消费合作社印製 、申請專利範園 接受基準電源電麼 出緩衝器同數之上述基 電源配線的第2形式之 接受第1電源電壓 出緩衝器同數之上述基 電源配線的第1形式之 接受第2電源電壓 出緩衝器同數之上述基 電源配線的第2形式之 鄰接之上述I /〇 鄰接單元之同種電源電 連接之電源配線供應於 述I / 0單元, 上述第2形式之輸 第2形式之電源單元集 上述第2形式之輸 未連接於上述第1形式 2電源配線接受電源之 衝器的電晶體,係從連 第2電源配線的第2電 之供應 準電源 基準電 之供應 準電源 電源單 之供應 準電源 電源單 單元或 壓的同 上述電 ,具備與 配線與第 源單元; ,具備與 配線與第 元,及 ,具備與 配線與第 元所構成 上述電源 一寬度之 源單元之 上述第2形式之輸 1電源配線及第2 及 上述第1形式之輸 1電源配線及第2 上述第2形式之輸 1電源配線及第2 * 單元係連接有供應 電源配線,經由被 電源m壓供應於上 入緩衝器及/或輸出緩衝器與上述 中地排列; 出緩衝器之輸出段的電晶體’係從 之I / 0單元之第2電源配線的第 供應,除了上述第2形式之輸出緩 接於上述第1形式之1/〇單元之 源配線接受電源之供應所成者。 本紙張尺度適用國家揉準(CNS > Α4規格(210X297公釐) (請先閲讀雋面之注鶯事項再填寫本頁) 1 it n §dm. 多------ΐτ------^-------------^---- -31 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32167195A JP3369382B2 (ja) | 1995-12-11 | 1995-12-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW312849B true TW312849B (zh) | 1997-08-11 |
Family
ID=18135120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085115261A TW312849B (zh) | 1995-12-11 | 1996-12-10 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5796299A (zh) |
JP (1) | JP3369382B2 (zh) |
KR (1) | KR100225987B1 (zh) |
TW (1) | TW312849B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105279124A (zh) * | 2014-06-03 | 2016-01-27 | Arm有限公司 | 具有接口电路系统的集成电路及接口电路系统的接口单元 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321214A (ja) * | 1996-05-30 | 1997-12-12 | Mitsubishi Electric Corp | 半導体装置 |
US6118334A (en) * | 1997-05-19 | 2000-09-12 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and power supply routing method and system |
US6336207B2 (en) * | 1997-05-27 | 2002-01-01 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for designing LSI layout, cell library for designing LSI layout and semiconductor integrated circuit |
AU2439999A (en) | 1998-04-23 | 1999-11-08 | Matsushita Electric Industrial Co., Ltd. | Method of designing power supply circuit and semiconductor chip |
US6210339B1 (en) * | 1999-03-03 | 2001-04-03 | Endosonics Corporation | Flexible elongate member having one or more electrical contacts |
JP3372918B2 (ja) * | 1999-12-21 | 2003-02-04 | 日本電気株式会社 | 設計支援システム及びセル配置方法 |
US6667648B2 (en) * | 2002-04-23 | 2003-12-23 | International Business Machines Corporation | Voltage island communications circuits |
US7111266B2 (en) * | 2003-11-24 | 2006-09-19 | International Business Machines Corp. | Multiple voltage integrated circuit and design method therefor |
US7400167B2 (en) * | 2005-08-16 | 2008-07-15 | Altera Corporation | Apparatus and methods for optimizing the performance of programmable logic devices |
US7784010B1 (en) * | 2004-06-01 | 2010-08-24 | Pulsic Limited | Automatic routing system with variable width interconnect |
JP4787592B2 (ja) * | 2005-10-14 | 2011-10-05 | パナソニック株式会社 | システムlsi |
JP4603030B2 (ja) * | 2007-11-12 | 2010-12-22 | パナソニック株式会社 | 半導体装置 |
JP5727288B2 (ja) * | 2011-04-28 | 2015-06-03 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体装置の設計方法、半導体装置設計装置、及びプログラム |
GB2526823B (en) * | 2014-06-03 | 2018-09-26 | Advanced Risc Mach Ltd | An integrated circuit with interface circuitry, and an interface cell for such interface circuitry |
CN104764959A (zh) | 2015-04-15 | 2015-07-08 | 京东方科技集团股份有限公司 | 点灯治具 |
CN116882357B (zh) * | 2023-09-07 | 2023-12-19 | 飞腾信息技术有限公司 | 芯片缓冲器的布局处理方法、装置、终端设备及存储介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129828A (ja) * | 1989-10-16 | 1991-06-03 | Nec Corp | 集積回路 |
JPH03263854A (ja) * | 1990-03-14 | 1991-11-25 | Fujitsu Ltd | ゲートアレイ型半導体集積回路装置 |
-
1995
- 1995-12-11 JP JP32167195A patent/JP3369382B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-06 US US08/759,703 patent/US5796299A/en not_active Expired - Fee Related
- 1996-12-10 TW TW085115261A patent/TW312849B/zh active
- 1996-12-11 KR KR1019960064332A patent/KR100225987B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105279124A (zh) * | 2014-06-03 | 2016-01-27 | Arm有限公司 | 具有接口电路系统的集成电路及接口电路系统的接口单元 |
TWI667768B (zh) * | 2014-06-03 | 2019-08-01 | Arm Limited | 具有介面電路系統的積體電路及用於此介面電路系統之介面單元 |
CN105279124B (zh) * | 2014-06-03 | 2022-09-30 | Arm 有限公司 | 具有接口电路系统的集成电路及接口电路系统的接口单元 |
Also Published As
Publication number | Publication date |
---|---|
JPH09162294A (ja) | 1997-06-20 |
JP3369382B2 (ja) | 2003-01-20 |
US5796299A (en) | 1998-08-18 |
KR100225987B1 (ko) | 1999-10-15 |
KR970053608A (ko) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW312849B (zh) | ||
TW502143B (en) | Semiconductor device | |
TW488063B (en) | Semiconductor integrated circuit | |
TW301050B (zh) | ||
CN106533395A (zh) | 半导体集成电路和触发器 | |
TW434859B (en) | Method and apparatus for delivering electrical power to a semiconductor die | |
JPS59147389A (ja) | ドツトマトリツクス表示装置 | |
TW321791B (zh) | ||
JPS60182488A (ja) | 駆動用電子回路 | |
TW567459B (en) | Driving chip, serial differential signal circuit, driving circuit of liquid crystal display, and method of receiving differential signal transmitted from bus | |
US6597593B1 (en) | Powering IC chips using AC signals | |
TW384540B (en) | Built-in data processor in DRAMs | |
TW305956B (zh) | ||
US4853757A (en) | Semiconductor integrated circuit | |
TW406272B (en) | Semiconductor integrated circuit | |
TW459243B (en) | Decoder-terminal arrangement for memory-chips with long bit-lines | |
TW437020B (en) | Driving IC chip and a printing head using such chip | |
TW460992B (en) | Layout structure of multilayer metal power/ground bus | |
US6377198B1 (en) | Definition of physical level of a logic output by a logic input | |
TW424320B (en) | Semiconductor integrated circuit device and method of producing the same | |
US20240312905A1 (en) | Techniques For Providing Supply Current To Dies In A System Using An Inductor | |
JPH10189749A (ja) | 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体 | |
TW312846B (zh) | ||
JPS60749A (ja) | 回路素子の品種名識別方法 | |
US20050285281A1 (en) | Pad-limited integrated circuit |