TW301050B - - Google Patents

Download PDF

Info

Publication number
TW301050B
TW301050B TW085104497A TW85104497A TW301050B TW 301050 B TW301050 B TW 301050B TW 085104497 A TW085104497 A TW 085104497A TW 85104497 A TW85104497 A TW 85104497A TW 301050 B TW301050 B TW 301050B
Authority
TW
Taiwan
Prior art keywords
transistors
active
pull
conductive wire
wire
Prior art date
Application number
TW085104497A
Other languages
English (en)
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW301050B publication Critical patent/TW301050B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

經濟部中央標準局員工消費合作社印製 A7 _____B7__ 五、發明説明（1 ) 發明背景 1 .發明領域 本發明係關於一種半導體記憶裝置，尤指一種具有藉 由共同連接個別地連接至相鄰墊層之電晶體而能減小晶片 尺寸之墊層佈局之半導體記憶裝置。 本發明具有能減小晶片尺寸之墊層佈局之半導體記憶 裝置係立基於韓國第7 9 7 0 / 1 9 9 5號申請案，於此合倂爲參 考資料。 2 .相關習知技術描述 近來，隨著半導體記憶體工業之快速成長，達成高 速，高積體化以及低製造成本的半導體記憶裝置已持續地 被硏發。因此，達成低製造成本之半導體記憶裝置之縮小 化已成爲製造商主要的關切點。然而，既然接腳（pin)的 數目隨記憶晶片容量的增加而增加，於使用習知墊層佈局 時，晶粒（d i e )尺寸必需增加。 參照圖一，表示靜電放電ESD保護電晶體連接至習知的 位址墊層之佈局，可以看出E S D保護電晶體1 , 2係個別連接 至位址墊層9,10。ESD保護電晶體1具有N型主動區域 (active region)3,4，該二主動區域於垂直方向相隔 一預定的間隔T1，而源極區域S1至S4係形成於N型主動區 2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝. \va 線 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（2 ) 域3,4之中。汲極區域01，02分別形成於源極區域51與52 與S3與S4之間，而閛極區域G1係形成於一通道區域上位於 汲極區域D1與D2之間以及源極區域S1到S4之間。爲了在 經由連接至位址墊層之汲極區域D1，D2施加高電壓的情況 下立即放電大量電流，閘極G 1被設計爲具有大寬度。然 而，爲了達到較佳的效率，二主動區域3, 4被互相分隔一預 定間距T1。而汲極區域M,D2及源極區域S1至S4將被注 入高密度雜質離子，而其閛極將對稱地形成於D1，D1的中 央。 另一方面，ESD保護電晶體2係同ESD保護電晶體1的 方式形成，而已形成得閘極係以參考符號G2表示》ESD保 護電晶體1被一 P型主動導線5所遮蔽以防止栓鎖（1 a t c h up)，而P型主動導線5隨後被一 N型主動導線6所遮蓋。同 樣地，ESD保護電晶體2被一 P型主動導線7所遮蔽以防止栓 鎖（latch-up)，而P型主動導線7隨後被一 N型主動導線8 所遮蓋。如上所述，每一ESD保護電晶體1，2被相對應的P 型主動導線5 - 8遮蓋，並分別具有-源極區域的主動區域。 因此，此種佈局產生半導體記憶裝置的大部份區域被大量 墊層所佔據的缺失》 發明綜合說明 因此，本發明之一目的在於提供一種具有能減小晶粒 尺寸之墊層佈局之半導體記憶裝置。 3 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -3 丁 __B7 五、發明説明（3 ) 本案之另一S的在於藉由使形成於靜電放電保護電晶 體以及被靜電放電保護電晶體所共用之N型主動區域之上 的主動導線相鄰而提供一種具有能減小晶粒尺寸之墊層佈 局之半導體記憶裝置。 爲達成上述及其它目的，一種半導體記憶裝置，具有 複數個輸入/輸出墊層，包括：第一及第二拉高電晶體，做 爲資料輸入/輸出驅動器使用，其包括第一端分別連接至該 複數個墊層中之二相鄰墊層並做爲第一主動區域使用，經 過鄰近該第一主動區域之第一及第二通道上之隔離薄膜而 設置的第二端，以及一共用第三端，位於該第一與第二通 道區域之間並定義出一共同第二主動區域；以及第一及第 二拉低電晶體，做爲資料輸入/输出驅動器使用，其包括第 一端分別連接至該複數個墊層中之二相鄰墊層並做爲第三 主動區域使用，經過鄰近該第三主動區域之第三及第四通 道上之隔離薄膜而設置的第二端，以及一共用第三端，位 於該第三與第四通道區域之間並定義出一共同第二源極區 域。 圖式簡要說明 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填艿本頁) 發明較完整的應用及其所伴隨之益處將藉由參照下列 結合圖式之細部描述而明白且更易被了解，圖式中相同的 符號指示相同或相似之元件，其中： 第一圖：表示習知位址墊層之佈局圖； 經濟部中央標準局員工消費合作社印製 A7 ______B7 五、發明説明（4 ) 第二圖：表示本發明第一較佳實施例之位址墊層之佈 局圖； 第三圖：係相對於圖二之等效電路圖； 第四圖：係習知输入/輸出墊層之-佈局圖，其中設置 ―拉高（P U 1 1 - u p ) P型電晶體； 第五圖：表示本發明第二較佳實施例之輸入/輸出墊層 之一佈局圖，其中設置一拉高（pull- up)P型電晶體； 第六圖：係相對於圖a之等效電路圖； 第七圖：係習知輸入/輸出墊層之一佈局圖，其中設置 一拉高（pull up)N型電晶體； 第八圖：表示本發明第三較佳實施例之輸入/輸出墊層 之一佈局圖，其中設置-拉高（p u 1 1 - u p ) N型電晶體； 第九圖：係相對於圖八之等效電路圖； 第十圖：依據本發明原理所設計之半導晶片之圖式。 較佳實施例詳細說明 第二圖：表示本發明第一較佳實施例之位址墊層之佈 局圖。在圖二中，爲了降低個別連接於位址墊層9, 10之間 的ESD保護電晶體1，2所佔據的區域，ESD保護電晶體1，2 共同維持做爲源極區域之N型主動區域S 5 , S 6以及主動導線 13,14。前述ESD保護電晶體1，2之閘極及源極連接於-接地電位Vss，而其汲極連接於位址墊層9, 10。此處，防 止栓鎖的P型主動導線13係形成於ESD保護電晶體1，2的週 5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝- 、νβ 線 B7 五、發明説明（5 ) 圍，而ESD保護電晶體1，2係由N型主動區域S5,S6而連接 在--起，而P型主動導線13隨後被N型主動導體14所遮蓋。 因此，依據圖二所示之佈局而被ESD保護電晶體所佔據之區 域比依據圖一所示之佈局而佔用的區域小。 另一方面，連接至位址墊層9，1 0之E S D保護電晶體在 本發明中是當做NKOS電晶體使用。然而，在可以達成等效 的範圍之下，可以用PMOS電晶體或其它元件做爲實施例說 明。 參照圖三，圖三表示一電路圖，其中ESD保護電晶體連 接至位址墊層，ESD保護電晶體1,2之閘極與源極連接至接 地電壓Vss，而其汲極分別連接至位址墊層9, 10。 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 圖四表示一拉高（pull up)P型電晶體及一拉低 (pull - do*n)N型電晶體連接至習知的I/O墊層。在圖 四，PMOS電晶體15係一拉高電晶體，而N Μ 0 S電晶體係一 拉低電晶體，其二者分別連接至I / 0墊層1 7，】8 , 1 9。 PMOS電晶體15係由三個分離的主動區域27, 28, 29所形 成，而NM0S電晶體16係由二個分離的主動區域20 ,21所 形成。此外，源極區域S6，S11係形成於主動區域 17, 18, 19之內，而汲極區域D3係分別形成於源極區域 S6，S7之間，S8,S9之間，以及S10，S11之間。一閘極 G3A(G3B)係形成於汲極區域D3與源極區域S6 S11之間 的通道（channel)區域之上。 同時，源極區域sl2 - sl5係於形成NH0S電晶體16之 主動區域20, 21之內形成，而汲極區域D4係分別型成於源 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（6 ) 極區域S12，S13之間及S14，S15之間，而閘極G4係形成 於汲極區域D4與源極區域S14-S15之間的通道區域之上。 包括PMOS電晶體15及NMOS電晶體16的電路可以是做 爲資料輪入/輸出驅動器的電晶體，並連接至每- I/O墊 層。此外，防止栓鎖的N型主動導線22係形成於NMOS電晶 體15的週圍，然後P型主動導線23被形成以便遮蓋P型主動 導線22。然後N型主動導線24被形成以便遮蓋P型主動導線 23。此外，P型主動導線25係形成於NMOS電晶體16的週 圍，然後N型主動導線26被形成以便遮蓋P型主動導線25。 圖五表示I/O墊層之佈局，其中拉高P型電晶體係依據 本發明之第二實施例而設置。在圖五，爲了降低電晶體在 I/O墊層27, 28, 29之間所佔用的區域，圖四所示之共同 連接於相鄰二I/O墊層27, 28之間的電晶體15A，15B的源 極被當做相同的主動區域S19，S20。這挂？1108電晶體 15A，15B的源極係連接至供應電壓VCC，而其汲極係連接 至位址墊層27, 28。防止栓鎖的N型主動導線22係形成於 PMOS電晶體15A，15B的周圍，其二者藉由主動區域S16 S18而連接在一起，P型主動導線23被形成以便遮蓋N型主 動導線22，而N型主動導線24被形成以便遮蓋P型主動導線 23。所以，上述之I/O墊層佈局之區域比習知三重遮蓋每 一個電晶體15A，15B的I/O墊層佈局區域小。此外，與上 述PMOS電晶體15A，15B相同的方式，NMOS電晶體 16A,16B共同維持主動區域S19，S10及主動導線 2 5，2 6，因而降低晶片區域》 (請先閱讀背面之注意事項再填寫本頁) -裝 • i 線 ____7 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（7 ) 圖六係圖五之等效電路圖。PMOS電晶體15A,15B係 連接至供應電壓源，而其閘極則連接至一NAND閘L1之輸出 端。其汲極連接至墊層2 7，2 8 , 2 9。相同地，N Μ 0 S電晶體 的源極係連接至地，其閛極則連接至-反相器L3之-輸出 端，而其汲極則連接至墊層2 7 , 2 8 , 2 9。 NAND閘L1之第一输入端Α接收第一資料輸出，而其第 二輸入端C則接收一驅動NAMD閘L1的訊號。另一方面， NAMD L2之第一输入端B接收一第二資料輸出，而其第二 輸入端與第一 NAND閘L1共用。第二NAND閘L2的輸出端係 接於反相器L 3之一輸入端。這些邏輯結構被當成驅動電晶 體15, 16的控制電路來使用。 圖七表示圖四所示之被當做拉高電晶體之PMOS電晶體 1 5被修改爲N Μ 0 S電晶體3 0。 參照圖七，做爲拉高電晶體的NIIOS電晶體30分別連接 至I/O墊層27-29，並各具有主動區域32-34。源極區域 S21-S26係形成於主動區域32 34，而汲極區域D5係分別 形成於源極區域S21,S22之間，源極區域S23，S24，源極 區域S25，S26。一閘極G5形成於汲極區域D5之間及源極 區域S21- S26之間的通道區域之上。NMOS電晶體30也被 當做資料輸入/輸出驅動器，並分別連接至I/O墊層。此 外，爲了防止栓鎖，P型主動導線35係形成於每一 NMOS電 晶體30之周圍，而N型主動導線36被形成以便遮蓋P型主動 導線35。 8 ^張尺度適用中國國家標準（CNS ) A4規格（2!OX297公釐） -------ι' I裝------：訂丨，----丨-線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準扃員工消費合作社印製 A7 ____ B7 五、發明説明（8 ) 同時，每一連接至當做拉高電晶體使用並完成拉低操 作之NIIOS電晶體30的NMOS電晶體16係具有同圖四所示之 結構。這種結構佔用較大之空間。 參照圖八，做爲拉低電晶體用之NMOS電晶體16與圖五 所示之NMOS電晶體相同，而做爲拉高電晶體使用之NMOS 電晶體30與圖五所示之PMOS電晶體15結構相同。 換句話說，NMOS電晶體30A，30B的源極係共同做爲 相同的主動區域S 2 7 - S 2 9使用。N Μ 0 S電晶體3 0 A，3 0 B的 源極係連接至供應電壓源VCC，而其汲極係連接至位址墊層 27, 28。此外，防止栓鎖的P型主動導線35係形成於NMOS 電晶體30A,30B之周圍，而其二者係由主動區域S27 S29 而連接一起，且N型主動導線3 6被形成以遮蓋P型主動倒襖 線35。因此，上述之I/O墊層佈局的區域比習知三重遮蓋 N Μ 0 S電晶體3 0 A，3 0 B的I / 0墊層佈局區域小。 圖九連接於I/O墊層M31控制上述電晶體用之等效電路 之間的電晶體，等效電路表示於虛線所示之方格內。 圖九，拉高及拉低電晶體30, 16與圖六所解釋之拉高/ 低電晶體相同。然而，既然拉高電晶體30包括NMOS電晶 體，一反相器L4被施加於拉高電晶體30之NAND閘L1之输 出端與拉高電晶體30之閘極之間，藉此控制拉高及拉低電 晶體30，1 6。
圖十表示依據本發明原理所設計的半導體晶片的圖 式，也就是，位址墊層（D1，D2，D3,D4,....DN)及I/O 9 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1裝 ^訂 線 (請先閱讀背面之注意事項再填寫本頁) ^〇t 0〇Q A7 ____ B7 五、發明説明（9 ) 墊層（£1，£2，£3，£4，....£~)，包括上述的位址墊層 9，1 0及I / 0墊層（2 7 , 2 8，2 9 )的排列。 在依據本發明原理之具有相鄰墊層間之ESD保護電晶體 的半導體記憶裝置中可以預防接腳數的增加所產生的晶粒 尺寸的增加。此外，本發明仍具有在半導體晶片製程中可 以彈性地使用本發明之佈局的優點。 (請先閱讀背面之注意事項再填寫本頁) -裝·
、1T 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

  1. 經濟部中央搮準局貞工消費合作社印裝 申請專利範圍 1. 一種半導體記憶裝置，具有複數個接收外來訊號之墊 層’包括第一及第二靜電放電保護電晶體，其包括第-端 分別連接至該複數個墊層中之二相鄰墊層並做爲第一主動 區域使用，經過鄰近該第一主動區域之第一及第二通道上 之隔離薄膜而設置的第二端，以及一共用第三端，位於該 第一與第二通道區域之間並定義出一第二主動區域，且於 該第二端及該等電晶體之共同第三端連接至單一電源供 rrfff 應。 2. 如申請專利範圍第1項之裝置，更包括第一主動導電導 線遮蓋於該第一及第二電晶體，以及一第二主動導電導線 遮蓋該第一主動導電導線。 3·如申請專利範圍第2項之裝置，其中該第一及第二電晶 體分別爲N形型MOS電晶體》 4 .如申請專利範圍第3項之裝置，其中於該第一及第二電 晶體之第一端爲其汲極之情況下，該第一及第二電晶體之 共同的第三端係其共同源極》 5. 如申請專利範圍第2項之裝置，其中於該第一主動導電 導線爲P型主動導線的情況下，該第二主動導電導線爲N型 主動導線。 6. 如申請專利範圍第I項之裝置，其中該複數個墊層至少 包括位址墊層。 7. 如申請專利範圍第3項之裝置，其中該第一及第二主動 區域係被注入高密度N型雜質離子之區域。 本紙張尺度適用中國國家梂準（CNS)A4规格（210x297公釐） --------J 裝------訂-----_|球 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 r D8 六、申請專利範圍 8.如申請專利範圍第1項之裝置，其中該第二端對稱地形 成於該第一主動區域之中央。 9 . -種半導體記憶裝置，具有複數個接收外來訊號之墊 層，包括： 第一及第二靜電放電保護MOS電晶體，其包括分別連 接至該複數個墊層中之二相鄰墊層並做爲第一主動區域使 用之汲極端，經過鄰近該第一主動區域之第一及第二通道 上之隔離薄膜而設置的閘極端，以及一共用源極端，位於 該第一與第二通道區域之間並定義出一第二主動區域，且 於該閘極端及該等電晶體之共同源極端連接至單-電源供 應； 一 P型主動導線遮蓋該第一及第二電晶體之周圍；以 及 一N型主動導線遮蓋該P型主動導線。 10. 如申請專利範圍第9項之裝置，其中該閘極端係對稱地 形成於該第一區域上之中央。 11. 一種半導體記憶裝置，具有複數個輸入/輸出墊層，包 括· 第一及第二拉高電晶體，做爲資料輸入/輸出驅動器 使用，其包括第一端分別連接至該複數個墊層中之二相鄰 墊層並做爲第一主動區域使用，經過鄰近該第一主動區域 之第一及第二通道上之隔離薄膜而設置的第二端，以及· 共用第三端，位於該第一與第二通道區域之間並定義出一 共同第二主動區域；以及 12 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐） ---------裝------訂-----、線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 3〇1〇ό〇 ?ξ D8 、申請專利範圍 第一及第二拉低電晶體，做爲資料輸入/輸出驅動器 使用，其包括第一端分別連接至該複數個墊層中之二相鄰 墊層並做爲第三主動區域使用，經過鄰近該第三主動區域 之第三及第四通道上之隔離薄膜而設置的第二端，以及一 共用第三端，位於該第三與第四通道區域之間並定義出一 共同第二源極區域。 12. 如申請專利範圍第11項之裝置，於該第一及第二拉低 電晶體爲PMOS電晶體之情況下，該第一及第二拉高電晶體 爲NMOS電晶體。 13. 如申請專利範圍第12項之裝置，更包括一第一主動導 電導線遮蓋該第一及第二拉高電晶體，一第二主動導電導 線遮蓋該第一主動導電導線，以及一第一主動導電導線遮 蓋該第二主動導電導線。 14. 如申請專利範圍第13項之裝置，於該第一及第二拉高 電晶體之第一端爲其汲極之情況下，該第一及第二拉高電 晶體之共同的第三端係其共同源極端。 15. 如申請專利範圍第丨3項之裝置，於該第一主動導電導 線爲Ν型主動導線的情況下，該第二主動導電導線爲Ρ型主 動導線。 16. 如申請專利範圍第11項之裝置，於該第一及第二拉高 電晶體爲NMOS電晶體的情況下，該第一及第二拉低電晶體 爲NMOS電晶體。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） --------.裝------訂-----"線 (請先閲讀背面之注意Ϋ項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 17. 如申請專利範圍第16項之裝置，更包括一第一主動導 電導線遮蓋該第一及第二拉高電晶體，以及一第二主動導 電導線遮蓋該第一主動導電導線。 18. 如申請專利範圍第17項之裝置，於該第一及第二拉高 電晶體之第一端爲其汲極之情況下，該第一及第二拉低電 晶體之共同的第三端係其共同源極端。 19. 如申請專利範圍第17項之裝置，於該第一主動導電導 線爲P型主動導線的情況下，該第二主動導電導線爲N型主 動導線。 20. 如申請專利範圍第1丨項之裝置，其中該複數個墊層至 少包括一輸入/輸出墊層。 --------i-- (請先閲讀背面之注意事項再填寫本頁) 訂 錁· 經濟部中央標準局貝工消费合作社印製 14 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐）
TW085104497A 1995-04-06 1996-04-15 TW301050B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007970A KR0145476B1 (ko) 1995-04-06 1995-04-06 칩면적을 줄일 수 있는 패드구조를 가지는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
TW301050B true TW301050B (zh) 1997-03-21

Family

ID=19411620

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085104497A TW301050B (zh) 1995-04-06 1996-04-15

Country Status (6)

Country Link
US (1) US5962899A (zh)
JP (1) JP2828950B2 (zh)
KR (1) KR0145476B1 (zh)
FR (1) FR2732811B1 (zh)
GB (1) GB2299705B (zh)
TW (1) TW301050B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815775B2 (en) * 2001-02-02 2004-11-09 Industrial Technology Research Institute ESD protection design with turn-on restraining method and structures
KR100605195B1 (ko) * 2004-12-31 2006-07-31 동부일렉트로닉스 주식회사 정전 방전 보호 회로를 구비한 패드
US7755587B2 (en) 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (ja) 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100828792B1 (ko) 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010335B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (ja) 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661400B2 (ja) 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
JP4465343B2 (ja) 2006-12-05 2010-05-19 Ｏｋｉセミコンダクタ株式会社 半導体記憶装置
US8184414B2 (en) 2008-07-30 2012-05-22 Qualcomm Incorporated Method and apparatus for forming I/O clusters in integrated circuits
US8218277B2 (en) * 2009-09-08 2012-07-10 Xilinx, Inc. Shared electrostatic discharge protection for integrated circuit output drivers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
JPS57211272A (en) * 1981-06-23 1982-12-25 Toshiba Corp Semiconductor device
JPS5943824B2 (ja) * 1982-03-03 1984-10-24 三菱電機株式会社 半導体集積回路装置
JPH061833B2 (ja) * 1982-11-11 1994-01-05 株式会社東芝 Ｍｏｓ形半導体装置
JPS60767A (ja) * 1983-06-17 1985-01-05 Hitachi Ltd 半導体装置
JP2538312B2 (ja) * 1988-06-02 1996-09-25 三菱電機株式会社 半導体集積回路
US5182621A (en) * 1988-06-14 1993-01-26 Nec Corporation Input protection circuit for analog/digital converting semiconductor
GB8921841D0 (en) * 1989-09-27 1989-11-08 Sarnoff David Res Center Nmos device with integral esd protection
JPH03273675A (ja) * 1990-03-23 1991-12-04 Matsushita Electron Corp 半導体装置
JP2953192B2 (ja) * 1991-05-29 1999-09-27 日本電気株式会社 半導体集積回路
JP2920013B2 (ja) * 1991-12-26 1999-07-19 川崎製鉄株式会社 半導体静電保護回路
JP2877175B2 (ja) * 1992-02-04 1999-03-31 日本電気株式会社 半導体入力保護装置
US5517048A (en) * 1993-07-23 1996-05-14 Vlsi Technology, Inc. Pad structure with parasitic MOS transistor for use with semiconductor devices

Also Published As

Publication number Publication date
US5962899A (en) 1999-10-05
GB2299705A (en) 1996-10-09
GB9607365D0 (en) 1996-06-12
JPH08316436A (ja) 1996-11-29
JP2828950B2 (ja) 1998-11-25
FR2732811B1 (fr) 2000-04-07
FR2732811A1 (fr) 1996-10-11
KR0145476B1 (ko) 1998-08-17
GB2299705B (en) 1997-08-13
KR960039231A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
TW301050B (zh)
US7443224B2 (en) Multi-threshold MIS integrated circuit device and circuit design method thereof
US6069834A (en) Semiconductor IC device having a memory and a logic circuit implemented with a single chip
JP3433731B2 (ja) Ｉ／ｏセル配置方法及び半導体装置
US6633196B2 (en) Device and method for limiting the extent to which circuits in integrated circuit dice electrically load bond pads and other circuit nodes in the dice
US7843089B2 (en) Semiconductor device
US20020175406A1 (en) Dual die memory
KR100320057B1 (ko) 반도체장치
JP2007053321A (ja) 半導体記憶装置
US6396123B1 (en) Semiconductor device provided with on-chip decoupling condenser utilizing CMP dummy patterns
US6236258B1 (en) Wordline driver circuit using ring-shaped devices
JPWO2016110905A1 (ja) 半導体装置及びその設計方法
US5126822A (en) Supply pin rearrangement for an I.C.
US20220173100A1 (en) Semiconductor device
EP1179848A2 (en) Supply pin rearrangement for an I.C.
JP4754201B2 (ja) 半導体装置
KR100211768B1 (ko) 삼중 금속층을 가지는 반도체 메모리 장치
US5694352A (en) Semiconductor memory device having layout area of periphery of output pad reduced
US4984058A (en) Semiconductor integrated circuit device
US20060259647A1 (en) Logic and memory device integration
JP3464802B2 (ja) セミカスタム集積回路
US20230206966A1 (en) Semiconductor device having output buffer
KR930004297B1 (ko) Cmos 집적회로의 입출력 겸용 셀
JP2003318263A (ja) 半導体装置
JPH08316323A (ja) 電源配線の形成方法及びそれを用いた回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees