CN116882357B - 芯片缓冲器的布局处理方法、装置、终端设备及存储介质 - Google Patents

芯片缓冲器的布局处理方法、装置、终端设备及存储介质 Download PDF

Info

Publication number
CN116882357B
CN116882357B CN202311147194.3A CN202311147194A CN116882357B CN 116882357 B CN116882357 B CN 116882357B CN 202311147194 A CN202311147194 A CN 202311147194A CN 116882357 B CN116882357 B CN 116882357B
Authority
CN
China
Prior art keywords
buffer
power supply
external power
physical design
output port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311147194.3A
Other languages
English (en)
Other versions
CN116882357A (zh
Inventor
窦强
金文江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phytium Technology Co Ltd
Original Assignee
Phytium Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phytium Technology Co Ltd filed Critical Phytium Technology Co Ltd
Priority to CN202311147194.3A priority Critical patent/CN116882357B/zh
Publication of CN116882357A publication Critical patent/CN116882357A/zh
Application granted granted Critical
Publication of CN116882357B publication Critical patent/CN116882357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种芯片缓冲器的布局处理方法、装置、终端设备及存储介质,涉及计算机技术领域。该芯片缓冲器的布局处理方法包括:在当前物理设计中获取目标类型的缓冲器以及缓冲器的位置,缓冲器用于表征缓冲器的结构信息;根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,对缓冲器的位置和连接线进行调整。自动的获取目标类型的缓冲器以及缓冲器的位置,根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,可以自动的对缓冲器的位置和连接线进行调整,无需人工参与,避免浪费不必要的人力资源,还提升了芯片缓冲器的布局处理效率以及缓冲器的仿真效率。

Description

芯片缓冲器的布局处理方法、装置、终端设备及存储介质
技术领域
本发明涉及计算机技术领域,具体而言,涉及一种芯片缓冲器的布局处理方法、装置、终端设备及存储介质。
背景技术
随着半导体技术的飞速发展,电路规模越来越大,电路时序也越来越难以满足。这对电平信号能够更快更准确地到达寄存器的采样端提出了更高的要求,而一些定制强驱动缓冲器的出现使得这一需求得到了缓解。对缓冲器进行仿真也成为了研究的热点。
相关技术中,在对缓冲器进行仿真时,需要人工设置缓冲器的摆放位置,以及人工绘制缓冲器内的连接线,继而得到仿真的缓冲器。
但是,相关技术中,需要人工进行缓冲器的仿真,降低了缓冲器的仿真效率,还浪费了不必要的人力资源。
发明内容
本发明的目的在于,针对上述现有技术中的不足,提供一种芯片缓冲器的布局处理方法、装置、终端设备及存储介质,以便解决相关技术中所存在的上述技术问题。
为实现上述目的,本发明实施例采用的技术方案如下:
第一方面,本发明实施例提供了一种芯片缓冲器的布局处理方法,包括:
在当前物理设计中获取目标类型的缓冲器以及所述缓冲器的位置,所述缓冲器用于表征所述缓冲器的结构信息;
根据外部电源网络在所述当前物理设计中的位置和结构、以及所述缓冲器在所述当前物理设计中的位置和结构,对所述缓冲器的位置和连接线进行调整。
可选的,所述根据外部电源网络在所述当前物理设计中的位置和结构、以及所述缓冲器在所述当前物理设计中的位置和结构,对所述缓冲器的位置和连接线进行调整,包括:
根据所述外部电源网络,对所述缓冲器的位置进行调整,得到第一缓冲器,以使所述第一缓冲器中电源输出层的信号输出端口与所述外部电源网络所在的电源网络层无交集;
对所述第一缓冲器的连接线进行调整。
可选的,所述根据所述外部电源网络,对所述缓冲器的位置进行调整,得到第一缓冲器,包括:
判断所述缓冲器的位置与所述电源网络层的供电线是否存在交集;
若存在,则根据所述供电线的位置以及所述缓冲器的位置,在竖直方向上对所述缓冲器的位置进行移动,得到所述第一缓冲器;
若不存在,则所述缓冲器的位置保持不变。
可选的,所述根据所述外部电源网络,对所述缓冲器的位置进行调整,得到第一缓冲器,包括:
判断所述缓冲器是否位于预设方向上的预设区域内;
若否,则根据所述预设区域的高度以及所述缓冲器的位置,将所述缓冲器在竖直方向上移动一个所述预设区域,并将所述缓冲器的方向设置为所述预设方向,得到所述第一缓冲器;
若是,则保持所述缓冲器的位置不变。
可选的,所述对所述第一缓冲器的连接线进行调整,包括:
删除所述第一缓冲器中发生短路的金属线,得到第二缓冲器;
根据布线脚本,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
可选的,所述第一缓冲器部署在多个层上,所述删除所述第一缓冲器中发生短路的金属线,得到第二缓冲器,包括:
根据所述第一缓冲器的位置,确定目标区域;
根据所述目标区域,删除所述电源网络层以下除所述电源输出层以外的金属层;
删除所述电源网络层和所述电源输出层上的所有金属线,得到所述第二缓冲器。
可选的,所述根据布线脚本,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通,包括:
根据所述当前物理设计中的导通关系、所述第二缓冲器中电源输出层的电源输出端口的坐标,以及所述外部电源网络上工作电压端子、公共接地端子的坐标,确定布线关系;
根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
可选的,所述根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通,包括:
判断所述工作电压端子、公共接地端子是否赋值;
若已经赋值,则根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
可选的,所述根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通,包括:
根据所述布线脚本、所述布线关系,在搜索区域进行搜索,确定所述外部电源网络的工作电压端子以及公共接地端子的坐标;
所述第二缓冲器中的电源输出端口以及工作电压端子,分别连接所述外部电源网络的电源输出端口以及所述公共接地端子。
第二方面,本发明实施例还提供了一种芯片缓冲器的布局处理装置,包括:
获取模块,用于在当前物理设计中获取目标类型的缓冲器以及所述缓冲器的位置,所述缓冲器用于表征所述缓冲器的结构信息;
调整模块,用于根据外部电源网络在所述当前物理设计中的位置和结构、以及所述缓冲器在所述当前物理设计中的位置和结构,对所述缓冲器的位置和连接线进行调整。
可选的,所述调整模块,具体用于根据所述外部电源网络,对所述缓冲器的位置进行调整,得到第一缓冲器,以使所述第一缓冲器中电源输出层的信号输出端口与所述外部电源网络所在的电源网络层无交集;对所述第一缓冲器的连接线进行调整。
可选的,所述调整模块,具体用于判断所述缓冲器的位置与所述电源网络层的供电线是否存在交集;若存在,则根据所述供电线的位置以及所述缓冲器的位置,在竖直方向上对所述缓冲器的位置进行移动,得到所述第一缓冲器;若不存在,则所述缓冲器的位置保持不变。
可选的,所述调整模块,具体用于判断所述缓冲器是否位于预设方向上的预设区域内;若否,则根据所述预设区域的高度以及所述缓冲器的位置,将所述缓冲器在竖直方向上移动一个所述预设区域,并将所述缓冲器的方向设置为所述预设方向,得到所述第一缓冲器;若是,则保持所述缓冲器的位置不变。
可选的,所述调整模块,具体用于删除所述第一缓冲器中发生短路的金属线,得到第二缓冲器;根据布线脚本,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
可选的,所述第一缓冲器部署在多个层上,所述调整模块,具体用于根据所述第一缓冲器的位置,确定目标区域;根据所述目标区域,删除所述电源网络层以下除所述电源输出层以外的金属层;删除所述电源网络层和所述电源输出层上的所有金属线,得到所述第二缓冲器。
可选的,所述调整模块,具体用于根据所述当前物理设计中的导通关系、所述第二缓冲器中电源输出层的电源输出端口的坐标,以及所述外部电源网络上工作电压端子、公共接地端子的坐标,确定布线关系;根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
可选的,所述调整模块,具体用于判断所述工作电压端子、公共接地端子是否赋值;若已经赋值,则根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
可选的,所述调整模块,具体用于根据所述布线脚本、所述布线关系,在搜索区域进行搜索,确定所述外部电源网络的工作电压端子以及公共接地端子的坐标;所述第二缓冲器中的电源输出端口以及工作电压端子,分别连接所述外部电源网络的电源输出端口以及所述公共接地端子。
第三方面,本发明实施例还提供了一种终端设备,包括:存储器和处理器,所述存储器存储有所述处理器可执行的计算机程序,所述处理器执行所述计算机程序时实现上述第一方面任一项所述的芯片缓冲器的布局处理方法。
第四方面,本发明实施例还提供了一种计算机可读存储介质,所述存储介质上存储有计算机程序,所述计算机程序被读取并执行时,实现上述第一方面任一项所述的芯片缓冲器的布局处理方法。
本发明的有益效果是:本发明实施例提供一种芯片缓冲器的布局处理方法,该方法包括:在当前物理设计中获取目标类型的缓冲器以及缓冲器的位置,缓冲器用于表征缓冲器的结构信息;根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,对缓冲器的位置和连接线进行调整。自动的获取目标类型的缓冲器以及缓冲器的位置,根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,可以自动的对缓冲器的位置和连接线进行调整,无需人工参与,避免浪费不必要的人力资源,还提升了芯片缓冲器的布局处理效率以及缓冲器的仿真效率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图;
图2为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图;
图3为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图;
图4为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图;
图5为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图;
图6为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图;
图7为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图;
图8为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图;
图9为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图;
图10为本发明实施例提供的一种芯片缓冲器的布局处理方法的完整流程示意图;
图11本发明实施例提供的一种从当前物理设计中获取的目标类型的芯片缓冲器的示意图;
图12本发明实施例提供的一种对缓冲器的位置和连接线进行调整后的示意图;
图13为本发明实施例提供的一种芯片缓冲器的布局处理装置的结构示意图;
图14为本发明实施例提供的一种终端设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,若出现术语“上”、“下”、等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是,在不冲突的情况下,本申请的实施例中的特征可以相互结合。
相关技术中,在对缓冲器进行仿真时,需要人工设置缓冲器的摆放位置,以及人工绘制缓冲器内的连接线,继而得到仿真的缓冲器。但是,相关技术中,需要人工进行缓冲器的仿真,降低了缓冲器的仿真效率,还浪费了不必要的人力资源。
针对相关技术中所存在的上述技术问题,本申请实施例提供一种芯片缓冲器的布局处理方法,在当前物理设计中自动的获取目标类型的缓冲器以及缓冲器的位置,根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,可以自动的对缓冲器的位置和连接线进行调整,无需人工参与,避免浪费不必要的人力资源,还提升了芯片缓冲器的布局处理效率以及缓冲器的仿真效率。
本申请实施例提供一种芯片缓冲器的布局处理方法,应用于终端设备,该终端设备上可以安装有EDA(Electronic design automation,电子设计自动化)软件,或者其它芯片设计/仿真软件,终端设备可以采用EDA软件或者其它芯片设计/仿真软件实现芯片缓冲器的布局处理方法。其中,终端设备可以为下述中的任一项:台式电脑、笔记本电脑、平板电脑、智能手机等等。
以下对本申请实施例所提供的一种芯片缓冲器的布局处理方法进行解释说明。
图1为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图,如图1所示,该方法可以包括:
S101、在当前物理设计中获取目标类型的缓冲器以及缓冲器的位置。
其中,缓冲器用于表征缓冲器的结构信息,该缓冲器为仿真缓冲器。
需要说明的是,物理设计可以指根据设计需求在EDA软件或者其它芯片设计/仿真软件中生成或绘制的用于仿真的设计图,当前物理设计中包括多种类型的缓冲器以及每种类型的缓冲器的位置。每种类型的缓冲器可以采用预设工具自动仿真得到,每种类型的缓冲器的结构信息包括:逻辑单元的类型、位置、尺寸、金属走线的位置、长度等等。
在一些实施方式中,响应用户输入的类型选择操作,确定缓冲器的类型为目标类型,继而在当前物理设计中查找目标类型的缓冲器,以及目标类型的缓冲器在当前物理设备中的位置。其中,目标类型的缓冲器在当前物理设备中的位置可以为目标类型的缓冲器在当前物理设计中所在区域的坐标,可以称为box坐标,可以表示为:{x1,y1,x2,y2}。
在本申请实施例中,目标类型的缓冲器(instance name,实例名称)的数量可以为至少一个,可以根据至少一个目标类型的缓冲器建立一个集合,并建立循环,每次循环从该集合中进行采样,依次对每个目标类型的缓冲器执行本申请实施例所提供的一种芯片缓冲器的布局处理方法。
S102、根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,对缓冲器的位置和连接线进行调整。
在一些实施方式中,根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,先对缓冲器的位置进行调整,再对缓冲器与外部电源网络之间的连接线进行调整,在调整完成后的缓冲器是准确的。
在本申请实施例中,缓冲器可以为强缓冲器,强缓冲器可以使得电平信号更快更准确地到达寄存器的采样端,在相同的距离下,强缓冲器可以使得电路信号的传递时间大幅度缩减,并且抗干扰性也得到了很大的增强。但是,强缓冲器的动态功耗以及动态IRdrop(电压衰退)都比较严重,强缓冲器在定制阶段即仿真阶段,信号和电源具采用高层金属pin(物理连接端口/管脚)的方式,并且强缓冲器内部布置了非常紧凑的外部电源网络,容易出现设计规则违例的问题,本申请实施例所提供的芯片缓冲器的布局处理方法,可以更快更准确地布置强缓冲器物理位置以及外部电源网络。
当然,本申请实施例所提供的芯片缓冲器的布局处理方法,还可适用于其它定制缓冲器,实现高效、准确的布置定制缓冲器的物理位置以及外部电源网络,本申请实施例中对于定制缓冲器的类型不进行具体限制。
综上所述,本发明实施例提供一种芯片缓冲器的布局处理方法,该方法包括:在当前物理设计中获取目标类型的缓冲器以及缓冲器的位置,缓冲器用于表征缓冲器的结构信息;根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,对缓冲器的位置和连接线进行调整。自动的获取目标类型的缓冲器以及缓冲器的位置,根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,可以自动的对缓冲器的位置和连接线进行调整,无需人工参与,避免浪费不必要的人力资源,还提升了芯片缓冲器的布局处理效率以及缓冲器的仿真效率。
可选的,图2为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图,如图2所示,上述S102中根据外部电源网络在当前物理设计中的位置和结构、以及缓冲器在当前物理设计中的位置和结构,对缓冲器的位置和连接线进行调整的过程,可以包括:
S201、根据外部电源网络,对缓冲器的位置进行调整,得到第一缓冲器,以使第一缓冲器中电源输出层的信号输出端口与外部电源网络所在的电源网络层无交集。
其中,信号输出端口所在的电源输出层可以称为电源出pin层,示例的,可以为M9(纵向走线)。外部电源网络所在的电源网络层可以称为信号出pin层,示例的,可以为M10(横向走线)。
在一些实施方式中,根据外部电源网络的结构和位置,对缓冲器的位置进行调整,得到第一缓冲器,使得第一缓冲器的电源输出层的信号输出端口与外部电源网络所在的电源网络层无交集,即第一缓冲器的电源输出层的信号输出端口与外部电源网络不存在短路。
S202、对第一缓冲器的连接线进行调整。
其中,第一缓冲器的连接线可以为仿真的金属线。
需要说明的是,可以对第一缓冲器内部的连接线进行调整,也可以对第一缓冲器与外部电源网络之间的连接线进行调整,还可以对第一缓冲器与其他外部单元之间的连接线进行调整,本申请实施例对此不进行具体限制。
可选的,图3为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图,如图3所示,上述S201中根据外部电源网络,对缓冲器的位置进行调整,得到第一缓冲器的过程,可以包括:
S301、判断缓冲器的位置与电源网络层的供电线是否存在交集。
在一些实施方式中,可以判断当前物理设计中缓冲器所在的区域中是否存在电源网络层中的供电线,若存在,说明缓冲器的位置与电源网络层的供电线存在交集;若不存在,说明缓冲器的位置与电源网络层的供电线不存在交集。
另外,电源网络层可以为M10,电源网络层的供电线可以为M10的PG(PowerGround,电源地)线,当前物理设计中缓冲器所在的区域可以表示为{x1,y1,x2,y2}。可以判断{x1,y1,x2,y2}中是否存在M10的PG线。
S302、若存在,则根据供电线的位置以及缓冲器的位置,在竖直方向上对缓冲器的位置进行移动,得到第一缓冲器。
其中,供电线的位置为供电线的坐标,缓冲器的位置为当前物理设计中缓冲器所在的区域的坐标。
在一些实施方式中,根据缓冲器所在的区域的坐标确定第一尺寸信息,判断供电线的纵坐标与第一尺寸信息之间的大小,得到第一判断结果,根据第一判断结果在竖直方向上对缓冲器的位置进行移动,得到第一缓冲器。
在本申请实施例中,第一尺寸信息可以为0.5(y1+y2),供电线的纵坐标可以为y_PG,判断y_PG和0.5/>(y1+y2)的大小;若y_PG>0.5/>(y1+y2),则将缓冲器下移,坐标为{x1,y_PG-(n+2)/>H_row},其中,H_row为一个row(一个预设区域)的高度,n为缓冲器高度所占row的数量;其中,row是物理设计中的一个专有名词。在物理设计中所有的单元都是放在同一排上的,而每一排均有多排长格子的矩形,标准单元放置在这个矩形里面,这个矩形为row。
另外,若y_PG<0.5(y1+y2),则将定制缓冲器上移,坐标为{x1,y_PG}。
S303、若不存在,则缓冲器的位置保持不变。
其中,若不存在,无需调整缓冲器的位置,缓冲器的位置保持不变。
可选的,图4为本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图,如图4所示,根据外部电源网络,对缓冲器的位置进行调整,得到第一缓冲器,包括:
S401、判断缓冲器是否位于预设方向上的预设区域内。
其中,预设区域可以为row,预设方向可以为R0,R0为物理设计中的专用名词,用来表征方向,在物理设计中采用三角斜杠进行区分。在本申请实施例中,强制要求缓冲器的方向为R0。
需要说明的是,可以对缓冲器所处预设区域的位置进行方向的判定,确保缓冲器处于预设方向的预设区域内,即处于方向为R0的row上。
S402、若否,则根据预设区域的高度以及缓冲器的位置,将缓冲器在竖直方向上移动一个预设区域,并将缓冲器的方向设置为预设方向,得到第一缓冲器。
S403、若是,则保持缓冲器的位置不变。
其中,预设区域的高度可以表示为H_row,缓冲器的位置坐标可以表示为{x1,y1}。缓冲器以及外部电源网络是在一个物理设计中的。
在一些实施方式中,抓取物理设计中第一条row的方向;若其方向为R0,则当“y1/H_row”为偶数时,定制缓冲器保持原位置不变,当“y1/H_row”为奇数时,定制缓冲器上移或下移一个row的距离。
另外,若第一条row方向为MX(也是物理设计中的专用名词方向,与RO不同,可通过物理设计中的三角斜杠进行区分);当“y1/H_row”为奇数时,缓冲器保持原位置不变,当“y1/H_row”为偶数时,缓冲器上移或下移一个row的距离。
需要说明的是,缓冲器已经防止在R0方向上的ROW上,为了防止大量的drc(设计规则检查1)违反,可以将缓冲器的方向重新设置为预设方向,即R0,使得缓冲器的方向和预设区域的方向相一致。
可选的,图5本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图,如图5所示,上述S202中对第一缓冲器的连接线进行调整的过程,包括:
S501、删除第一缓冲器中发生短路的金属线,得到第二缓冲器。
在本申请实施例中,第一缓冲器的内部布有电源线以及信号线,删除第一缓冲器中发生短路的金属线,可以仿真短路的发生,得到第二缓冲器。
S502、根据布线脚本,将第二缓冲器中的电源输出端口以及外部电源网络之间导通。
其中,布线脚本可以为预先编写好的脚本。
需要说明的是,可以根据布线脚本,可以将第二缓冲器中的电源输出端口以及外部电源网络之间进行连线,也可以针对第二缓冲器中的电源输出端口以及外部电源网络进行打孔,以实现第二缓冲器中的电源输出端口以及外部电源网络之间的导通。
可选的,第一缓冲器部署在多个层上,图6本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图,如图6所示,上述S501中删除第一缓冲器中发生短路的金属线,得到第二缓冲器的过程,可以包括:
S601、根据第一缓冲器的位置,确定目标区域。
其中,可以根据第一缓冲器在当前物理设计中区域的坐标,根据以及第一预设参数进行扩大处理,得到目标区域。
在一些实施方式中,第一缓冲器在当前物理设计中区域的坐标可以为{x1,y1,x2,y2},预设参数可以为1,则目标区域可以表示为:{x1-1,y1-1,x2+1,y2+1}。
S602、根据目标区域,删除电源网络层以下除电源输出层以外的金属层。
S603、删除电源网络层和电源输出层上的所有金属线,得到第二缓冲器。
在本申请实施例中,电源网络层可以为M10,电源输出层可以为M9,将目标区域{x1-1,y1-1,x2+1,y2+1}内M10层以下除M9以外的金属层全部进行删除。
在一些实施方式中,根据第一缓冲器的位置以及第二预设参数确定第一区域,其中,第一预设参数可以为a,表示电源网络层电源条线的间距,该第一区域可以表示为{x1-1,y1-a,x2+1,y2+a};在{x1-1,y1-a,x2+1,y2+a}内,删除电源网络层和电源输出层上的所有金属线,得到第二缓冲器。
另外,抓取M10层出pin box坐标{x10,y10,x20,y20},根据M10出pin box坐标以及第三预设参数b确定区域{x10-1,y10+b,x20+1,y20-b};在区域{x10-1,y10+b,x20+1,y20-b}内,删除M10层所有金属。其中,b为M10出pin金属宽度下满足drc规则最小间距要求的检查值。
可选的,图7本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图,如图7所示,根据布线脚本,将第二缓冲器中的电源输出端口以及外部电源网络之间导通,包括:
S701、根据当前物理设计中的导通关系、第二缓冲器中电源输出层的电源输出端口的坐标,以及外部电源网络上工作电压端子、公共接地端子的坐标,确定布线关系。
其中,导通关系用于指示第二缓冲器中电源输出层的电源输出端口,与处于电源网络层上的外部电源网络上工作电压端子、公共接地端子之间导通。
S702、根据布线脚本、布线关系,将第二缓冲器中的电源输出端口以及外部电源网络之间导通。
需要说明的是,布线关系指示在第二缓冲器中电源输出层的电源输出端口的坐标,以及外部电源网络上工作电压端子、公共接地端子的坐标之间布线,使得第二缓冲器中的电源输出端口以及处于电源网络层的外部电源网络之间导通。
在本申请实施例中,布线脚本可以指示,增加宽度和电源输出层宽度相同的电源条线,该电源条线的起点为电源pin,即电源输出端口,终点分别设定为外部电源网络上工作电压端子vss_y、公共接地端子vdd_y。使得电源条线从电源输出层的电源输出端口出来后,直接连接到电源网络层上的外部电源网络的工作电压端子vss_y、公共接地端子vdd_y。
在一些实施方式中,确定区域{x1,y1-a,x2,y2+a},在{x1,y1-a,x2,y2+a}区域内,抓取电源网络层M10层电源条线的坐标,抓取到的VSS上侧边缘纵向坐标为vss_uy,下侧边缘纵向坐标为vss_ly,抓取到的Vdd上侧边缘纵向坐标为纵向坐标为vdd_uy,下侧边缘纵向坐标为vdd_ly。当vss_ly>vdd_ly时,设置vss_y为vss_uy,vdd_y为vdd_ly;当vss_ly<vdd_ly时,设置vss_y为vss_ly,vdd_y为vdd_uy。
可选的,图8本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图,如图8所示,上述S702中根据布线脚本、布线关系,将第二缓冲器中的电源输出端口以及外部电源网络之间导通的过程,可以包括:
S801、判断工作电压端子、公共接地端子是否赋值;
其中,工作电压端子可以表示为vss_y、公共接地端子可以表示为vdd_y。
需要说明的是,判断工作电压端子vss_y、公共接地端子vdd_y是否为空;若为空,则工作电压端子vss_y、公共接地端子vdd_y未赋值;若不为空,则工作电压端子vss_y、公共接地端子vdd_y已赋值。
当缓冲器以及外部电源网络位于物理设计的下侧边缘时,会出现vss_y、vdd_y抓取不到的情况,导致vss_y或者vdd_y赋值为空,在此情况下需要重新修改搜索区域,重新给vss_y和vdd_y赋值。
在一些实施方式中,若vdd_y为空,则在区域{x1,y2,x2,y2+2a}中搜索电源网络层的vdd,并取其上侧边缘纵向坐标vdd_uy为vdd_y;若vss_y为空,则在区域{x1,y2,x2,y2+2/>a}中搜索电源网络层的vss,并取其上侧边缘纵向坐标vss_uy为vss_y。
S802、若已经赋值,则根据布线脚本、布线关系,将第二缓冲器中的电源输出端口以及外部电源网络之间导通。
其中,若已经赋值,根据布线脚本、布线关系进行Power(电源开关线)的布线,将第二缓冲器中的电源输出端口以及外部电源网络之间导通。
在一些实施方式中,再次判断vss_y和vdd_y是否为空。当缓冲器以及外部电源网络放置于整个物理设计的上侧边缘时,可能会出现vss或者vdd抓取不到的情况,导致vss_y或者vdd_y赋值为空,在此情况下需要重新修改搜索区域,重新给vss_y和vdd_y赋值。
其中,若vdd_y为空,则在区域{x1,y1-2a,x2,y1}中搜索电源网络层M10层vdd,并取其下侧边缘纵向坐标vdd_ly为vdd_y;若vss_y为空,则在区域{x1,y1-2/>a,x2,y1}中搜索M10层VSS,并取其下侧边缘纵向坐标vss_ly为vss_y。若均不为空,则跳过该判断阶段,进行power布线,执行上述S802的过程。
可选的,图9本发明实施例提供的一种芯片缓冲器的布局处理方法的流程示意图,如图9所示,上述S802中根据布线脚本、布线关系,将第二缓冲器中的电源输出端口以及外部电源网络之间导通的过程,可以包括:
S901、根据布线脚本、布线关系,在搜索区域进行搜索,确定外部电源网络的工作电压端子以及公共接地端子的坐标;
S902、第二缓冲器中的电源输出端口以及工作电压端子,分别连接外部电源网络的电源输出端口以及公共接地端子。
其中,将第二缓冲器中的电源输出端口接入外部电源网络的电源输出端口vss;将第二缓冲器中的工作电压端子接入外部电源网络的公共接地端子vdd。
需要说明的是,当外部电源网络的电源输出端口在第二缓冲器的纵坐标范围内,即y1<vss_y<y2时,无需额外增加电源输出层的vss布线,在区域{x1,vss_ly,x2,vss_uy}内直接打孔即可,否则,需要进行vss布线。
在一些实施方式中,需抓取第二缓冲器中的电源输出端口的box坐标{G_x1,G_y1,G_x2,G_y2},当vss_y>vdd_y且G_y2>0.5(y1+y2),定义增加vss条线起点{0.5/>(G_x1+G_x2),G_y1},终点{0.5/>(G_x1+G_x2),vss_y},宽度为“G_x2-G_x1”;当vss_y<vdd_y且G_y1<0.5/>(y1+y2)时,定义增加VSS条线起点{0.5/>(G_x1+G_x2),vss_y},终点{0.5/>(G_x1+G_x2),G_y2},宽度为“G_x2-G_x1”。vss布线后在区域{x1,vss_ly,x2,vss_uy}内打孔。
相应的,当外部电源网络的公共接地端子在第二缓冲器的纵坐标范围内,即y1<vdd_y<y2时,无需额外增加电源输出层的vdd布线,在区域{x1,vdd_ly,x2,vdd_uy}内直接打孔即可。否则,需要进行vdd布线。
在另一些实施方式中,需抓取第二缓冲器中的工作电压端子的box坐标{P_x1,P_y1,P_x2,P_y2},当vdd_y>vss_y且P_y2>0.5(y1+y2),定义增加VDD条线起点{0.5/>(P_x1+P_x2),P_y1},终点{0.5/>(G_x1+G_x2),vdd_y},宽度为“P_x2-P_x1”;当vdd_y<vss_y且P_y1<0.5/>(y1+y2)时,定义增加VSS条线起点{0.5/>(G_x1+G_x2),vdd_y},终点{0.5/>(G_x1+G_x2),P_y2},宽度为“G_x2-G_x1”。vdd布线后在区域{x1,vdd_ly,x2,vdd_uy}内打孔。
值得说明的是,还可以局部重新绕线drc的验证。
可选的,图10本发明实施例提供的一种芯片缓冲器的布局处理方法的完整流程示意图,如图10所示,该芯片缓冲器的布局处理方法包括:
S10、抓取定制缓冲器;
其中,该定制缓冲器为上述的目标类型的缓冲器。
S11、将抓取到的定制缓冲器建立集合;
S12、抓取定制缓冲器的区域坐标;
S13、判断定制缓冲器的信号输出端口与外部电源网络所在的电源网络层是否交集;
S14、若是,在竖直方向上对定制缓冲器的位置进行移动。
S15、若否,保持定制缓冲器的位置不变。
S16、判断定制缓冲器是否处于R0方向的row上;
S17、若是,保持定制缓冲器的原位置不变;
S18、若否,调整定制缓冲器位置于R0方向的row上;
S19、将定制缓冲器的方向设置为R0;
S20、删除和定制缓冲器存在交集的金属线;
S21、确定需要增加的电源条线的终点坐标vss_y和vdd_y;
S22、判断vss_y和vdd_y是否均为空;
S23、若是,向上扩大搜索区域,重新定义vss_y和vdd_y的值;
其中,若否,则执行S26。
S24、判断vss_y和vdd_y是否均为空;
S25、若是,向下扩大搜索区域,重新定义vss_y和vdd_y的值;
其中,若否,则执行S26。
S26、分别进行vss、vdd布线,并进行DRC检查;
S27、判断是否存在DRC违反;
S28、若否,则结束。
其中,若是,则执行上述S12的过程。
图11本发明实施例提供的一种从当前物理设计中获取的目标类型的芯片缓冲器的示意图,图12本发明实施例提供的一种对缓冲器的位置和连接线进行调整后的示意图,其中,针对图11采用图10所示的方法进行处理,可以得到图12,实现了自动的对缓冲器的位置和连接线进行调整。
其中,如图11和12所示,相比于图11,图12中缓冲器的位置进行了上移,对图11中覆盖于缓冲器中存在短路金属线进行了删除,其中包括对图11中覆盖于缓冲器之上的竖直方向的VSS、VDD的金属线的删除,删除后的VSS、VDD的金属线长度变短,与缓冲器不存在交集分为两部分,分别部署在缓冲器的上方区域以及下方区域,图12中缓冲器内部不存在发生短路的金属线。另外,图12中缓冲器的VDD与外部电源网络的VDD连接,图12中缓冲器的VSS与外部电源网络的VSS连接。
在本申请实施例中,可以一键式操作,快速精准的定位定制缓冲器的位置,并快速的实现power布线操作,节省大量的时间成本和人力成本。而且,布局定制缓冲器实现脚本自动化,无需人工逐个放置,节省大量人工和时间成本;减少了高层电源条带的切除,增强了定制缓冲器和外部电源网络的连接性,供电更加均匀。布线指令方案优化,运行速度更快更准。
下述对用以执行本申请所提供的芯片缓冲器的布局处理方法的芯片缓冲器的布局处理装置、终端设备及存储介质等进行说明,其具体的实现过程以及技术效果参见上述芯片缓冲器的布局处理方法的相关内容,下述不再赘述。
图13为本发明实施例提供的一种芯片缓冲器的布局处理装置的结构示意图,如图13所示,该装置包括:
获取模块1301,用于在当前物理设计中获取目标类型的缓冲器以及所述缓冲器的位置,所述缓冲器用于表征所述缓冲器的结构信息;
调整模块1302,用于根据外部电源网络在所述当前物理设计中的位置和结构、以及所述缓冲器在所述当前物理设计中的位置和结构,对所述缓冲器的位置和连接线进行调整。
可选的,所述调整模块1302,具体用于根据所述外部电源网络,对所述缓冲器的位置进行调整,得到第一缓冲器,以使所述第一缓冲器中电源输出层的信号输出端口与所述外部电源网络所在的电源网络层无交集;对所述第一缓冲器的连接线进行调整。
可选的,所述调整模块1302,具体用于判断所述缓冲器的位置与所述电源网络层的供电线是否存在交集;若存在,则根据所述供电线的位置以及所述缓冲器的位置,在竖直方向上对所述缓冲器的位置进行移动,得到所述第一缓冲器;若不存在,则所述缓冲器的位置保持不变。
可选的,所述调整模块1302,具体用于判断所述缓冲器是否位于预设方向上的预设区域内;若否,则根据所述预设区域的高度以及所述缓冲器的位置,将所述缓冲器在竖直方向上移动一个所述预设区域,并将所述缓冲器的方向设置为所述预设方向,得到所述第一缓冲器;若是,则保持所述缓冲器的位置不变。
可选的,所述调整模块1302,具体用于删除所述第一缓冲器中发生短路的金属线,得到第二缓冲器;根据布线脚本,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
可选的,所述第一缓冲器部署在多个层上,所述调整模块1302,具体用于根据所述第一缓冲器的位置,确定目标区域;根据所述目标区域,删除所述电源网络层以下除所述电源输出层以外的金属层;删除所述电源网络层和所述电源输出层上的所有金属线,得到所述第二缓冲器。
可选的,所述调整模块1302,具体用于根据所述当前物理设计中的导通关系、所述第二缓冲器中电源输出层的电源输出端口的坐标,以及所述外部电源网络上工作电压端子、公共接地端子的坐标,确定布线关系;根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
可选的,所述调整模块1302,具体用于判断所述工作电压端子、公共接地端子是否赋值;若已经赋值,则根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
可选的,所述调整模块1302,具体用于根据所述布线脚本、所述布线关系,在搜索区域进行搜索,确定所述外部电源网络的工作电压端子以及公共接地端子的坐标;所述第二缓冲器中的电源输出端口以及工作电压端子,分别连接所述外部电源网络的电源输出端口以及所述公共接地端子。
上述装置用于执行前述实施例提供的方法,其实现原理和技术效果类似,在此不再赘述。
以上这些模块可以是被配置成实施以上方法的一个或多个集成电路,例如:一个或多个特定集成电路(Application Specific Integrated Circuit,简称ASIC),或,一个或多个微处理器(digital singnal processor,简称DSP),或,一个或者多个现场可编程门阵列(Field Programmable Gate Array,简称FPGA)等。再如,当以上某个模块通过处理元件调度程序代码的形式实现时,该处理元件可以是通用处理器,例如中央处理器(CentralProcessing Unit,简称CPU)或其它可以调用程序代码的处理器。再如,这些模块可以集成在一起,以片上系统(system-on-a-chip,简称SOC)的形式实现。
图14为本发明实施例提供的一种终端设备的结构示意图,如图14所示,该终端设备包括:处理器1401、存储器1402。
其中,存储器1402用于存储程序,处理器1401调用存储器1402存储的程序,以执行上述方法实施例。具体实现方式和技术效果类似,这里不再赘述。
可选地,本发明还提供一种程序产品,例如计算机可读存储介质,包括程序,该程序在被处理器执行时用于执行上述方法实施例。
在本发明所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(英文:processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(英文:Read-Only Memory,简称:ROM)、随机存取存储器(英文:Random Access Memory,简称:RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种芯片缓冲器的布局处理方法,其特征在于,包括:
在当前物理设计中获取目标类型的缓冲器以及所述缓冲器的位置,所述缓冲器用于表征所述缓冲器的结构信息;
根据外部电源网络在所述当前物理设计中的位置和结构、以及所述缓冲器在所述当前物理设计中的位置和结构,对所述缓冲器的位置和连接线进行调整;
所述根据外部电源网络在所述当前物理设计中的位置和结构、以及所述缓冲器在所述当前物理设计中的位置和结构,对所述缓冲器的位置和连接线进行调整,包括:
根据所述外部电源网络,对所述缓冲器的位置进行调整,得到第一缓冲器,以使所述第一缓冲器中电源输出层的信号输出端口与所述外部电源网络所在的电源网络层无交集;
对所述第一缓冲器的连接线进行调整;
所述对所述第一缓冲器的连接线进行调整,包括:
删除所述第一缓冲器中发生短路的金属线,得到第二缓冲器;
根据布线脚本,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
2.根据权利要求1所述的方法,其特征在于,所述根据所述外部电源网络,对所述缓冲器的位置进行调整,得到第一缓冲器,包括:
判断所述缓冲器的位置与所述电源网络层的供电线是否存在交集;
若存在,则根据所述供电线的位置以及所述缓冲器的位置,在竖直方向上对所述缓冲器的位置进行移动,得到所述第一缓冲器;
若不存在,则所述缓冲器的位置保持不变。
3.根据权利要求1或2所述的方法,其特征在于,所述根据所述外部电源网络,对所述缓冲器的位置进行调整,得到第一缓冲器,包括:
判断所述缓冲器是否位于预设方向上的预设区域内;
若否,则根据所述预设区域的高度以及所述缓冲器的位置,将所述缓冲器在竖直方向上移动一个所述预设区域,并将所述缓冲器的方向设置为所述预设方向,得到所述第一缓冲器;
若是,则保持所述缓冲器的位置不变。
4.根据权利要求1所述的方法,其特征在于,所述第一缓冲器部署在多个层上,所述删除所述第一缓冲器中发生短路的金属线,得到第二缓冲器,包括:
根据所述第一缓冲器的位置,确定目标区域;
根据所述目标区域,删除所述电源网络层以下除所述电源输出层以外的金属层;
删除所述电源网络层和所述电源输出层上的所有金属线,得到所述第二缓冲器。
5.根据权利要求1所述的方法,其特征在于,所述根据布线脚本,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通,包括:
根据所述当前物理设计中的导通关系、所述第二缓冲器中电源输出层的电源输出端口的坐标,以及所述外部电源网络上工作电压端子、公共接地端子的坐标,确定布线关系;
根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
6.根据权利要求5所述的方法,其特征在于,所述根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通,包括:
判断所述工作电压端子、公共接地端子是否赋值;
若已经赋值,则根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
7.根据权利要求5或6所述的方法,其特征在于,所述根据所述布线脚本、所述布线关系,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通,包括:
根据所述布线脚本、所述布线关系,在搜索区域进行搜索,确定所述外部电源网络的工作电压端子以及公共接地端子的坐标;
所述第二缓冲器中的电源输出端口以及工作电压端子,分别连接所述外部电源网络的电源输出端口以及所述公共接地端子。
8.一种芯片缓冲器的布局处理装置,其特征在于,包括:
获取模块,用于在当前物理设计中获取目标类型的缓冲器以及所述缓冲器的位置,所述缓冲器用于表征所述缓冲器的结构信息;
调整模块,用于根据外部电源网络在所述当前物理设计中的位置和结构、以及所述缓冲器在所述当前物理设计中的位置和结构,对所述缓冲器的位置和连接线进行调整;
所述调整模块,具体用于根据所述外部电源网络,对所述缓冲器的位置进行调整,得到第一缓冲器,以使所述第一缓冲器中电源输出层的信号输出端口与所述外部电源网络所在的电源网络层无交集;对所述第一缓冲器的连接线进行调整;
所述调整模块,具体用于删除所述第一缓冲器中发生短路的金属线,得到第二缓冲器;根据布线脚本,将所述第二缓冲器中的电源输出端口以及所述外部电源网络之间导通。
9.一种终端设备,其特征在于,包括:存储器和处理器,所述存储器存储有所述处理器可执行的计算机程序,所述处理器执行所述计算机程序时实现上述权利要求1-7任一项所述的芯片缓冲器的布局处理方法。
10.一种计算机可读存储介质,其特征在于,所述存储介质上存储有计算机程序,所述计算机程序被读取并执行时,实现上述权利要求1-7任一项所述的芯片缓冲器的布局处理方法。
CN202311147194.3A 2023-09-07 2023-09-07 芯片缓冲器的布局处理方法、装置、终端设备及存储介质 Active CN116882357B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311147194.3A CN116882357B (zh) 2023-09-07 2023-09-07 芯片缓冲器的布局处理方法、装置、终端设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311147194.3A CN116882357B (zh) 2023-09-07 2023-09-07 芯片缓冲器的布局处理方法、装置、终端设备及存储介质

Publications (2)

Publication Number Publication Date
CN116882357A CN116882357A (zh) 2023-10-13
CN116882357B true CN116882357B (zh) 2023-12-19

Family

ID=88262639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311147194.3A Active CN116882357B (zh) 2023-09-07 2023-09-07 芯片缓冲器的布局处理方法、装置、终端设备及存储介质

Country Status (1)

Country Link
CN (1) CN116882357B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796299A (en) * 1995-12-11 1998-08-18 Kabushiki Kaisha Toshiba Integrated circuit array including I/O cells and power supply cells
US6948138B1 (en) * 2002-11-04 2005-09-20 Cadence Design Systems, Inc. Method for positioning I/O buffers and pads in an IC layout
US7639037B1 (en) * 2008-06-27 2009-12-29 Sun Microsystems, Inc. Method and system for sizing flow control buffers
JP2013003945A (ja) * 2011-06-20 2013-01-07 Renesas Electronics Corp レイアウト装置及びレイアウト方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112469A1 (ja) * 2013-01-17 2014-07-24 日本電気株式会社 設計支援装置、設計支援方法及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796299A (en) * 1995-12-11 1998-08-18 Kabushiki Kaisha Toshiba Integrated circuit array including I/O cells and power supply cells
US6948138B1 (en) * 2002-11-04 2005-09-20 Cadence Design Systems, Inc. Method for positioning I/O buffers and pads in an IC layout
US7639037B1 (en) * 2008-06-27 2009-12-29 Sun Microsystems, Inc. Method and system for sizing flow control buffers
JP2013003945A (ja) * 2011-06-20 2013-01-07 Renesas Electronics Corp レイアウト装置及びレイアウト方法

Also Published As

Publication number Publication date
CN116882357A (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
US10713410B2 (en) Method for legalizing mixed-cell height standard cells of IC
US7269803B2 (en) System and method for mapping logical components to physical locations in an integrated circuit design environment
US9767240B2 (en) Temperature-aware integrated circuit design methods and systems
CN104885212A (zh) 利用分区多跳网络的裸片堆叠装置
US9740815B2 (en) Electromigration-aware integrated circuit design methods and systems
US7689964B2 (en) System and method for routing connections
CN116822452B (zh) 芯片布局优化方法及相关设备
US6698000B2 (en) Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program
US11645440B1 (en) Machine learning based delay estimation
US7900179B2 (en) Method for prioritizing nodes for rerouting and device therefor
CN116882357B (zh) 芯片缓冲器的布局处理方法、装置、终端设备及存储介质
US7418675B2 (en) System and method for reducing the power consumption of clock systems
US20210264081A1 (en) Methods of designing semiconductor devices, design systems performing the same and methods of manufacturing semiconductor devices using the same
US20120221994A1 (en) Wire Routing Using Virtual Landing Pads
US20020026625A1 (en) Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method
JP3208014B2 (ja) 配線経路調査装置および配線経路調査方法
CN117933156B (zh) 基于门级网表的毛刺功耗优化方法、电子设备和介质
CN117744553B (zh) 现场可编程门阵列建模方法、装置、设备及存储介质
US7017134B2 (en) Automatic floor-planning method capable of shortening floor-plan processing time
CN113971385B (zh) 电路元器件单元的映射方法、装置和电子设备
CN112989742B (zh) 借助于额外导线来进行电网优化的方法与设备
CN115934980B (zh) 一种版图图形搜索处理方法及装置、设备、存储介质
JP2004295690A (ja) 電気回路図自動生成装置
US20130290921A1 (en) Swapping ports to change the timing window overlap of adjacent nets
CN117236251A (zh) 自动调节时序器件输入信号保持时间裕量的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant