JP2004295690A - 電気回路図自動生成装置 - Google Patents
電気回路図自動生成装置 Download PDFInfo
- Publication number
- JP2004295690A JP2004295690A JP2003089356A JP2003089356A JP2004295690A JP 2004295690 A JP2004295690 A JP 2004295690A JP 2003089356 A JP2003089356 A JP 2003089356A JP 2003089356 A JP2003089356 A JP 2003089356A JP 2004295690 A JP2004295690 A JP 2004295690A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit diagram
- electric circuit
- path
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】電気回路図自動生成装置1は、入力される接続情報(ネットリスト)に基づいて電気回路図を生成する電気回路生成手段10を中心に、複数の手段およびディスクから構成されている。入力された電気回路ネットリストは、第1のディスク11に記録される。電気回路生成手段10がネットリストを受け取ってネットリストに含まれる回路素子の情報を回路シンボル生成手段12に渡すと、回路シンボル生成手段12は回路素子のシンボルを自動的に生成して電気回路生成手段10に返す。電気回路生成手段10は、一枚の無限領域で表される回路図上にシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、電気回路を形成するための接続情報(ネットリスト)を入力し、全ての接続情報を包含する回路図を自動的に生成する回路図自動生成装置に関する。
【0002】
【従来の技術】
従来、電気回路図は、電気回路を記述するためのエディタ(回路設計エディタ)を用い、電気回路シンボル(電気部品、回路素子を擬似的に表現する要素)をエディタ画面上で配置し、配置した電気回路シンボル間を配線することにより生成されるのが一般的であった。
【0003】
この手法では、電気回路図は複数のページ(以下、「回路ページ」と表記する)に分けて記述される。図17に従来の手法で記述された回路ページの例を示す。それぞれの回路ページには、他の回路ページとの接続を示す信号結合子が配置されており、実際の回路を構成する際には、異なる回路ページの同名の信号結合子同士が接続される。
【0004】
なお、従来技術として、特許文献1には回路シンボル作成システム、特許文献2には回路図作成装置が開示されている。
【0005】
【特許文献1】特開2000−20572号公報
【特許文献2】特開平9−198416号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上述した従来の手法では、以下に示すような問題点がある。
第1に、電気回路図が複数の回路ページに分割して記述されるため、回路を大局的に参照することが困難であるばかりでなく、回路ページ間の関係を調査するためには回路ページを複数表示し、あるいは回路ページを切り替えて表示する必要があり、信号が流れる方向を直感的に捉える事が難しい。このため、設計した回路の確認作業が煩雑かつ非効率的となる。また、回路図は、一般に左から右に信号が流れるように記述される場合が多いが、従来の手法では、複数の入出力ピンを持つLSIを回路図に配置すると、信号の流れが複雑になって確認が難しいという問題点がある。
【0007】
第2に、従来の手法では、電気回路図が生成された後に接続情報が変更された場合(素子が変更されたり、素子が削除/追加されたような場合)、前回生成された電気回路図とは別に、変更された接続情報に基づいて新たに電気回路図を最初から作り直すため、変更前後で回路図の内容が大きく変化する場合もあり、回路を確認するためには最初からやり直さなければならないという問題がある。
【0008】
第3に、従来の手法では、設計された回路の接続情報の回路論理を探索する場合、送信素子と受信素子との間に「回路論理は変更しないが接続情報を分断する素子」(抵抗/バッファ/コイル/スイッチ等)が介在すると、送信素子と受信素子との間の接続情報を得ることができないという問題がある。
【0009】
第4に、設計された回路の接続情報の回路論理を探索する際には、重複した探索を避けるため、どの部分までを探索したかをチェックしておく必要があるが、従来の手法では、回路図面のハードコピーにマーカーで印を付ける等の作業が必要であり、作業が繁雑であるという問題がある。
【0010】
本発明は、上記の従来技術の問題点に鑑み、以下の目的を達成させることを目的とする。
第1の目的は、電気回路を大局的に参照することが容易であり、複数の入出力ピンを備えるLSI等の素子を用いる場合にも、信号の流れを確認しやすい電気回路図を生成することができる電気回路図自動生成装置を提供することにある。
【0011】
第2の目的は、電気回路図が生成された後に接続情報が変更された場合にも、回路の確認の負担をできるだけ軽減することができる電気回路図自動生成装置を提供することにある。
【0012】
第3の目的は、送信素子と受信素子との間に「回路論理は変更しないが接続情報を分断する素子」が介在する場合にも、送信素子と受信素子との間の接続情報を得ることができる電気回路図自動生成装置を提供することにある。
【0013】
第4の目的は、設計された回路の接続情報の回路論理を探索する際に、作業を繁雑にせずに重複した探索を避けることができる電気回路図自動生成装置を提供することにある。
【0014】
【課題を解決するための手段】
本願の第1の発明にかかる電気回路図自動生成装置は、上記の第1の目的を達成させるため、電気回路に含まれる回路素子のシンボルを自動的に生成する回路シンボル生成手段と、入力される接続情報にしたがって一枚の無限領域で表される回路図上にシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段とを備え、回路シンボル生成手段は、入出力ピンが混在する回路素子については、入力ピンの機能のみに着目した入力シンボルと、出力ピンの機能のみに着目した出力シンボルとの2つのシンボルを自動的に生成し、電気回路図生成手段は、入力シンボルと出力シンボルとを信号の流れる方向が画一化されるよう配置することを特徴とする。
【0015】
第1の発明によれば、電気回路全体を一枚の無限領域に表現することで、複数回路ページの表示あるいは表示回路ページの切り替え作業を廃止することができる。また、LSI等を含む回路についても、信号の流れが画一化されて確認のしやすい回路図を生成することができる。これにより、電気回路の確認作業の負担を軽減することができる。
【0016】
本願の第2の発明にかかる電気回路図自動生成装置は、上記の第2の目的を達成させるため、入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、生成された電気回路図を記憶する生成電気回路記憶手段とを備え、電気回路図生成手段は、電気回路図が一旦生成された後に接続情報が変更された際に、生成電気回路記憶手段に記憶された電気回路図の情報と変更後の接続情報とに基づいて、生成電気回路記憶手段に記憶された電気回路図からの変更が可能な限り小さくなるように新たな電気回路図を生成することを特徴とする。
【0017】
第2の発明によれば、電気回路図が生成された後に接続情報が変更された場合、新たな電気回路図は前回生成された電気回路図からの変更が可能な限り小さく抑えて生成されるため、前回確認して変更がなかった回路部分については再確認が不要となり、電気回路の確認作業の負担を軽減することができる。
【0018】
また、電気回路図が一旦生成された後に接続情報が変更された際に、生成電気回路記憶手段に記憶された電気回路図の情報と変更後の接続情報との回路差分を抽出する電気回路差分抽出手段を設けてもよい。この場合、電気回路図生成手段は、電気回路差分抽出手段から出力される回路差分情報に基づいて、新たに生成される電気回路図上に前回の回路図からの変更箇所を他の箇所から区別できるよう強調表示することができる。
【0019】
電気回路差分抽出手段を設けた場合には、前回生成した回路図と変更後の接続情報に基づいて生成された回路図との差分を目で見て明確に判別できることができる。強調表示には、例えば追加された回路素子や配線については色を変更したり、太線で示したりしてもよく、削除した回路素子や配線については、これらを点線で示すようにしてもよい。このような強調表示により、追加された部分や削除された部分を容易に判別できるようになる。
【0020】
本願の第3の発明にかかる電気回路図自動生成装置は、上記の第3の目的を達成させるため、入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、回路経路探索手段が接続経路の回路論理を探索する際に、回路論理を変更しない素子を論理透過素子定義情報に基づいて自動的に判別する論理透過自動判別手段とを備え、回路経路探索手段は、論理透過自動判別手段により回路論理を変更しないと判別された素子を除外して接続経路の回路論理を探索することを特徴とする。なお、本明細書では、回路論理を探索する際に除外しても回路論理に影響を与えない素子を「論理透過素子」、このような素子を探索の対象から除外する処理を「透過」と呼ぶ。
【0021】
第3の発明によれば、送信素子と受信素子との間に「回路論理は変更しないが接続情報を分断する素子」(抵抗/バッファ/コイル/スイッチ等)が介在する場合にも、回路探索の際にはこのような素子を自動的に除外して接続経路の回路論理を探索することができるため、必要な経路の探索を迅速に実行することができる。また、論理透過自動判別手段による判別が不可能な場合に、強制的に接続先を指定することにより回路経路探索手段による回路論理の探索を可能にする論理透過強制指示手段を設けてもよい。
【0022】
本願の第4の発明にかかる電気回路図自動生成装置は、上記の第4の目的を達成させるため、入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、回路経路探索手段により探索された回路経路に関する情報を保持する探索経路保持手段とを備え、回路経路探索手段は、探索経路保持手段に保存されている経路については、前回までの探索情報を呼び出すことにより重複した探索を避けることを特徴とする。
【0023】
第4の発明によれば、一度探索した接続経路情報を保持することにより、装置上で探索済みの経路をチェックすることができ、重複した探索を避けて電気回路の確認作業を効率化することができる。
【0024】
本願の第5の発明にかかる電気回路図自動生成装置は、上記の第4の目的を達成させるため、入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、回路経路探索手段により探索された接続経路を電気回路図から抽出し、抽象化したシンボルで表現する特定回路抽象化手段とを備えることを特徴とする。
【0025】
第5の発明によれば、探索した経路を電気回路図内から抽出し、抽象化して表示することにより、電気回路の構成を直感的に把握しやすくなり、確認作業を効率化することができる。
【0026】
【発明の実施の形態】
以下、この発明にかかる電気回路図自動生成装置の実施形態を説明する。まず、実施形態にかかる電気回路図自動生成装置のブロック図である図1に基づいて装置全体の概要を説明し、後に装置に含まれる各手段の機能について順に詳細に説明する。
【0027】
図1に示すように、実施形態の電気回路図自動生成装置1は、入力される接続情報(ネットリスト)に基づいて電気回路図を生成する電気回路生成手段10を中心に、複数の手段およびディスクから構成されている。入力された電気回路ネットリストは、第1のディスク11に記録される。電気回路生成手段10がネットリストを受け取ってネットリストに含まれる回路素子の情報を回路シンボル生成手段12に渡すと、回路シンボル生成手段12は回路素子のシンボルを自動的に生成して電気回路生成手段10に返す。電気回路生成手段10は、一枚の無限領域で表される回路図上にシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する。回路図をページに分割せず一枚の図面に表すことにより、接続関係の把握が容易となる。
【0028】
また、回路シンボル生成手段12は、入出力ピンが混在するLSI等の回路素子については、入力ピンの機能のみに着目した入力シンボルと、出力ピンの機能のみに着目した出力シンボルとの2つのシンボルを自動的に生成する。電気回路図生成手段10は、入力シンボルと出力シンボルとを信号の流れる方向が画一化されるよう配置することにより、LSI等を含む回路についても、信号の流れが画一化されて確認のしやすい回路図を生成することができる。
【0029】
電気回路生成手段10により生成された電気回路図情報は、生成電気回路記憶手段13により第2のディスク14に記録される。電気回路図が一旦生成された後に接続情報が変更された場合には、第1のディスク11に記録された変更後のネットリストと、第2のディスク14に記録された前回生成した電気回路図情報とが電気回路差分抽出手段15に入力され、変更前後の回路差分が抽出される。電気回路生成手段10は、抽出された回路差分に基づき、第2のディスク14に記憶された電気回路図からの変更が可能な限り小さくなるように変更後のネットリストに基づいて新たな電気回路図を生成する。また、新たな電気回路図には、電気回路差分抽出手段15から出力される回路差分情報に基づいて、前回の回路図からの変更箇所が他の箇所から区別できるよう強調表示される。
【0030】
生成された電気回路図は、電気回路図自動生成装置1に接続された回路表示手段2により表示される。回路表示手段2は、電気回路生成手段10との通信が可能なパーソナルコンピュータ2aと、CRTディスプレイ2bとを備えている。設計者は、回路表示手段2を介して自動生成された回路図を確認することができる。
【0031】
また、電気回路図自動生成装置1には、生成された電気回路図を自動的に検証するための各種の手段が設けられている。
回路経路探索手段20は、電気回路図生成手段10によって生成された電気回路図中の接続経路の回路論理を探索することにより、電気回路図を検証する。この回路経路探索手段20には、論理透過自動判別手段21、論理透過強制指示手段22、探索経路保持手段23、特定回路抽象化手段24が接続されている。
【0032】
論理透過自動判別手段21は、回路経路探索手段が接続経路の回路論理を探索する際に、回路論理を変更しない素子を第3のディスク25に格納された論理透過素子定義情報に基づいて自動的に判別する。論理透過強制指示手段22は、論理透過自動判別手段21による判別が不可能な場合に、強制的に接続先を指定することにより回路経路探索手段による回路論理の探索を可能にする。
【0033】
探索経路保持手段23は、回路経路探索手段20により探索された回路経路に関する情報を保持する。回路経路探索手段20は、探索経路保持手段23に保存されている経路については、前回までの探索情報を呼び出すことにより重複した探索を避けることができる。
【0034】
特定回路抽象化手段24は、回路経路探索手段20により探索された接続経路を電気回路図から抽出し、抽象化したシンボルで表現する機能を有する。回路素子を抽象化して表示することにより、電気回路の構成を直感的に把握しやすくなり、確認作業を効率化することができる。
【0035】
次に、図1の電気回路図自動生成装置1に含まれる各手段の特徴的な機能について順に説明する。最初に、回路シンボル生成手段12の機能及びこれに関連する電気回路生成手段10の機能について説明する。
【0036】
回路シンボル生成手段12は、回路ネットリストに記述されている接続情報に基づいて電気回路シンボルを生成する。シンボルは、生成されたシンボルを回路図上に配置して配線を設定した際に信号の流れが理解しやすいように生成される。実施形態では、電気回路シンボルを矩形形状として規定すると共に、ピン配置間隔を規定する。ピン数が少ない場合には、図2(a)に示すように、矩形のシンボルの左側に入力属性のピンを配置し、シンボルの右側に出力属性のピンを配置する(ストリーム型)。
【0037】
一方、LSI等の大規模でピン数の多い回路素子(電気回路上、コアとなる素子)のシンボルを生成する場合には、矩形形状の4方向にシンボルピンを配置する(ラジアル型)と共に、出力ピンの機能のみに着目した出力シンボル(図2(b)、中心から放射状に信号が流れる)と、入力ピンの機能のみに着目した入力シンボル(図2(c)、周辺から中心に信号が流れる)との2つのシンボルを自動的に生成する。近年の電子機器(例えばディジタルカメラや携帯電話等)では、内蔵されるLSIの高集積化により、1チップのLSIを中心とした回路を形成することが多いが、コアとなる回路素子を中心にしてラジアル型にピンを配置することにより、論理回路と実装回路とをリンクさせて考えやすくなるという利点もある。
【0038】
電気回路図生成手段12は、ピン数の少ないシンボルのみが含まれる場合には、図3(A)に示すように、プレーン(無限領域)の左上から順に信号が左から右へ流れるように各シンボルを配置し、ピン数の多いコアとなる素子を含む場合には、図3(B)に示すように、プレーンの中心に入力シンボルと出力シンボルとを配置し、それぞれの周囲に関連するシンボルを配置する。その後、配置された電気回路シンボルのピン間を自動的に結線する。これにより、電気回路シンボル内の信号の流れる方向が一定方向になり、信号の流れを容易に確認できるようになる。
【0039】
図4に、回路素子シンボルの生成と配置、そして配線を実施する際のフローチャートを示す。ステップS1、S2で設計者から電気回路に含まれるシンボルの配置パターンとコアとなる回路素子に関する指示を受けると、ステップS3〜S11において、回路に含まれる回路素子シンボルの全てについて1つずつピンの設定をする。すなわち、ステップS3において、当該回路素子シンボルがコア回路素子のシンボルか否かが判断され、コア回路素子でない場合(ステップS3、Yes)には、ステップS4、S5において入力ピン、出力ピンに関する情報を得て、ステップS6でシンボルを生成して左側に入力ピン、右側に出力ピンを配置する。コア回路素子である場合(ステップS3、No)には、ステップS7で出力ピンの情報を得てステップS8で出力シンボルを生成して4方向に出力ピンを設定し、ステップS9で入力ピンの情報を得てステップS10で入力シンボルを生成して4方向に入力ピンを設定する。これらステップS3〜S10の処理をステップS11で全てのシンボルについて終了したと判断されるまで繰り返す。なお、ステップS6、S8、S10では、予め規定されたピン間の間隔と、ピンの本数とに基づいて、ピンを配置するために必要な矩形のサイズを計算することによってシンボルを生成している。
【0040】
全ての回路素子についてシンボルが生成されてピン情報が設定されると(ステップS11、Yes)、ステップS12において配置パターンにストリーム型が指示されたか否かが判断される。ストリーム型が指示されている場合(ステップS12、Yes)には、ステップS13でプレーン(無限領域)の左上隅から順に関連する回路素子シンボルを配置する。ストリーム型が指示されていない場合(ステップS12、No)には、ステップS14でプレーン(無限領域)の中心にコア回路素子の出力シンボル、入力シンボルを配置し、ステップS15で出力シンボルの上側、左側、下側、右側に関連するシンボルを配置すると共に、ステップS16で入力シンボルの上側、左側、下側、右側に関連するシンボルを配置する。最後に、ステップS17でシンボル間の配線を実行し、この図4の処理を終了する。
【0041】
次に、電気回路図を自動生成した後に、ネットリストが変更された場合の処理について説明する。このような場合、電気回路生成手段10は、前回の電気回路図からの変更が可能な限り小さくなるように新たな電気回路図を生成すると共に、電気回路差分抽出手段15によって抽出された回路差分に基づき、前回の回路図からの変更箇所が他の箇所から区別できるよう強調表示する。
【0042】
例えば、図5(A)に示す回路図から回路素子シンボルE1が削除された場合には、図5(B)に示すように、回路素子シンボルE1が配置されていた位置に破線で示すゴースト図形を表示し、前回はその位置にシンボルが記述されていたことを表す。また、図5(C)に示す回路図中で回路素子シンボルE2を他の素子に変更する場合、変更後のシンボルE3が変更前のシンボルE1の位置に書き込める場合には、図5(D)に示すようにシンボルE3に変更すると共に、素子変更がわかるように表示色を変更する。一方、変更後のシンボルE4が変更前のシンボルE3の位置に書き込みきれない場合には、元の状態を極力維持すため、他のシンボルを移動させず、図5(E)に示すように、回路図上の空き領域に破線で示すような追加素子配置エリアを定義し、ここに変更するシンボルを表示色を変更して配置する。
【0043】
図6にネットリストを変更する場合のフローチャートを示す。ここでは、ステップS101で変更された素子の情報を獲得し、ステップS102、103で「追加」か「削除」か「変更」かが判断される。「追加」の場合(ステップS102、Yes)には、ステップS104で追加素子配置エリアを表示し、ステップS105でエリア内にシンボルを表示色を変えて追加する。「追加」でない場合(ステップS102、No)には、ステップS103で「削除」か否かが判断される。「削除」(ステップS103、Yes)の場合には、削除された回路素子シンボルの位置に破線でゴースト図形を表示する(ステップS106)。「追加」でも「削除」でもない場合、すなわち「変更」の場合(ステップS103、No)には、ステップS107で変更後の素子が元の素子の位置に入るか否かが判断され、入らない場合にはステップS108で元の回路素子シンボルの位置にゴースト図形を表示し、ステップS104、105で追加素子配置エリア内に変更後の素子を表示する。元の位置に入る場合(ステップS107、Yes)には、変更後の回路素子シンボルを表示色を変えて置換する。
【0044】
続いてステップS110〜S114では、上記で配置したシンボル間に配線を設定する。ステップS110では、水平垂直線で配線が可能か否かが判断され、可能な場合にはステップS111で水平、あるいは垂直の配線で通常に配線する。水平垂直線での配線が不可能な場合(ステップS110、No)には、ステップS112で信号結合子が配置可能か否かが判断され、可能であれば、ステップS113で信号結合子により配線される。信号結合子も使えない場合には、ステップS114で斜め線で配線される。以上の処理をステップS115で全ての素子について終了したと判断されるまで全ての回路素子シンボルについて実行する。
【0045】
次に、回路経路探索手段20、論理透過自動判別手段21、論理透過強制指示手段22の機能について説明する。回路経路探索手段20は、前述のように電気回路図中の接続経路の回路論理を探索する機能を有する。この機能は、送信素子の特定のピンが受信素子のどのピンに接続されているかを調査するものである。但し、図7に示すように、送信素子と受信素子との間に、信号の品質を向上させるためのダンピング抵抗、タイミングをとるためのバッファ、スイッチが設けられていると、送信素子と受信素子との間の接続情報が分断され、回路論理を探索することができない。
【0046】
論理透過自動判別手段21は、回路論理を変更しない素子を自動的に判別して回路経路探索手段20に伝え、回路経路探索手段20は、このような素子を除外して回路論理を探索する。例えば、図8(A)に示すように送信側回路シンボルと受信側回路シンボルとの間にダンピング抵抗が含まれている場合、単純化すると図8(B)のように表せるが、ダンピング抵抗を透過することにより、図8(C)の状態にして回路論理を探索するものである。
【0047】
図9に論理透過自動判別手段21を用いた透過処理のフローチャートを示す。なお、以下の説明では、1つの素子の所定のピンと他の素子の所定のピンとの間の接続情報を調べる場合、検査対象となっている一対のピンを「ピンペア」と呼ぶ。図9のフローチャートの進行に伴うピンペアの変化を図10に示す。
【0048】
図9のステップS201では、送信素子の入出力属性の情報が得られる。ステップS202では、同論理(同電位)とみなすピンペアの一方のピンに送信素子のピンを設定し、ステップS203では、同電位とみなすピンペアの他方のピン(調査対象ピン)に送信素子と接続している素子のピンを設定する。
【0049】
ステップS204では、調査対象ピンが入力属性か否かが判断される。入力属性である場合には、送信素子と受信素子との間に接続情報を分断する素子が設けられていなかったか、いたとしても自動的に論理透過ができたと判断されるため、ステップS205で調査対象ピンを受信素子のピンと判断して入力属性の部品ピン情報を設定し、図9の処理を終了する。
【0050】
調査対象ピンが入力属性でない場合(ステップS204、No)には、ステップS206で同論理と見なすピンペアの2つ目のピンとして設定し、ステップS207で調査対象ピンを持つ素子を調査する。調査の結果に基づき、ステップS208において調査対象ピンを持つ素子が2ピンの無極性素子か否かが判断される。2ピンの無極性素子である場合(ステップS208、Yes)には、回路論理を探索する際には単に削除すればよいため、ステップS209で送信素子に接続しているのとは反対側のピンを2つ目のピンとして設定し直し、ステップS204の判定に戻る。
【0051】
2ピンの無極性素子でない場合(ステップS208、No)には、ステップS210でピンスワップ情報を得て、ステップS211でスワップ可能か否かを判断する。スワップが可能であれば、ステップS212でスワップ可能なピンをピンペアの2つ目のピンとして設定し直す。スワップが不可能であれば、論理透過ができなかったものとして図9の処理を終了する。なお、ピンスワップ情報とは、回路素子に設けられた複数のピンのうち、どのピンとどのピンとが等価であるかを示す情報である。集合抵抗等の複数の素子が1つのパッケージに入った回路素子では、複数のピンのうち、何本かのピンは内部で接続されて等価に機能するため、このような素子の情報をピンスワップ情報として保持している。
【0052】
図10のように送信素子と受信素子との間にダンピング抵抗が配置されている場合、第1段階では(A)に示すように、送信素子のピンと抵抗の送信素子側のピンとがピンペアを構成する。第2段階では、(B)に示すように、送信素子のピンと抵抗の受信素子側のピンとがピンペアとなる。第3段階では、(C)に示すように、送信素子のピンと受信素子のピンとがピンペアとなり、この段階で論理透過ができたものとして図9の処理は終了する。
【0053】
回路経路探索手段20は、図9の処理の結果、論理透過が可能と判断された場合には、このような素子を除外して回路論理を探索する。一方、第3のディスク25に格納された論理透過素子定義情報に該当する素子の情報が蓄積されていない場合、あるいは、分岐スイッチが設けられていて接続先が選択できる場合等には、論理透過の自動判定が不可能である。そこで、このような場合には、論理透過強制指示手段22の機能を用いる。
【0054】
図11(A)は、探索経路中に分岐スイッチが配置されている回路例を示す。ここでは、スイッチSW1の接続先が2つの素子から選択可能であり、自動判別は不可能である。そこで、論理透過強制指示手段22は、例えば図11(B)に示すように、一方の接続先に強制的に接続して回路論理の探索を可能にする。
【0055】
図12に論理透過強制指示手段22を用いた透過処理のフローチャートを示す。ステップS301では、送信素子の入出力属性の情報が得られる。ステップS302では、自動透過が可能か否かが判断され、可能な場合には強制的な接続はせずにステップS303で当該ピンが目的のピンか否かを判断し、目的のピンであれば処理を終了する。
【0056】
自動透過が不可能な場合(ステップS302、No)には、ステップS304で接続する回路素子のピン候補を調査し、ステップS305でそれらを選択肢として表示し、ステップS306で強制透過あるいは強制接続させる回路素子のピンを選択させる。以下は自動判別が可能な場合と同様であり、目的の回路素子のピンに行き着くまで処理を繰り返す。
【0057】
次に、探索経路保持手段23の機能について説明する。探索経路保持手段23は、回路経路探索手段20により電気回路図の確認作業を実施する場合、一度探索した経路を再び重複して探索しなくて済むように、一旦検索した経路に目印を付けこの情報を保持する。次回確認作業を実施する時には、前回作業までの確認分の情報を呼び出すことにより、作業を継続することが可能となる。
【0058】
図13は、回路図の表示の一例であり、探索済みの経路を太線で示すことにより目印としている。確認作業を継続する場合には、太線の部分以外の経路を探索すればよい。なお、目印とするためには、探索済みの経路の色を変化させてもよい。
【0059】
図14は、探索済み経路の情報表示のフローチャートである。ステップS401では、探索経路保持手段23から過去の探索経路の情報を獲得し、ステップS402で探索済みか否かを判断する。探索済みの場合には、そのまま処理を終了する。探索済みでない場合には、ステップS403で接続する電気回路経路のパス情報を調査し、ステップS404で調査した電気回路経路を構成する配線情報を記憶し、ステップS405で調査した電気回路経路を構成する配線を太線で色を変えて表示する。
【0060】
最後に、特定回路抽象化手段24の機能について説明する。特定回路抽象化手段24は、図15(A)に示すように、電気回路上出現する回路素子(送信素子、受信素子、中間素子:ダンピング抵抗やバッファ等、接続点、順次経路、折れ曲がり経路等)に対応した各種の抽象表現用のタイルパターンを用意しており、これらのタイルパターンを移動、回転して配置することで図15(B)に示すような抽象化回路を形成し表示する。
【0061】
図16は、抽象化表現のフローチャートである。ステップS501では、抽象化表示用のタイルパターンを作成する。ステップS502では、電気回路を形成するタイルパターンを選択し、ステップS503で選択したタイルパターンを配置する位置を算出する。ステップS504では、配置する際に回転が必要か否かを判断し、必要であればステップS505で回転させ、必要なければそのままの状態で、計算された位置に配置する(ステップS506)。ステップS507では、全ての回路素子に対応するタイルパターンを配置し終わったか否かを判断し、配置し終わるまで上記の処理を繰り返し実行する。
【0062】
(付記1)
電気回路に含まれる回路素子のシンボルを自動的に生成する回路シンボル生成手段と、
入力される接続情報にしたがって一枚の無限領域で表される回路図上に前記シンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段とを備え、
前記回路シンボル生成手段は、入出力ピンが混在する回路素子については、入力ピンの機能のみに着目した入力シンボルと、出力ピンの機能のみに着目した出力シンボルとの2つのシンボルを自動的に生成し、前記電気回路図生成手段は、前記入力シンボルと出力シンボルとを信号の流れる方向が画一化されるよう配置することを特徴とする電気回路図自動生成装置。
【0063】
(付記2)
入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図を記憶する生成電気回路記憶手段とを備え、
前記電気回路図生成手段は、前記電気回路図が一旦生成された後に前記接続情報が変更された際に、前記生成電気回路記憶手段に記憶された電気回路図の情報と前記変更後の接続情報とに基づいて、前記生成電気回路記憶手段に記憶された電気回路図からの変更が可能な限り小さくなるように変更後の接続情報に基づいて新たな電気回路図を生成することを特徴とする電気回路図自動生成装置。
【0064】
(付記3)
前記電気回路図が一旦生成された後に前記接続情報が変更された際に、前記生成電気回路記憶手段に記憶された電気回路図の情報と前記変更後の接続情報との回路差分を抽出する電気回路差分抽出手段を備え、
前記電気回路図生成手段は、前記電気回路差分抽出手段から出力される回路差分情報に基づいて、新たに生成される電気回路図上に前回の回路図からの変更箇所を他の箇所から区別できるよう強調表示することを特徴とする付記2に記載の電気回路図自動生成装置。
【0065】
(付記4)
入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段が接続経路の回路論理を探索する際に、回路論理を変更しない素子を論理透過素子定義情報に基づいて自動的に判別する論理透過自動判別手段とを備え、
前記回路経路探索手段は、前記論理透過自動判別手段により回路論理を変更しないと判別された素子を除外して接続経路の回路論理を探索することを特徴とする電気回路図自動生成装置。
【0066】
(付記5)
前記論理透過自動判別手段による判別が不可能な場合に、強制的に接続先を指定することにより前記回路経路探索手段による回路論理の探索を可能にする論理透過強制指示手段を備えることを特徴とする付記4に記載の電気回路図自動生成装置。
【0067】
(付記6)
入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段により探索された回路経路に関する情報を保持する探索経路保持手段とを備え、
前記回路経路探索手段は、前記探索経路保持手段に保存されている経路については、前回までの探索情報を呼び出すことにより重複した探索を避けることを特徴とする電気回路図自動生成装置。
【0068】
(付記7)
入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段により探索された接続経路を前記電気回路図から抽出し、抽象化したシンボルで表現する特定回路抽象化手段とを備えることを特徴とする電気回路図自動生成装置。
【0069】
【発明の効果】
第1の発明によれば、電気回路全体を一枚の無限領域に表現することで、複数回路ページの表示あるいは表示回路ページの切り替え作業を廃止することができる。このため、全体を大局的に把握する事が可能となり、回路接続の確認作業を効率化できる。また、LSI等を含む回路についても、信号の流れが画一化されて確認のしやすい回路図を生成することができる。これにより、電気回路の確認作業の負担を軽減することができる。
【0070】
第2の発明によれば、電気回路図が生成された後に接続情報が変更された場合、新たな電気回路図は前回生成された電気回路図からの変更が可能な限り小さく抑えて生成されるため、前回確認して変更がなかった回路部分については再確認が不要となり、電気回路の確認作業の負担を軽減することができる。
【0071】
第3の発明によれば、送信素子と受信素子との間に「回路論理は変更しないが接続情報を分断する素子」(抵抗/バッファ/コイル/スイッチ等)が介在する場合にも、回路探索の際にはこのような素子を自動的に除外して接続経路の回路論理を探索することができるため、必要な経路の探索を迅速に実行することができる。
【0072】
第4の発明によれば、一度探索した接続経路情報を保持することにより、装置上で探索済みの経路をチェックすることができ、重複した探索を避けて電気回路の確認作業を効率化することができる。
【0073】
第5の発明によれば、探索した経路を電気回路図内から抽出し、抽象化して表示することにより、電気回路の構成を直感的に把握しやすくなり、確認作業を効率化することができる。
【図面の簡単な説明】
【図1】本発明の実施形態にかかる電気回路図自動生成装置の概略構成を示すブロック図である。
【図2】図1の装置により生成されるシンボル例を示す説明図である。
【図3】図1の装置により生成される回路図の例を示す説明図である。
【図4】図1の装置による回路素子シンボルの生成と配置、そして配線を実施する際のフローチャートである。
【図5】図1の装置による回路図の変更の例を示す説明図である。
【図6】図1の装置による回路図の変更処理のフローチャートである。
【図7】送信素子と受信素子との間に他の素子が介在する回路例を示す説明図である。
【図8】図1の装置による論理透過の原理を示す説明図である。
【図9】図1の装置による論理透過自動判別の処理を示すフローチャートである。
【図10】図9のフローチャートにしたがって変化するピンペアの説明図である。
【図11】探索経路中に分岐スイッチが配置されている回路例を示す説明図である。
【図12】図1の装置による論理透過強制指示の処理を示すフローチャートである。
【図13】図1の装置による探索済み経路の表示例を示す回路図である。
【図14】図1の装置による探索済み経路の表示処理を示すフローチャートである。
【図15】図1の装置による回路の抽象化表示の例を示す説明図である。
【図16】図1の装置による回路の抽象化表示の処理を示すフローチャートである。
【図17】従来の回路図生成装置により生成された回路図の例を示す説明図である。
【符号の説明】
1 電気回路図自動生成装置
2 回路表示手段
2a パーソナルコンピュータ
2b CRTディスプレイ
10 電気回路生成手段
11 第1のディスク
12 回路シンボル生成手段
13 生成電気回路記憶手段
14 第2のディスク
15 電気回路差分抽出手段
20 回路経路探索手段
21 論理透過自動判別手段
22 論理透過強制指示手段
23 探索経路保持手段
24 特定回路抽象化手段
Claims (6)
- 電気回路に含まれる回路素子のシンボルを自動的に生成する回路シンボル生成手段と、
入力される接続情報にしたがって一枚の無限領域で表される回路図上に前記シンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段とを備え、
前記回路シンボル生成手段は、入出力ピンが混在する回路素子については、入力ピンの機能のみに着目した入力シンボルと、出力ピンの機能のみに着目した出力シンボルとの2つのシンボルを自動的に生成し、前記電気回路図生成手段は、前記入力シンボルと出力シンボルとを信号の流れる方向が画一化されるよう配置することを特徴とする電気回路図自動生成装置。 - 入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図を記憶する生成電気回路記憶手段とを備え、
前記電気回路図生成手段は、前記電気回路図が一旦生成された後に前記接続情報が変更された際に、前記生成電気回路記憶手段に記憶された電気回路図の情報と前記変更後の接続情報とに基づいて、前記生成電気回路記憶手段に記憶された電気回路図からの変更が可能な限り小さくなるように新たな電気回路図を生成することを特徴とする電気回路図自動生成装置。 - 入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段が接続経路の回路論理を探索する際に、回路論理を変更しない素子を論理透過素子定義情報に基づいて自動的に判別する論理透過自動判別手段とを備え、
前記回路経路探索手段は、前記論理透過自動判別手段により回路論理を変更しないと判別された素子を除外して接続経路の回路論理を探索することを特徴とする電気回路図自動生成装置。 - 前記論理透過自動判別手段による判別が不可能な場合に、強制的に接続先を指定することにより前記回路経路探索手段による回路論理の探索を可能にする論理透過強制指示手段を備えることを特徴とする請求項3に記載の電気回路図自動生成装置。
- 入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段により探索された回路経路に関する情報を保持する探索経路保持手段とを備え、
前記回路経路探索手段は、前記探索経路保持手段に保存されている経路については、前回までの探索情報を呼び出すことにより重複した探索を避けることを特徴とする電気回路図自動生成装置。 - 入力される接続情報にしたがって回路図上に回路素子のシンボルを配置すると共に、回路素子間を自動的に配線して電気回路図を生成する電気回路図生成手段と、
生成された電気回路図中の接続経路の回路論理を探索する回路経路探索手段と、
前記回路経路探索手段により探索された接続経路を前記電気回路図から抽出し、抽象化したシンボルで表現する特定回路抽象化手段とを備えることを特徴とする電気回路図自動生成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003089356A JP4249523B2 (ja) | 2003-03-27 | 2003-03-27 | 電気回路図自動生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003089356A JP4249523B2 (ja) | 2003-03-27 | 2003-03-27 | 電気回路図自動生成装置 |
Related Child Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291908A Division JP2009059384A (ja) | 2008-11-14 | 2008-11-14 | 電気回路図自動生成装置 |
JP2008291907A Division JP2009059383A (ja) | 2008-11-14 | 2008-11-14 | 電気回路図自動生成装置 |
JP2008291906A Division JP2009032297A (ja) | 2008-11-14 | 2008-11-14 | 電気回路図自動生成装置 |
JP2008291909A Division JP4350789B2 (ja) | 2008-11-14 | 2008-11-14 | 電気回路図自動生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004295690A true JP2004295690A (ja) | 2004-10-21 |
JP4249523B2 JP4249523B2 (ja) | 2009-04-02 |
Family
ID=33403220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003089356A Expired - Fee Related JP4249523B2 (ja) | 2003-03-27 | 2003-03-27 | 電気回路図自動生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4249523B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007058654A (ja) * | 2005-08-25 | 2007-03-08 | Horiba Ltd | 電気回路図作成支援装置 |
JP2007272649A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | プリント基板パターン設計装置およびプログラム |
JP2008009574A (ja) * | 2006-06-28 | 2008-01-17 | Fujitsu Ltd | 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム |
JP2009301130A (ja) * | 2008-06-10 | 2009-12-24 | Canon Inc | プログラム、記録媒体及び回路図生成方法 |
-
2003
- 2003-03-27 JP JP2003089356A patent/JP4249523B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007058654A (ja) * | 2005-08-25 | 2007-03-08 | Horiba Ltd | 電気回路図作成支援装置 |
JP2007272649A (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | プリント基板パターン設計装置およびプログラム |
JP4648865B2 (ja) * | 2006-03-31 | 2011-03-09 | 富士通株式会社 | プリント基板パターン設計装置およびプログラム |
JP2008009574A (ja) * | 2006-06-28 | 2008-01-17 | Fujitsu Ltd | 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム |
JP2009301130A (ja) * | 2008-06-10 | 2009-12-24 | Canon Inc | プログラム、記録媒体及び回路図生成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4249523B2 (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7168041B1 (en) | Method and apparatus for table and HDL based design entry | |
US7921390B2 (en) | Method and system for creating, viewing, editing, and sharing output from a design checking system | |
JP2007233455A (ja) | レイアウトエディタ装置、配線表示方法、及び配線表示プログラム | |
CN104834759B (zh) | 电子设计的实现方法和装置 | |
US20060236288A1 (en) | Window operation interface for graphically revising electrical constraint set and method of using the same | |
US7900179B2 (en) | Method for prioritizing nodes for rerouting and device therefor | |
JP3459481B2 (ja) | 論理回路設計用パス解析表示装置 | |
JP4249523B2 (ja) | 電気回路図自動生成装置 | |
US7519935B2 (en) | Circuit diagram drafting system and method and computer program product | |
CN114548022A (zh) | Pcb辅助设计信息处理方法、系统和存储介质 | |
JP4350789B2 (ja) | 電気回路図自動生成装置 | |
CN1316412C (zh) | 半导体集成电路的设计数据的处理方法 | |
JP2009032297A (ja) | 電気回路図自動生成装置 | |
JP2009059383A (ja) | 電気回路図自動生成装置 | |
JP2009059384A (ja) | 電気回路図自動生成装置 | |
JP3991224B2 (ja) | カード設計検証方法及びカード設計検証システム | |
JP2003091566A (ja) | 配置配線構想設計装置 | |
JP4648865B2 (ja) | プリント基板パターン設計装置およびプログラム | |
JP3262099B2 (ja) | バッファレイアウト設計装置および方法 | |
JP7511795B2 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JPH10326300A (ja) | 配線板設計装置 | |
JP2751215B2 (ja) | グループ別配線装置 | |
JP2874487B2 (ja) | 設計変更装置 | |
JP4180969B2 (ja) | プラントにおけるプラント構成設備の計装制御回路の隔離支援方法及び隔離支援システム | |
JP2006155406A (ja) | Cad装置及び回路部品表示方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4249523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |