JP3459481B2 - 論理回路設計用パス解析表示装置 - Google Patents
論理回路設計用パス解析表示装置Info
- Publication number
- JP3459481B2 JP3459481B2 JP28382394A JP28382394A JP3459481B2 JP 3459481 B2 JP3459481 B2 JP 3459481B2 JP 28382394 A JP28382394 A JP 28382394A JP 28382394 A JP28382394 A JP 28382394A JP 3459481 B2 JP3459481 B2 JP 3459481B2
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- logic circuit
- display
- function
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Description
基板(PCB:Print Circuit Board)等の論理回路を設
計する際に用いられる装置に関し、特に、大規模論理デ
ータ,階層構造データに対するファンクション解析,デ
ィレイ解析,論理接続チェック等で行なわれるパストレ
ース解析時に用いて好適のパス解析表示装置に関する。
手法では、紙面上もしくはグラフィック画面上で論理回
路図を参照しながら、着目する事象が生じる原因をバッ
クトレースと呼ばれるサーチ手法により人手作業で検出
したり、プログラムによる回路座標指示を行ないその指
示に応じた状態確認を繰り返して最終的な事象発生原因
を解析したりしている。
る確認ポイント(原因を見つけるための調査ポイント)
の指示は人手作業により行ない、その解析結果に基づい
て、また次の確認ポイントを指示して、最終的な原因事
象を調査する手法をとっている。より詳細に説明する
と、一般的なパス解析手法では、シミュレーション出力
結果や回路チェック結果を、図21に示すような回路図
ベース(ネットリスト,回路表示画面等)で表示し、設
計者が、表示情報をもとに、回路図(画面)を検索・分
析し、原因になる箇所(回路のマクロ,ネット等)を追
求する。
目ポイント(解析用ポイント)o1(マクロ*0の出力
端子)のステート(出力状態)が不定値“X”であるこ
とを発見した場合、回路中のどの箇所(マクロ,ネット
等)からの影響が作用しているのかを、回路図(画面上
も含む)から判断しながら目的とするパスおよび箇所を
調査している。
ては、マクロ自体に原因がある場合、接続関係に原
因がある場合、入力するデータに原因がある場合の3
点が考えられる。上述のような調査処理の流れとして
は、まず、注目するポイントの確認(シミュレーション
出力結果による不良値の発生箇所の発見)を行ない、注
目ポイントの前段の結線関係を回路図上から判断し、影
響のありそうなモデル(マクロ,I/Oピン等)を見つ
け、その出力データ値を確認しながら原因を探す。
トo1の出力値に不定値Xが発生したとすると、その不
定値発生原因としては、マクロ*0への入力端子i1,
i2の値が正常であれば注目ポイントo1の出力端子を
もつマクロ*0自体に問題がある場合と、マクロ*0へ
の入力端子i1,i2の値が異常であれば他のマクロ*
1〜*5に問題がある場合とが考えられ、それぞれの場
合に応じて、注目ポイントo1から順にバックトレース
を行ないながら、パス解析を行ない、原因となるデータ
を調査している。
要素,素子等に付された回路記号,回路名称のことであ
るが、ここでは、回路を構成する要素のグループ、回路
を構成する一つの部品、あるいは、回路図上や画面上に
表示される回路構成のシンボルそのものを指し、論理回
路構成要素自体を指すものとする。
たパス解析手法では、パス解析効率が、論理シミュレー
ションパス解析(注目ポイントの発見,パストレース
等)を実際に行なう設計者の経験,勘などのノウハウや
能力に大きく依存することになるため、設計者によって
は論理回路のシミュレーション処理における工数や作業
時間が増大してしまう。また、今後増加すると考えられ
る大規模論理データに対するパス解析に際しては、ます
ます作業時間が増大する。
たもので、パス解析作業に伴う設計者の介入量の削減
と、介入の最低限必要な部分に対するヒューマンインタ
ーフェイスの拡充とを実現し、ノウハウや能力に依存す
ることなく論理シミュレーションパス解析を行なえるよ
うにして、設計業務全体の工程的な時間短縮,設計品質
の向上,さらにはコストダウンをはかった、論理回路設
計用パス解析表示装置を提供することを目的とする。
に、本発明の論理回路設計用パス解析表示装置は、設計
対象の論理回路のパス解析に必要な情報を表示するため
の表示部と、この表示部上の表示状態に対する指示を行
なう指示入力部と、パス解析処理を行ない表示部の表示
制御を行なうべく解析処理部を含んで構成され、この解
析処理部の機能を用いて、設計対象の論理回路を成す論
理回路構成要素を、設計対象の論理回路の論理シミュレ
ーション出力結果に基づいて定められる解析用ポイント
とこの解析用ポイントに対し影響を与えうる論理回路構
成要素とを含むターゲットグループと、該解析用ポイン
トに対し影響を与えない非ターゲットグループとにグル
ープ分けして該表示部に表示させる解析処理機能部とを
そなえ、解析処理部が、ターゲットグループを、解析用
ポイントとこの解析用ポイントに対し直接影響を与えう
る論理回路構成要素とを含む核グループと、この核グル
ープに対し影響を与えうる論理回路構成要素を含む複数
の関連グループとにグループ分けして表示部に表示させ
る機能と、核グループと複数の関連グループとの接続関
係を表示部に表示させる機能と、解析用ポイントに対し
影響を与えうる前記論理回路構成要素のうち、指示入力
部によって予め指定された解析注目要素に応じた論理回
路構成要素を抽出するパーティション機能と、このパー
ティション機能により抽出された論理回路構成要素を解
析用ポイントとともにターゲットグループとして表示部
に表示させる機能とを有していることを特徴としている
(請求項1)。
ループの表示を表示部から消去する機能を有してもよい
(請求項2)。なお、解析処理機能部が、指示入力部に
よって解析注目要素を指定するために必要な情報をガイ
ドメニューとして表示部に表示させる機能を有してもよ
い(請求項3)。
点状にして表示部に表示させるとともに、論理回路構成
要素の接続関係を枝状にして表示部に表示させる機能を
有し(請求項4)、その点状の表示部分に、当該論理回
路構成要素を特定しうる情報(請求項5)や、解析用ポ
イントから当該論理回路構成要素までのディレイ時間
(請求項6)を表示させる機能を有してもよい。
ープに階層構造をなす複数の論理回路構成要素が存在す
る場合には、その複数の論理回路構成要素を、上位階層
の論理回路構成要素が属するグループと下位階層の論理
回路構成要素が属するグループとにグループ分けする機
能と、グループ分けされたこれらのグループを階層的に
接続して表示部に表示させる機能を有してもよい(請求
項7)。
ターゲットグループのグループ分けを、指示入力部によ
って予め指定された解析注目要素に従って解析用ポイン
トから論理回路構成要素をバックトレースすることによ
り自動的に行なう自動グループ化処理部としての機能を
そなえてもよい(請求項8)。
によって実行可能な指示内容をガイドメニューとして表
示部に表示させる機能を有するほか(請求項9)、指示
入力部からの指示に応じて表示部上のターゲットグルー
プをグループ分けして表示する分割処理部(請求項1
0)や、指示入力部からの指示に応じて表示部上のター
ゲットグループに所定の論理回路構成要素を解析注目要
素として追加表示しその論理回路構成要素をターゲット
グループ化する展開処理部(請求項11)や、指示入力
部からの指示に応じて表示部上のターゲットグループか
ら所定の論理回路構成要素の表示を消去しその論理回路
構成要素を非ターゲットグループ化する削除処理部(請
求項12)や、指示入力部からの指示に応じて表示部上
でターゲットグループをなす複数のグループを1つのグ
ループに統合して表示するグループ統合処理部(請求項
13)をそなえてもよい。
装置では、論理回路構成要素を、解析用ポイントに対し
影響のある論理回路構成要素を含むターゲットグループ
と、その解析用ポイントに対し影響のない非ターゲット
グループとにグループ分けして表示部に表示することに
より、設計者は、解析用ポイントにおける解析注目事象
に影響を与える論理回路構成要素(ターゲットポイン
ト)を、確実に把握することができる(請求項1)。
表示部から消去することにより、表示部における表示状
態を簡略化することができる(請求項2)。また、解析
注目要素に応じた論理回路構成要素のみをターゲットグ
ループとして表示部に表示することにより、設計者は、
解析注目要素に応じた論理回路構成要素のみに注視しな
がら、解析用ポイントにおける解析注目事象に影響を与
える論理回路構成要素を、より確実に把握することがで
きる(請求項1)。
ーを参照することで、解析注目要素を指定するために必
要な情報を参照して案内を受けながら、解析注目要素を
容易に指定することができる(請求項3)。また、論理
回路構成要素を点状にし論理回路構成要素の接続関係を
枝状にして表示部に表示することにより、表示部におけ
る表示状態をより簡略化することができる(請求項
4)。このとき、論理回路構成要素の点状表示部分に、
当該論理回路構成要素を特定しうる情報や、解析用ポイ
ントから当該論理回路構成要素までのディレイ時間を表
示することにより、設計者は、その表示を参照して詳細
なチェックを行ないながら、解析用ポイントにおける解
析注目事象に影響を与える論理回路構成要素を、より確
実に把握することができる(請求項5,6)。
プと複数の関連グループとにグループ分けしその接続関
係とともに表示部に表示することにより、設計者は、解
析用ポイントにおける解析注目事象に影響を与える論理
回路構成要素を、グループ単位で容易に把握することが
できる(請求項1)。このとき、ターゲットグループに
階層構造をなす複数の論理回路構成要素が存在する場合
には、その論理回路構成要素を、階層関係に応じて上位
階層と下位階層とにグループ分けし、これらのグループ
を階層的に接続して表示部に表示することにより、階層
構造をなす部分の階層関係を壊すことなく、その論理回
路構成要素をグループ化して表示部上で表示でき、設計
者は、表示部上の表示を参照することで、その階層関係
を明確に把握することができる(請求項7)。
指定された解析注目要素に従って解析用ポイントから論
理回路構成要素をバックトレースして、表示部に表示さ
れるターゲットグループを自動的にグループ分けできる
ので、設計者によるパス解析作業を削減することができ
る(請求項8)。さらに、指示入力部から、表示部上の
表示状態に対する指示を行なうことができ(請求項
1)、この場合、設計者は、表示部上のガイドメニュー
を参照して案内を受けながら、表示状態に対する指示を
容易に行なうことができる(請求項9)。
ープをグループ分けして表示することでき(請求項1
0)、展開処理部により、ターゲットグループに所定の
論理回路構成要素を解析注目要素として追加表示しその
論理回路構成要素をターゲットグループ化することがで
き(請求項11)、削除処理部により、ターゲットグル
ープから所定の論理回路構成要素の表示を消去しその論
理回路構成要素を非ターゲットグループ化することがで
き(請求項12)、グループ統合処理部により、ターゲ
ットグループをなす複数のグループを1つのグループに
統合して表示することができるので(請求項13)、設
計者は、表示部の表示状態を参照しながら、これらの処
理部に対して指示入力部から指示を与えることにより、
ターゲットグループを、発見的手法で半自動的に編集し
て分割・決定することができる。
パス解析表示装置では、パス解析作業に伴う設計者の介
入量を削減できるとともに、介入の最低限必要な部分に
対するヒューマンインターフェイスを拡充でき、ノウハ
ウや能力に依存することなく論理シミュレーションパス
解析を行なうことができる。
する。図1は本発明の一実施例としての論理回路設計用
パス解析表示装置を示すブロック図であり、この図1に
おいて、1は設計対象の論理回路のパス解析に必要な情
報を表示するためのグラフィック画面(表示部)、2は
各種データに基づいてパス解析処理を行ないグラフィッ
ク画面1上に対する表示制御を実行する解析処理機能部
である。
ン出力結果(全イベント情報)を格納する論理シミュレ
ーション出力結果データファイル、4は論理回路の設計
結果(ネットリスト,接続情報)を格納する論理回路デ
ータファイル、5は後述するパス解析用データファイル
作成処理部7で作成されたデータ内容(図2により後
述)を保持するパス解析用データファイル、6はターゲ
ットグループを決定していくためのキーとなる解析注目
要素に基づいて後述する解析処理部8により作成される
解析パラメータ定義ファイルである。
成処理部、8は解析処理部、9はファンクションチェッ
ク処理部、10はパスディレイ計算処理部で、これらの
処理部7〜10は、前述した解析処理機能部2を構成す
るものである。ここで、パス解析用データファイル作成
処理部7は、ファイル3の論理シミュレーション出力結
果データとファイル4の論理回路データとに基づいて、
図2に示すようなパス解析用データファイル5を作成す
るもので、図2示すようなデータ群(各種パス解析用デ
ータ)が解析処理部8への入力データとなる。
ル5は、ターゲットデータファイル5A,関係データフ
ァイル5B,解析データファイル5C,グラフデータフ
ァイル5D,グループデータファイル5Eおよび関係デ
ータファイル5Fを有している。ターゲットデータファ
イル5Aは、マクロ種別,マクロ機能,I/Oポート等
のパス解析のキーとなるモデル情報を保持するものであ
る。
続関係であるリンク情報(ネット,階層)を保持するも
のである。この関係データファイル5Bでは、ターゲッ
トデータがどのモデルとどのような関係にあるのかの情
報が保持され、その各関係モデルがどのような状態にあ
るのか(イベント情報,ディレイ情報,クリティカルパ
ス情報等)などの解析データ(解析データファイル5C
に保持されるデータ)とのリンク付けがなされている。
ァイル5Bからの各関係データと解析パラメータ〔キー
モデル指示,解析キー設定(解析注目要素の指定)〕と
により作成され、イベント情報,ディレイ情報,クリテ
ィカルパス情報等のモデルに対する解析データ群を保持
するものである。グラフデータ5Dは、解析データファ
イル5Cの解析データに基づいてグラフィック画面(解
析画面)1上に表示すべく作成されたグラフデータを保
持するもので、そのグラフデータは、グラフィック画面
1の表示状態を制御するデータ群で、表示用データと制
御データとの2つに分かれており、後述するピンポイン
ト表示やグループ表示等の各種表示をグラフィック画面
1上で行なうためのデータである。
ック画面1上でグループ表示を行なうべく、グループ分
け情報(ターゲットグループや関連グループデータ群)
を保持するもので、関係データファイル5Fに保持され
るリンク情報やリンク度合とリンク付けされている。さ
て、図1において、解析処理部8は、ファイル5のパス
解析用データと解析指定要素(解析注目要素)とに基づ
いて解析パラメータ定義ファイル6を作成するものであ
り、その解析パラメータ定義ファイル6に従って、注目
ポイント(解析用ポイント)からのバックトレースによ
りターゲットグループのグループ化を自動的に行なう自
動グループ化処理部として機能するほか、そのグループ
化により解析範囲を決定するとともにターゲットグルー
プをグラフィック画面1上に表示させる機能も有してい
る。
要素(解析注目要素)は、設計者がグラフィック画面1
上に表示された解析指定要素メニュー13を参照して、
指示入力部11からの指示により指定するものである。
このとき、論理回路のCAD情報とパス解析の後述する
発見的手法で必要とする情報とが、解析指定要素メニュ
ー13を参照して設計者により定義され、その定義内容
が解析パラメータ定義ファイル6に解析パラメータとし
て設定されるようになっている。
素メニュー13に示すように、ターゲットデータ(マク
ロ種別,マクロ機能,I/Oポート,ユーザマクロ),
リンク情報(ネット),解析データ(シミュレーション
イベント情報/ディレイ情報),グラフデータ(階
層),パラメータデータ(選択要素の優先順序,キー選
択要素定義),グループデータ(対象,非対象指示)が
あり、これらはパス解析の着目要素(解析注目要素)で
ある。
ゲットグループの編集と関連グループの詳細チェックと
を行なうほか、グラフィック画面1に対してターゲット
グループの編集状態等を表示させる機能を有するととも
に、その表示機能を通じてパス経路をチェックする機能
を有している。そして、ファンクションチェック処理部
9は、ターゲットグループの編集を行なうべく、分割処
理部(手動によるグループ化機能),展開処理部,削除
処理部,グループ統合処理部(マクロ処理部)としての
機能を有している。
らの指示に応じてグラフィック画面1上のターゲットグ
ループをグループ分けして表示するものであり、展開処
理部は、指示入力部11からの指示に応じてグラフィッ
ク画面1上のターゲットグループに所定のマクロ等(論
理回路構成要素)を追加表示しそのマクロ等をターゲッ
トグループ化するものである。
の指示に応じてグラフィック画面1上のターゲットグル
ープから所定のマクロ等の表示を消去しそのマクロを非
ターゲットグループ化するものであり、グループ統合処
理部は、指示入力部11からの指示に応じてグラフィッ
ク画面1上でターゲットグループをなす複数のグループ
を1つのグループに統合(マクロ化)して表示するもの
である。
面1上の表示状態に対する指示を行なうべく、例えばキ
ーボードやマウスにより構成されるものである。また、
上述のような各機能によりターゲットグループの編集を
行なう際には、本実施例では、指示入力部11によって
実行可能な指示内容がガイドメニュー(図17参照)と
してグラフィック画面1上に表示されるようになってい
る。
ス経路を決定し、そのパス経路に基づいてパス解析モデ
ルを検証するものであり、パス解析結果と解析モデルの
詳細内容とをグラフィック画面1上に表示させる機能を
有している。最後に、図1において、12は解析表示機
能部で、この解析表示機能部12は、設計者がグラフィ
ック画面1の表示を参照しながら指示入力部11から入
力する指示を受けて、設計者との間でインタラクティブ
に、解析処理機能部2や解析パラメータ定義ファイル6
に対しグラフィック画面1上の解析表示状態についての
各種要求を行なうもので、例えば図1の解析表示機能部
12内に項目〜で示す要求や処理を順次行なうもの
である。
力部11からの指示に応じて、注目パス解析データの
確認〔注目ポイント(解析用ポイント)の選択,解析注
目要素の抽出〕、注目ポイントについての関係要素の
チェック、バックトレースによるグループ化(解析処
理部8の自動グループ化機能に対する動作要求)、解
析範囲の決定、ターゲットグループの編集(ファンク
ションチェック処理部9の各種編集機能に対する動作要
求)、関連グループの詳細チェック(ファンクション
チェック処理部9のチェック機能に対する動作要求)、
パス解析モデルの検証(パスディレイ計算処理部10
の検証機能に対する動作要求)、パス解析結果表示
(パスディレイ計算処理部10の表示機能に対する動作
要求)が順次行なわれるようになっている。
装置のグラフィック画面1上における、基本的な表示状
態を図3〜図11により説明する。シミュレーションに
おけるパス解析の方法として、まず対象とする論理回路
データとシミュレーション出力結果とからパス解析用デ
ータファイル(解析専用データベース)5を作成し、例
えば図3に示すように、注目するターゲット(○表示
部;マクロ,I/Oポート,ユーザマクロ等)と、この
ターゲットに接続される他の論理回路構成要素(□表示
部;マクロ,I/Oポート,ユーザマクロ等)との相関
関係を階層グラフ方式でグラフィック画面1上に表示す
る。
構成要素であり、その表示部分にはマクロやI/Oポー
トの名称(図3中のINS1〜INS3;INS はinstanceの略)
が付して表示されている。また、ここで、注目するター
ゲット(注目ポイント)は、シミュレーション出力結果
データに基づいて得られる解析用ポイントであり、この
ポイントをキーにして解析を開始する。
上での表示は、例えば図4のような形式で行なわれ、関
連するポイント(マクロ,I/Oポート等)とその接続
関係とが木構造で表現され、パーティション機能とグル
ープ化とにより、注目ポイントを核とするグループと、
キーモデル(注目ポイントに対して影響のあるモデル)
グループとを容易に確認できるようになる。
義ファイル6の内容をキーにして、関連するデータ群
(解析注目要素群)を抽出する機能であり、前述した解
析処理部8による自動処理と、設計者が指示入力部11
から指示を与えて行なう手動処理とのいずかによって実
行することができる。例えば図4の点線で囲んだ領域
(ターゲットグループ)からパーティション機能により
関連データ群を抽出すると、例えば図5に示すような表
示がグラフィック画面1上で行なわれる。なお、図5中
のブロック枠は関連データ群のマクロ等を示すものであ
る。
タ群を抽出すると(図1の解析表示機能部12の参
照)、関係要素のチェック(図1の解析表示機能部12
の参照)を行なってから、グループ間の相互関係と解
析ガイド(解析指定要素メニュー13)からの人手介入
とに従って、解析範囲を絞り込み、パス解析のルート確
認を容易にするため、図6に示すように、ターゲットグ
ループと非ターゲットグループとの分割処理を行なう。
対して影響のあるデータを抽出するパーティション機能
を用いて、解析範囲を確定し、バックトレース/フォワ
ードトレースを行なうことにより、影響データについて
の詳細な確認やターゲットグループの分割(核グループ
および関連グループへの分割)が可能になる。これによ
り、図6に示すように、核グループを中心とする解析対
象データから、関連グループAをターゲットグループと
して残しながら、関連グループBを非ターゲットグルー
プとして削除することができる(図1の解析表示機能部
12の〜参照)。
トグループをチェックするため、例えば図7に示すよう
に、そのターゲットグループにおいて各キーとなるマク
ロ等(解析注目要素)をグラフィック画面1上に簡易表
示(ピンポイント表示)し、その表示を参照して詳細チ
ェックを行ないながら、パス解析モデルの検証を進めて
ターゲットデータの解析結果を求める(図1の解析表示
機能部12の〜参照)。
ーとなる部分の機能表示がなされており、“FF”はフ
リップフロップ、“USERモデル”はユーザにより予め定
義されたモデル(例えば図11,図13により後述する
階層マクロ)、“mem1”,“mem2”はメモリ素子を示し
ている。また、図7に示すような表示において、指示入
力部11からクリティカルディレイパス表示指示を入力
すると、図7に表示された回路のうち、クリティカルデ
ィレイパス(最も信号伝播の遅いパス)に対応するパス
が、表示色を変える等の処理によりグラフィック画面1
上で強調表示される。
ープの回路について、着目するパス経路に対して、解析
順序をガイドする表示を指示入力部11から要求する
と、開始ポイント(from) および終了ポイント(to)の
対象項目表示,これらの対象項目間の表示,ピンディレ
イ情報のデータ表示が自動的に行なわれ、例えば図8に
示すようなピンポイント表示が行なわれる。つまり、解
析を開始するポイントに“from”,“FF”の表示がな
され、解析を終了するポイントに“to”,“FF”の表
示がなされるとともに、FF〜FF間の各マクロ等のピ
ン(点)の表示部分にディレイ時間〔図8中では単位n
(ナノ秒)〕が表示されている。
析対象回路を自由に切出し表示すべく、本実施例の装置
に、解析対象回路の抽出/消去機能をもたせてもよい。
このとき、ディスプレイ画面1上でのピンポイント表示
状態で、シミュレーションモデルの任意の切出し制御が
可能なシミュレーションモデル自動生成機能(ピンポイ
ントを中心とした表示生成を行なうもの)をそなえ、そ
のシミュレーションモデル自動生成機能により、ページ
全体や機能グループ単位を一つの点で表現したり、回路
の任意の箇所をピンポイントとしたりして、解析対象モ
デルの表示を行なうことができる。これにより、例えば
図9に示すように、図9の矢印部分をマウス等の指示入
力部11にてヒット(クリック)することにより、図9
中の点線部分を抽出表示したり消去したりすることが可
能になる。
より上述した表示機能を用い、注目するポイントを核頂
点としたグラフをグラフィック画面1上に表示すること
により、シミュレーション対象モデルを容易に解析する
ことができる。つまり、選択ポイントの要素(解析注目
要素)を決定することにより注目ポイントを決めること
により、グラフィック画面1上には、図10に示すよう
に、注目ポイントを核(頂点)とするグラフ表示がなさ
れる。
トの状況がイメージ的に容易に確認可能になるととも
に、解析範囲(図10参照)の絞り込みが可能になり、
パス解析の確認ひいてはシミュレーション対象モデルの
解析を容易に行なうことができる。なお、前記選択ポイ
ントとしては、機能面(論理モデル,設計階層モデル,
機能属性等)や回路面(ネット,ノード,I/O,ペー
ジ,ブロック等)があり、前記解析範囲としては、FF
〜FF間のパス経路範囲や不定状態Xの解析可能性パス
範囲が考えられる。
場合、階層構造データ上のモデルに対して、階層構造に
合ったマクロ情報の表示も行なえるようになっている。
つまり、例えば図11に示すように、注目ポイントに接
続される全ての回路情報を点と線とによるピンポイント
表示することで、階層構造をなすマクロもその階層関係
を明確にしながらグラフィック画面1上に表示すること
ができる。これにより、接続データ量の削減と解析注目
要素選択に伴う着目性の向上(関係付けの明確化)とを
実現できる。なお、図11において、点表示は回路情報
のマクロ表示であり、ライン表示はマクロ間の関係付け
情報を示す。
る場合、注目するモデル(マクロ)/素子について図7
〜図11にて前述したピンポイント表示を行なうことが
できる。つまり、シミュレーションとして意味のあるも
の(時間的条件に制約されるものやステート値が時間変
化するもの)に対して、解析指定要素メニュー13を参
照し指示入力部11からパラメータ指示を行なうことに
より、特定注目モデルを表示することができる。ピンポ
イント表示モデルとしては、図7に示すように、メモリ
素子,ユーザモデル,機能マクロ,クロックパス,スキ
ャンパス,クリティカルディレイパス等がある。このよ
うな注目するモデルの指示機能により、着目したいモデ
ルを容易に検索可能になり、シミュレーションにおける
影響度合いの高いモデルを容易に確認することができ
る。
手順を、図12に示すフローチャート(ステップS1〜
S6)に従って説明すると、まず、論理シミュレーショ
ン実行後、パス解析用データファイル5および解析パラ
メータ定義ファイル6のデータに基づいて、パス解析で
確認した注目ポイント(着目事象)を決定し、その注目
ポイントをグラフィック画面1上に表示する(ステップ
S1;例えば図13のo1参照)。
るべきターゲットポイント(図6参照)に至る最短検索
要素(前段接続マクロ)とを決定して、0次ターゲット
グループ(核グループ)を作成する(ステップS2;図
14参照)。0次ターゲットグループの情報に基づい
て、マクロ機能や接続関係をファイル6に定義された解
析パラメータで指示しながら、ターゲットグループのグ
ループ化処理を行ない、2次ターゲットグループ,…,
n次ターゲットグループ(関連グループ)を作成する
(ステップS3;図15参照)。各グループ内では、指
定要素(ターゲットデータ)以外の回路要素はは全て非
対象グループ扱いとして表示を行なわない。
ループの内部をグラフ形式(ピンポイント表示形式)で
表示する(ステップS4;図16参照)。このとき、着
目事象に起因する影響度の高い要素モデル(マクロ)の
みを表示する。そのピンポイント表示をグラフィック画
面1上で行ない、その表示を参照しながら、選択した各
グループ内やグループ相互間で、表示要素のマクロ処
理,展開処理,分割処理,削除処理を繰り返しながら、
パス解析ルートの検索を進める(ステップS5;図1
8,図19参照)。これらの処理は、設計者がグラフィ
ック画面1上のパス解析ガイドメニュー(図17参照)
を参照しながら指示入力部11を操作することにより行
なわれる。つまり、人手を介入して解析範囲の絞り込み
を行ない、パス解析ルートを確認する。
し、パス解析の検証を行なう(ステップS6;図20参
照)。これにより、0次ターゲットグループの問題事象
の発生原因をもつグループおよび詳細情報を検出するこ
とができる。さて、次に、上述のような手順でパス解析
を行なう際におけるグラフィック画面1上での表示状態
を図13〜図20により説明する。
解析,ディレイ解析,論理接続チェック等で行なわれる
パス解析に際して、対象論理回路モデル上の着目する事
象〔期待値(イベント結果),クリティカルディレイパ
ス,着目パス,着目回路等〕の発生原因箇所を、可能性
の高い要素単位にグループ化(マクロ化)しながらバッ
クトレースしてパス解析を行ない、その発生原因箇所
(ターゲットポイント)を発見する。
(図13参照)に対して、その事象がどのような構造で
関係付けられているのかをグラフ形式の表現手段(マク
ロ表示;図15参照)によりガイドしながら、パス解析
を行なうようになっている。以下に、パス解析処理の詳
細について、グラフィック画面1上での表示状態ととも
に説明する。
図13に示すようなものとする。この論理回路図はグラ
フィック画面1上に表示される。シミュレーション実行
後、パス解析で確認する論理回路上の注目ポイント(着
目事象)を決定するが、本実施例では、図13に示す論
理回路図において、インスタンス名i1のマクロ(フリ
ップフロップとして機能するもの)21の出力端子o1
を注目ポイントとし、その出力端子o1のステートが不
定値X(着目事象)となる原因の箇所(または事象)を
トレース(パス解析)する例について説明する。
は、注目ポイント(出力端子o1)に対して影響を与え
うる経路上の論理回路構成要素が図示されており、22
〜23はそれぞれマクロ21へ直接的に接続されるイン
スタンス名i2〜i4のマクロ、25はマクロ22,2
3の前段に配置される組合せ回路、26は組合せ回路2
6の前段に配置される階層マクロである。
クロにより予め設定したユーザマクロで、複数のマクロ
から階層的に構成されている。図13に示す階層マクロ
26の詳細表示は、例えば指示入力部11を操作するこ
とにより、図13中で拡大して示すようにウインドウ表
示することができる。本実施例の階層マクロ26を構成
する要素のうち注目ポイント(出力端子o1)に対して
影響を与えうるものは、端子p1,p2に接続されるも
の、つまり、マクロ27〜29および組合せ回路30で
ある。
1)として機能するとともにインスタンス名ins1を有し
端子p1,p2に直接接続され、マクロ28,29は、
それぞれ、フリップフロップ(FF2,FF2)として
機能するとともにインスタンス名ins2,ins3を有し、組
合せ回路30を介してマクロ27に接続されている。ま
た、33はマクロ24の前段に配置される順序回路で、
この順序回路33は、フリップフロップ(FF)として
機能する2つのマクロ31,32から構成されている。
34,35はそれぞれ順序回路33を介してマクロ24
に接続されるマクロで、それぞれメモリ素子(MEM1,MEM
2)として機能するものである。なお、マクロ34,35
はそれぞれインスタンス名ins4,ins5を有し、マクロ3
1,32はそれぞれインスタンス名ins6,ins7を有して
いる。
報)からの原因箇所の解析手順として、まず、図13に
示すように、原因箇所の可能性の高い注目要素、即ち出
力端子o1にほぼ直接的に接続されるマクロ21〜24
により、0次ターゲットグループ(核グループ)40を
指定する。これにより、図14に示すように、注目ポイ
ントo1をもつマクロ21と注目ポイントo1に一次で
前段接続関係をもつマクロ22〜24とが、グラフィッ
ク画面1上で、0次ターゲットグループ40としてグル
ープ化処理され、全回路要素は、0次ターゲットグルー
プ(対象グループ)40と、それ以外の要素である非対
象グループ(非ターゲットグループ)41とに分割され
て表示される。
40が決定されると、出力端子o1のステートXの発生
原因となる箇所(または事象)をその表示状態からでは
確認できない場合、設計者は、注目要素メニューおよび
解析ガイドメニュー(図1の解析指定要素メニュー13
参照)を参照しながら、非対象グループ41から新規n
次ターゲットグループを分割・作成しグラフィック画面
1上に表示する。
ープ42の決定要素としては、0次ターゲットグループ
40の前段で且つフリップフロップとしてのマクロ機能
を有するもの、つまり、図13に示す階層マクロ26に
おけるマクロ(FF1)27が選択され表示されてい
る。また、2次ターゲットグループ43の決定要素とし
ては、1次ターゲットグループ42の前段で且つフリッ
プフロップとしてのマクロ機能を有するもの、つまり、
図13に示す階層マクロ26における2つのマクロ(F
F2,FF3)28,29が選択され表示されている。
以下同様の作業指示および表示を繰り返して順次ターゲ
ットグループ(関連グループ)を決定してゆく。
ゲットグループ44として、0次ターゲットグループ4
0の前段で且つメモリ素子としてのマクロ機能を有する
もの、つまり図13に示すマクロ34,35が選択され
表示されている。ところで、トップダウン設計でユーザ
マクロ等の階層構造(図13の階層マクロ26)になっ
ている回路データが存在した場合、その構造はグラフ形
式(木構造)の枝表示で表現する。図15において、1
次ターゲットグループ42が上位階層データである場合
(図13の階層マクロ26の内部参照)、“A”で示す
接続関係木(枝)を介し、1次ターゲットグループ42
の枠と下位階層データである2次ターゲットグループ4
3の枠とを接続表示している。
は、0次ターゲットグループ40と同階層であるため、
この0次ターゲットグループ40の枠は、“B”で示す
接続関係木を介して注目要素(n次ターゲットグループ
44内の節点□)と接続表示されている。このように回
路の物理的状態(階層)を意識したグラフィック画面1
では、ターゲットグループ表現の拡張表示方式が採用さ
れている。
群の相互の接続関係は、図15に示すように、各グルー
プ枠間を枝により接続することで表示されているが、本
実施例では、このような表示状態を、注目した回路要素
についてグラフ要素(節点と枝)でグラフィック画面1
上に表示させることができる。即ち、図15に示すよう
な表示状態で、ターゲットグループ枠を非表示状態に切
り替えると、図16に示すように、着目要素からなる接
続関係木(グラフ)が作成表示される。この表示をピン
ポイント表示方式と定義し、解析に必要最低限の接続関
係木を作成表示する。図13における組合せ回路25,
30や順序回路33は、解析指定要素(解析注目要素)
ではないので、非対象グループ要素として扱い、グラフ
ィック画面1上に表示されない。
表示状態で、前述したパス解析編集機能により、各ター
ゲットグループや選択した注目要素群に対し以下のよう
な編集処理を施すことができる。つまり、設計者は、図
15に示すような表示状態で、図17に示すようなパス
解析ガイドメニューを参照しながら指示入力部11を操
作することにより、例えば図18に部分として示すよ
うに、n次ターゲットグループ44内に解析要素として
マクロ31,32を新たに追加して表示する展開処理を
行なうことができる。
うに、図15では表示されていた1次ターゲットグルー
プ42の表示を消去し、非対象グループ化する削除処理
を行なうことができるほか、例えば図19の部分とし
て示すように、図15では1つのターゲットグループ4
4として表示されていた部分を、2つのターゲットグル
ープ(n次およびn+1次)44,45に分割して表示
する分割処理を行なうことができる。
ように、図15では2つのターゲットグループ42,4
3として表示されていた部分を、1つの4次ターゲット
グループ46に統合して表示するグループ統合処理(マ
クロ処理)を行なうこともできる。以上のような編集処
理等を実行して解析範囲が絞り込まれ、例えば図18に
示すn次ターゲットグループ44内のマクロ(FF)3
1が最終ターゲットである可能性が高いと判断した場合
には、マクロ31を示す節点□を、指示入力部11の操
作によりヒットすることで、マクロ31の詳細情報を確
認画面としてグラフィック画面1上に表示させることが
できる。
目すると、図20に示すように、マクロ31の詳細情報
表示〔指定要素,ここではステート(イベント)〕がグ
ラフィック画面1上で行なわれる。この図20に示す例
(最終解析画面)では、マクロ31の出力がいずれも不
定値Xになっていることから、注目ポイントo1が不定
状態になっていた原因は、このマクロ(FF)31であ
るものと判断することができる。
り前述した表示や編集等の処理を実現するために、図1
により前述した通り、解析処理部8の自動グループ化機
能により、ターゲットグループ作成を解析パラメータ定
義ファイル6のデフォルト指定で自動処理できるように
なっている。また、図1に示す解析処理機能部2では、
ファンクションチェック処理部9,パスディレイ計算処
理部10や回路接続チェックも含めシミュレーション解
析に必要な機能の自動処理部がそなえられている。
うに、論理回路データおよび論理シミュレーション出力
結果データを入力してパス解析用データファイル5が処
理部7により自動的に作成されている。シミュレーショ
ン解析で得られた能動素子(FF等)は一般的に選択要
素のデフォルトになりえる場合が多いので、能動素子を
ターゲットグループとして指定するグラフ表示は、解析
パラメータ定義ファイル6でマクロ機能FFを自動対象
に定義することにより、自動的に行なわれるようにな
る。
論理シミュレーションのパス解析に際して、注目するタ
ーゲットグループを任意の単位にマクロ化処理(グルー
プ化処理)することにより、論理回路の解析範囲の確定
と各モデル(マクロ)間の詳細内容の確認とが容易にな
る。従って、パス解析における作業時間を短縮できると
ともに、グループ化による必要最小限データによるパス
解析が可能になり、大規模論理データについてのパス解
析を極めて容易に行なうことができる。
トに対して、メニュー表示方式の解析パラメータを利用
することにより、グループ化機能の自動化を促進して、
より人間の思考に近い対応が可能になり、ターゲットと
するポイントの確認が容易になる。従って、本実施例に
よれば、パス解析作業に伴う設計者の介入量を削減でき
るとともに、介入の最低限必要な部分に対するヒューマ
ンインターフェイスを拡充でき、ノウハウや能力に依存
することなく論理シミュレーションパス解析を行なえ、
設計効率を大幅に向上できるほか、製品設計の信頼性向
上さらには大幅なコストダウンを実現することができ
る。
設計用パス解析表示装置によれば、論理回路構成要素を
ターゲットグループと非ターゲットグループとにグルー
プ分けして表示部に表示することで、ターゲットポイン
トの確認が容易になり、ノウハウや能力に依存すること
なく論理シミュレーションパス解析を行なえ、設計効率
を大幅に向上できる(請求項1)。
表示部から消去したり、解析注目要素に応じた論理回路
構成要素のみをターゲットグループとして表示部に表示
したりすることにより、表示部上の表示状態を簡略する
ことができ、設計者は、解析注目要素に応じた論理回路
構成要素のみに注視しながら、ターゲットポイントをよ
り確実に把握でき、さらなる設計効率の向上に寄与する
(請求項1,2)。
ーを参照することで、解析注目要素を指定するために必
要な情報を参照して、解析注目要素を容易に指定するこ
とができ、設計者の操作をより簡易化できる(請求項
3)。また、点状の論理回路構成要素と接続関係を示す
枝とによりピンポイント表示を行なうことで、表示部に
おける表示状態をより簡略化でき、さらに、論理回路構
成要素の点状表示部分に、当該論理回路構成要素の特定
情報やディレイ時間を表示することにより、設計者は、
その表示を参照して詳細なチェックを行ないながら、タ
ーゲットポイントをより確実に把握でき、さらなる設計
効率の向上に寄与する(請求項4〜6)。
ループ分けされたターゲットグループや、各グループの
接続関係を表示部上で参照することにより、設計者は、
解析用ポイントにおける解析注目事象に影響を与える論
理回路構成要素を、グループ単位で容易に且つ明確に把
握することができ、大規模論理データ対応が可能になる
(請求項1,7)。
ットグループのグループ化機能を自動化できるので、タ
ーゲットとするポイント確認が容易になり、パス解析に
おける作業性容易化や工数削減を実現でき、設計効率が
大幅に向上する(請求項8)。さらに、指示入力部を用
い、表示部上のガイドメニューを参照して表示状態に対
する指示することにより、分割処理,展開処理,削除処
理,グループ統合処理を容易に行なえ、ターゲットグル
ープを、発見的手法で半自動的に編集して任意の単位に
グループ化することができ、論理回路のシミュレーショ
ン作業におけるパス解析作業時間が大幅に短縮され、今
後の大規模回路への対応が容易に可能になる(請求項
1,9〜13)。
表示装置によれば、パス解析作業に伴う設計者の介入量
を削減できるとともに、介入の最低限必要な部分に対す
るヒューマンインターフェイスを拡充でき、ノウハウや
能力に依存することなく論理シミュレーションパス解析
を行なうことができ、設計業務全体の工程的な時間を大
幅に短縮でき、設計品質の大幅な向上さらにはコストダ
ウンを実現することができる。
解析表示装置を示すブロック図である。
内容を説明するための図である。
図である。
を説明するための図である。
により抽出された関連データ群を模式的に示す図であ
る。
ゲットグループとの分割処理例を示す図である。
である。
である。
能を説明するための図である。
囲の表示例を示す図である。
示す図である。
を説明するためのフローチャートである。
示す図である。
(核グループ)のグループ化処理時の表示状態を示す図
である。
ープ(関連グループ)のグループ化処理時の表示状態を
示す図である。
ポイント表示状態を示す図である。
のパス解析ガイドメニューを示す図である。
能を説明すべく編集時の表示状態を示す図である。
能を説明すべく編集時の表示状態を示す図である。
示す図である。
紙面上の回路図例を示す図である。
処理部,削除処理部,グループ統合処理部) 10 パスディレイ計算処理部 11 指示入力部 12 解析表示機能部 13 解析指定要素メニュー 21 マクロ(論理回路構成要素,フリップフロップ) 22〜24 マクロ(論理回路構成要素) 25 組合せ回路(マクロ,論理回路構成要素) 26 階層マクロ(論理回路構成要素) 27〜29 マクロ(論理回路構成要素) 30 組合せ回路(マクロ,論理回路構成要素) 31,32 マクロ(論理回路構成要素,フリップフロ
ップ) 33 順序回路(マクロ,論理回路構成要素) 34,35 マクロ(論理回路構成要素,メモリ素子) 40 0次ターゲットグループ(核グループ,対象グル
ープ) 41 非対象グループ(非ターゲットグループ) 42 1次ターゲットグループ(関連グループ) 43 2次ターゲットグループ(関連グループ) 44 n次ターゲットグループ(関連グループ) 45 n+1次ターゲットグループ(関連グループ) 46 4次ターゲットグループ(関連グループ)
Claims (13)
- 【請求項1】 設計対象の論理回路のパス解析に必要な
情報を表示するための表示部と、該表示部上の表示状態に対する指示を行なう指示入力部
と、 パス解析処理を行ない該表示部の表示制御を行なうべく
解析処理部を含んで構成され、該解析処理部の機能を用
いて、該設計対象の論理回路を成す論理回路構成要素
を、該設計対象の論理回路の論理シミュレーション出力
結果に基づいて定められる解析用ポイントと該解析用ポ
イントに対し影響を与えうる論理回路構成要素とを含む
ターゲットグループと、該解析用ポイントに対し影響を
与えない非ターゲットグループとにグループ分けして該
表示部に表示させる解析処理機能部とをそなえ、 該解析処理部が、該ターゲットグループを、該解析用ポイントと該解析用
ポイントに対し直接影響を与えうる論理回路構成要素と
を含む核グループと、該核グループに対し影響を与えう
る論理回路構成要素を含む複数の関連グループとにグル
ープ分けして該表示部に表示させる機能と、 該核グループと該複数の関連グループとの接続関係を該
表示部に表示させる機能と、 該解析用ポイントに対し影響を与えうる前記論理回路構
成要素のうち、該指示入力部によって予め指定された該
解析注目要素に応じた論理回路構成要素を抽出するパー
ティション機能と、 該パーティション機能により抽出された該論理回路構成
要素を該解析用ポイントとともに該ターゲットグループ
として 該表示部に表示させる機能とを有していることを
特徴とする、論理回路設計用パス解析表示装置。 - 【請求項2】 該解析処理部が、該非ターゲットグルー
プの表示を該表示部から消去する機能を有していること
を特徴とする、請求項1記載の論理回路設計用パス解析
表示装置。 - 【請求項3】 該解析処理機能部が、該指示入力部によ
って該解析注目要素を指定するために必要な情報をガイ
ドメニューとして該表示部に表示させる機能を有してい
ることを特徴とする、請求項1記載の論理回路設計用パ
ス解析表示装置。 - 【請求項4】 該解析処理部が、該論理回路構成要素を
点状にして該表示部に表示させるとともに、該論理回路
構成要素の接続関係を枝状にして該表示部に表示させる
機能を有していることを特徴とする、請求項1記載の論
理回路設計用パス解析表示装置。 - 【請求項5】 該解析処理部が、該論理回路構成要素を
表示する点状の表示部分に、当該論理回路構成要素を特
定しうる情報を表示させる機能を有していることを特徴
とする、請求項4記載の論理回路設計用パス解析表示装
置。 - 【請求項6】 該解析処理部が、該論理回路構成要素を
表示する点状の表示部分に、該解析用ポイントから当該
論理回路構成要素までのディレイ時間を表示させる機能
を有していることを特徴とする、請求項4記載の論理回
路設計用パス解析表示装置。 - 【請求項7】 該解析処理部が、 該ターゲットグループに階層構造をなす複数の論理回路
構成要素が存在する場合には、該階層構造をなす複数の
論理回路構成要素を、上位階層の論理回路構成要素が属
するグループと下位階層の論理回路構成要素が属するグ
ループとにグループ分けする機能と、 グループ分けされたこれらのグループを階層的に接続し
て該表示部に表示させる機能とを有していることを特徴
とする、請求項1記載の論理回路設計用パス解析表示装
置。 - 【請求項8】 該解析処理部が、該表示部に表示される
該ターゲットグループのグループ分けを、該指示入力部
によって予め指定された該解析注目要素に従って該解析
用ポイントから論理回路構成要素をバックトレースする
ことにより自動的に行なう自動グループ化処理部として
の機能を有していることを特徴とする、請求項1記載の
論理回路設計用パス解析表示装置。 - 【請求項9】 該解析処理機能部が、該指示入力部によ
って実行可能な指示内容をガイドメニューとして該表示
部に表示させる機能を有していることを特徴とする、請
求項1記載の論理回路設計用パス解析表示装置。 - 【請求項10】 該指示入力部からの指示に応じて、該
表示部上の該ターゲットグループをグループ分けして表
示する分割処理部をそなえたことを特徴とする、請求項
1記載の論理回路設計用パス解析表示装置。 - 【請求項11】 該指示入力部からの指示に応じて、該
表示部上の該ターゲットグループに所定の論理回路構成
要素を解析注目要素として追加表示し該所定の論理回路
構成要素をターゲットグループ化する展開処理部をそな
えたことを特徴とする、請求項1記載の論理回路設計用
パス解析表示装置。 - 【請求項12】 該指示入力部からの指示に応じて、該
表示部上の該ターゲットグループから所定の論理回路構
成要素の表示を消去し該所定の論理回路構成要素を非タ
ーゲットグループ化する削除処理部をそなえたことを特
徴とする、請求項1記載の論理回路設計用パス解析表示
装置。 - 【請求項13】 該指示入力部からの指示に応じて、該
表示部上で該ターゲットグループをなす複数のグループ
を1つのグループに統合して表示するグループ統合処理
部をそなえたことを特徴とする、請求項1記載の論理回
路設計用パス解析表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28382394A JP3459481B2 (ja) | 1994-11-17 | 1994-11-17 | 論理回路設計用パス解析表示装置 |
US08/505,964 US5754442A (en) | 1994-11-17 | 1995-07-24 | Path analyzing displaying apparatus for designing logic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28382394A JP3459481B2 (ja) | 1994-11-17 | 1994-11-17 | 論理回路設計用パス解析表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08147344A JPH08147344A (ja) | 1996-06-07 |
JP3459481B2 true JP3459481B2 (ja) | 2003-10-20 |
Family
ID=17670618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28382394A Expired - Fee Related JP3459481B2 (ja) | 1994-11-17 | 1994-11-17 | 論理回路設計用パス解析表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5754442A (ja) |
JP (1) | JP3459481B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4437744A1 (de) * | 1994-10-21 | 1996-04-25 | Test Plus Electronic Gmbh | Verfahren zum Auffinden und zur Darstellung von Schaltungselementen einer elektronischen Schaltung für die Funktionsprüfung der Schaltung |
US6516456B1 (en) * | 1997-01-27 | 2003-02-04 | Unisys Corporation | Method and apparatus for selectively viewing nets within a database editor tool |
JP2996200B2 (ja) | 1997-03-10 | 1999-12-27 | 日本電気株式会社 | 論理回路の解析方法および解析装置 |
US5991521A (en) * | 1997-03-31 | 1999-11-23 | International Business Machines Corporation | Method and system of checking for open circuit connections within an integrated-circuit design represented by a hierarchical data structure |
US5949690A (en) * | 1997-09-26 | 1999-09-07 | Xilinx, Inc. | Schematic design entry with annotated timing |
US5870309A (en) * | 1997-09-26 | 1999-02-09 | Xilinx, Inc. | HDL design entry with annotated timing |
US7711534B2 (en) * | 2005-12-09 | 2010-05-04 | International Business Machines Corporation | Method and system of design verification |
US9098661B1 (en) * | 2008-12-10 | 2015-08-04 | The Mathworks, Inc. | Extensible platform for back-annotation of target-specific characterization onto a model of a hardware system |
JP5749025B2 (ja) * | 2011-02-04 | 2015-07-15 | 日置電機株式会社 | データ作成装置、基板検査装置および表示制御方法 |
WO2014056201A1 (en) | 2012-10-12 | 2014-04-17 | Mediatek Inc. | Layout module for printed circuit board |
JP6414846B2 (ja) * | 2014-12-17 | 2018-10-31 | 東芝メモリ株式会社 | 回路設計装置及びプログラム |
JP6601232B2 (ja) | 2016-01-21 | 2019-11-06 | 富士通株式会社 | 分析方法、分析装置、及び分析プログラム |
US20180314408A1 (en) * | 2017-04-28 | 2018-11-01 | General Electric Company | Systems and methods for managing views of computer-aided design models |
US11868693B2 (en) * | 2021-04-21 | 2024-01-09 | Siemens Industry Software Inc. | Verification performance profiling with selective data reduction |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4263651A (en) * | 1979-05-21 | 1981-04-21 | International Business Machines Corporation | Method for determining the characteristics of a logic block graph diagram to provide an indication of path delays between the blocks |
US4970664A (en) * | 1988-06-10 | 1990-11-13 | Kaiser Richard R | Critical path analyzer with path context window |
US5278769A (en) * | 1991-04-12 | 1994-01-11 | Lsi Logic Corporation | Automatic logic model generation from schematic data base |
US5555201A (en) * | 1990-04-06 | 1996-09-10 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information |
JP2993239B2 (ja) * | 1991-11-28 | 1999-12-20 | 株式会社日立製作所 | 階層間ディレイ配分方法 |
JPH05225286A (ja) * | 1992-02-06 | 1993-09-03 | Nec Corp | 回路素子接続検索方式 |
JPH05225280A (ja) * | 1992-02-14 | 1993-09-03 | Hitachi Ltd | 論理シミュレーション結果解析装置 |
US5508937A (en) * | 1993-04-16 | 1996-04-16 | International Business Machines Corporation | Incremental timing analysis |
-
1994
- 1994-11-17 JP JP28382394A patent/JP3459481B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-24 US US08/505,964 patent/US5754442A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08147344A (ja) | 1996-06-07 |
US5754442A (en) | 1998-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6889370B1 (en) | Method and apparatus for selecting and aligning cells using a placement tool | |
US7530046B1 (en) | Chip debugging using incremental recompilation | |
US6516456B1 (en) | Method and apparatus for selectively viewing nets within a database editor tool | |
US5555201A (en) | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information | |
US6684376B1 (en) | Method and apparatus for selecting components within a circuit design database | |
US5220512A (en) | System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data | |
JP3459481B2 (ja) | 論理回路設計用パス解析表示装置 | |
US5831869A (en) | Method of compacting data representations of hierarchical logic designs used for static timing analysis | |
US5623418A (en) | System and method for creating and validating structural description of electronic system | |
US6470482B1 (en) | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation | |
US5557531A (en) | Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation | |
US5880971A (en) | Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from semantic specifications and descriptions thereof | |
US6216252B1 (en) | Method and system for creating, validating, and scaling structural description of electronic device | |
US5553002A (en) | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface | |
US5867399A (en) | System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description | |
US5541849A (en) | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters | |
US6304790B1 (en) | System design/evaluation CAD system and program storage medium | |
US5544066A (en) | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints | |
US4970664A (en) | Critical path analyzer with path context window | |
US6910200B1 (en) | Method and apparatus for associating selected circuit instances and for performing a group operation thereon | |
US7367006B1 (en) | Hierarchical, rules-based, general property visualization and editing method and system | |
US20070094622A1 (en) | Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages | |
WO1999013420A2 (en) | Methods and apparatus for configuring schematic diagrams | |
US8843865B2 (en) | Data flow analyzer | |
US7076410B1 (en) | Method and apparatus for efficiently viewing a number of selected components using a database editor tool |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |