JP6414846B2 - 回路設計装置及びプログラム - Google Patents
回路設計装置及びプログラム Download PDFInfo
- Publication number
- JP6414846B2 JP6414846B2 JP2014254891A JP2014254891A JP6414846B2 JP 6414846 B2 JP6414846 B2 JP 6414846B2 JP 2014254891 A JP2014254891 A JP 2014254891A JP 2014254891 A JP2014254891 A JP 2014254891A JP 6414846 B2 JP6414846 B2 JP 6414846B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit element
- path
- elements
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本実施形態においては、始点の回路要素、第1の回路要素、終点の回路要素、及び始点の回路要素から第1の回路要素を経由して終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、経路に含まれないが経路の形状に影響を与える第2の回路要素と、第1の回路要素と第2の回路要素との間を電気的に接続する第2の配線とを選択する回路設計装置について説明する。回路要素はセルと呼ばれる場合がある。
本実施形態においては、上記第1の実施形態の変形例について説明する。本実施形態は、タイミングパスに含まれている回路要素と始点及び終点の回路要素との間の距離の算出方法が、上記第1の実施形態と異なる。
Claims (11)
- 回路設計データと、前記回路設計データに基づいて生成された解析データとを受け付ける受付部と、
前記回路設計データと前記解析データとに基づいて、始点の回路要素、第1の回路要素、終点の回路要素、及び前記始点の回路要素から前記第1の回路要素を経由して前記終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、前記経路に含まれる前記第1の回路要素と電気的に接続されており前記経路に含まれない第2の回路要素と、前記第1の回路要素と前記第2の回路要素とを電気的に接続する第2の配線とを選択する選択部と、
を具備し、
前記選択部は、
前記第1の回路要素の個数の指定情報に基づいて、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が大きい順に、前記個数の前記第1の回路要素を選択し、前記個数の前記第1の回路要素と電気的に接続されており前記経路に含まれない前記第2の回路要素を選択し、前記個数の前記第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する、回路設計装置。 - 前記回路設計データは、さらに種別データを含み、
前記選択部は、前記種別データに基づいて、前記第1の回路要素と電気的に接続されており前記経路に含まれないフリップフロップ回路又は組み合わせ回路を、前記第2の回路要素として選択する、
請求項1に記載の回路設計装置。 - 前記選択部は、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が最も大きい第1の回路要素を選択し、前記合計値が最も大きい第1の回路要素と電気的に接続されている前記第2の回路要素を選択し、前記合計値が最も大きい第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する、
請求項1又は請求項2に記載の回路設計装置。 - 前記選択部は、
複数の前記第1の回路要素ごとに、前記始点の回路要素から前記経路にそって各前記第1の回路要素に到達するまでに通過する回路要素の間の距離の合計である第1の合計を算出し、
複数の前記第1の回路要素ごとに、各前記回路要素から前記経路にそって前記終点の回路要素に到達するまでに通過する回路要素の間の距離の合計である第2の合計を算出し、
複数の前記第1の回路要素ごとに、前記第1の合計と前記第2の合計との差の絶対値を算出し、
前記差の絶対値が最も小さい回路要素を、前記始点の回路要素と前記終点の回路要素とから最も離れた回路要素として選択する、
請求項1又は請求項2に記載の回路設計装置。 - 前記経路と前記選択部によって選択された前記第2の回路要素及び前記第2の配線とを含む表示データを生成する生成部をさらに具備する、
請求項1乃至請求項4のいずれか1項に記載の回路設計装置。 - 前記生成部は、前記第2の回路要素の表示命令に基づいて、前記第2の回路要素と前記第2の配線とを含む前記表示データを生成し、前記第2の回路要素の非表示命令に基づいて、前記第2の回路要素と前記第2の配線とを含まない表示データを生成する、
請求項5に記載の回路設計装置。 - 前記選択部は、前記第1の回路要素と前記第2の回路要素とのうちの少なくとも一方に対して、ファンアウトとインスタンス名とのうちの少なくとも一方をさらに選択し、
前記生成部は、前記ファンアウトと前記インスタンス名とのうちの少なくとも一方をさらに含む前記表示データを生成する、
請求項5又は請求項6に記載の回路設計装置。 - 前記選択部は、前記第2の回路要素に対応するスラックとディレイとのうちの少なくとも一方をさらに選択し、
前記生成部は、前記スラックと前記ディレイとのうちの少なくとも一方をさらに含む前記表示データを生成する、
請求項5乃至請求項7のいずれか1項に記載の回路設計装置。 - 前記選択部は、前記第2の回路要素と電気的に接続されており前記経路に含まれない第3の回路要素と、前記第2の回路要素と前記第3の回路要素とを電気的に接続する第3の配線とをさらに選択し、
前記生成部は、前記選択部によって選択された前記第3の回路要素及び前記第3の配線をさらに含む前記表示データを生成する、
請求項5乃至請求項8のいずれか1項に記載の回路設計装置。 - 前記回路設計データは、回路要素の識別データと位置データとを含み、
前記解析データは、前記回路設計データと前記始点の回路要素の指定情報と前記終点の回路要素の指定情報とに基づいて生成されたデータである、
請求項1乃至請求項9のいずれか1項に記載の回路設計装置。 - コンピュータを、
記憶装置から、回路設計データと、前記回路設計データに基づいて生成された解析データとを受け付ける受付部と、
前記回路設計データと前記解析データとに基づいて、始点の回路要素、第1の回路要素、終点の回路要素、及び前記始点の回路要素から前記第1の回路要素を経由して前記終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、前記経路に含まれる前記第1の回路要素と電気的に接続されており前記経路に含まれない第2の回路要素と、前記第1の回路要素と前記第2の回路要素とを電気的に接続する第2の配線とを選択する選択部と、
して機能させ、
前記選択部は、
前記第1の回路要素の個数の指定情報に基づいて、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が大きい順に、前記個数の前記第1の回路要素を選択し、前記個数の前記第1の回路要素と電気的に接続されており前記経路に含まれない前記第2の回路要素を選択し、前記個数の前記第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する、プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014254891A JP6414846B2 (ja) | 2014-12-17 | 2014-12-17 | 回路設計装置及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014254891A JP6414846B2 (ja) | 2014-12-17 | 2014-12-17 | 回路設計装置及びプログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018180082A Division JP6596554B2 (ja) | 2018-09-26 | 2018-09-26 | 回路設計方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115235A JP2016115235A (ja) | 2016-06-23 |
JP6414846B2 true JP6414846B2 (ja) | 2018-10-31 |
Family
ID=56141969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014254891A Expired - Fee Related JP6414846B2 (ja) | 2014-12-17 | 2014-12-17 | 回路設計装置及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6414846B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01282680A (ja) * | 1988-05-10 | 1989-11-14 | Toshiba Corp | パスディレィ解析装置 |
JPH0492976A (ja) * | 1990-08-06 | 1992-03-25 | Nec Corp | 論理回路図発生方式 |
JPH0728876A (ja) * | 1993-07-12 | 1995-01-31 | Fujitsu Ltd | 遅延時間解析装置 |
JP3459481B2 (ja) * | 1994-11-17 | 2003-10-20 | 富士通株式会社 | 論理回路設計用パス解析表示装置 |
JPH11126215A (ja) * | 1997-10-22 | 1999-05-11 | Nec Corp | 遅延解析結果表示装置 |
-
2014
- 2014-12-17 JP JP2014254891A patent/JP6414846B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016115235A (ja) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10031996B2 (en) | Timing based net constraints tagging with zero wire load validation | |
CN107688682B (zh) | 一种使用时序路径提取电路拓扑的方法 | |
US8671374B2 (en) | Information processing apparatus | |
JP6596554B2 (ja) | 回路設計方法及びプログラム | |
JP6414846B2 (ja) | 回路設計装置及びプログラム | |
US8074198B2 (en) | Apparatus and method for circuit layout using longest path and shortest path search elements | |
US9721051B2 (en) | Reducing clock skew in synthesized modules | |
US20050251776A1 (en) | Integrated circuit design system | |
JP2007233842A (ja) | リセット動作検証回路の生成方法 | |
US20130326444A1 (en) | Recording medium for generation program, generation method, and generation apparatus | |
US8555228B2 (en) | Tool for glitch removal | |
US20150074630A1 (en) | Layout method of semiconductor integrated circuit and recording medium | |
US7952584B2 (en) | Method of displaying delay time, device and storage medium | |
JP5849973B2 (ja) | データ処理装置、データ処理システム、データ処理方法、及びデータ処理プログラム | |
JP2010283179A (ja) | プリント配線パターン表示装置及びそれを用いたシステム | |
JP2009205449A (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
JP5927690B2 (ja) | 表示制御装置、その方法及びプログラム | |
JP2008217071A (ja) | 高位合成装置および高位合成方法 | |
US20150026652A1 (en) | System, method, and computer program product for correlating transactions within a simulation of a hardware platform for post-simulation debugging | |
JP6040824B2 (ja) | 配線検査装置、配線検査プログラム及び配線検査方法 | |
US20120278647A1 (en) | Reducing Memory Used To Store Totals In Static Timing Analysis | |
US20200096570A1 (en) | Design method for scan test circuit, design program for scan test circuit and semiconductor integrated circuit | |
JP6613971B2 (ja) | 情報処理装置、設計支援方法、および設計支援プログラム | |
JP5791797B2 (ja) | Lsi設計装置及びlsi設計方法及びプログラム | |
JP6390146B2 (ja) | 設計支援装置、設計支援方法、及び設計支援プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170224 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6414846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |