JP6414846B2 - 回路設計装置及びプログラム - Google Patents

回路設計装置及びプログラム Download PDF

Info

Publication number
JP6414846B2
JP6414846B2 JP2014254891A JP2014254891A JP6414846B2 JP 6414846 B2 JP6414846 B2 JP 6414846B2 JP 2014254891 A JP2014254891 A JP 2014254891A JP 2014254891 A JP2014254891 A JP 2014254891A JP 6414846 B2 JP6414846 B2 JP 6414846B2
Authority
JP
Japan
Prior art keywords
circuit
circuit element
path
elements
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014254891A
Other languages
English (en)
Other versions
JP2016115235A (ja
Inventor
島谷 智行
智行 島谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2014254891A priority Critical patent/JP6414846B2/ja
Publication of JP2016115235A publication Critical patent/JP2016115235A/ja
Application granted granted Critical
Publication of JP6414846B2 publication Critical patent/JP6414846B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

実施形態は、回路設計装置及びプログラムに関する。
回路設計装置として、例えばレイアウトCAD(Computer Aided Design)ツールを備える情報処理装置が利用される。回路設計装置は、ユーザによる情報処理装置での電子回路(例えば集積回路)のレイアウト設計作業を支援する。
米国特許第6205573号明細書
実施形態は、ユーザによる電子回路のレイアウト設計作業を効果的に支援する回路設計装置及び回路設計プログラムを提供する。
実施形態によれば、回路設計装置は、受付部と選択部を含む。受付部は、回路設計データと、回路設計データに基づいて生成された解析データとを受け付ける。選択部は回路設計データ解析データとに基づいて、始点の回路要素、第1の回路要素、終点の回路要素、及び始点の回路要素から第1の回路要素を経由して終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、経路に含まれる第1の回路要素と電気的に接続されており経路に含まれない第2の回路要素と、第1の回路要素と第2の回路要素とを電気的に接続する第2の配線とを選択する。選択部は、第1の回路要素の個数の指定情報に基づいて、経路に含まれる複数の第1の回路要素の中から、始点の回路要素からの距離と終点の回路要素からの距離との合計値が大きい順に、個数の第1の回路要素を選択し、個数の第1の回路要素と電気的に接続されており経路に含まれない第2の回路要素を選択し、個数の第1の回路要素と第2の回路要素とを電気的に接続する第2の配線を選択する。
第1の実施形態に係る回路設計装置の一例を示すブロック図。 第1の実施形態に係る回路設計装置による回路設計及びタイミング解析の一例を示すフローチャート。 第1の実施形態に係る回路設計装置による選択及び表示の一例を示すフローチャート。 タイミングパスの表示例を示す図。 本実施形態に係るタイミングパスの第1の表示例を示す図。 本実施形態に係るタイミングパスの第2の表示例を示す図。 本実施形態に係るタイミングパスの第3の表示例を示す図。 本実施形態に係るタイミングパスの第4の表示例を示す図。 本実施形態に係るタイミングパスの第5の表示例を示す図。 本実施形態に係るタイミングパスの第6の表示例を示す図。 本実施形態に係るタイミングパスの第7の表示例を示す図。 遠回り部分を含むタイミングパスを備えた回路の具体例を示すブロック図。 第2の実施形態に係るタイミングパスの一例を示す図。
以下、図面を参照して、発明の実施形態について説明する。なお、以下の説明において、略又は実質的に同一の構成要素及び機能については、同一符号を付し、必要に応じて説明を行う。
[第1の実施形態]
本実施形態においては、始点の回路要素、第1の回路要素、終点の回路要素、及び始点の回路要素から第1の回路要素を経由して終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、経路に含まれないが経路の形状に影響を与える第2の回路要素と、第1の回路要素と第2の回路要素との間を電気的に接続する第2の配線とを選択する回路設計装置について説明する。回路要素はセルと呼ばれる場合がある。
本実施形態において、解析対象の経路としては、例えばタイミングパスがある。タイミングパスは、例えば、始点の回路要素から終点の回路要素までクロック信号が伝達される経路であり、タイミング制約を満たすか否か解析される対象であるとする。
図1は、本実施形態に係る回路設計装置の一例を示すブロック図である。
回路設計装置1は、記憶装置2と、入力装置3と、表示装置4と、プロセッサ5とを含む。回路設計装置1としては、例えば情報処理装置(コンピュータ)が用いられる。
回路設計装置1は、回路要素及び配線を含むタイミングパスを表示可能である。回路設計装置1は、タイミング解析を実行すると、始点の回路要素から終点の回路要素までのタイミングパスに対する例えばディレイなどを含むタイミング解析データ8を生成する。ユーザは、表示装置4に表示されたタイミングパス及びディレイなどを確認し、電子回路のディレイの最適化を図る。ディレイとは、タイミングパスにおけるクロック信号の遅延を表す。
記憶装置2は、例えば、回路設計プログラム6、回路設計データ7、タイミング解析データ8を格納する。
入力装置3としては、例えば、ポインティングデバイス、又は、キーボードなどが用いられる。ポインティングデバイスとしては、例えば、マウス、タッチパネル、タッチパッドなどが用いられる。
表示装置4は、出力装置の一例である。表示装置4に代えて、例えば、印刷装置、通信装置、表示データを記憶する記憶装置などが用いられてもよい。
プロセッサ5は、記憶装置2に格納されている回路設計プログラム6を実行することにより、受付部9、CAD部10、タイミング解析部11、受付部12、選択部13、生成部14として機能する。
ユーザは、表示装置4の画面を参照し、入力装置3を操作し、各種の命令をプロセッサ5に与える。
受付部9は、命令を受け付ける。本実施形態において、受付部9によって受け付けられる命令としては、例えば、入力装置3からのユーザの命令でもよく、例えば、プロセッサ5による処理で発生した命令でもよい。
CAD部10は、受付部9によって受け付けられた命令に基づいて、回路設計データ7を生成し、回路設計データ7を記憶装置2に格納する。
例えば、回路設計データ7は、回路要素の識別データ、回路要素の種別データ、回路要素の位置データ、回路要素のファンアウト、回路要素のファンイン、配線の識別データ、配線の位置データ、ネット情報などを含む。
回路要素の識別データとしては、例えば、モジュール名、インスタンス名、又は、固有の識別番号などが用いられる。インスタンス名とは、回路要素を識別するための情報であり、例えば回路要素を階層的な表記で特定する。
例えば、回路要素の種別データは、フリップフロップ回路、組み合わせ回路、AND回路、OR回路、抵抗素子、キャパシタ、インダクタ、リレー回路などの種別を示す。
回路要素の位置データは、回路要素が配置される座標などを含む。
ファンアウトは、論理回路の基本要素であるゲート(AND,OR,NOT)の出力が何個のゲートに接続されているかを示す。換言すれば、ファンアウトは、1つの出力ピンに接続されている回路要素に入力できるデバイスの数を示す。
配線の位置データは、配線の始点と終点の座標などを含む。
タイミング解析部11は、記憶装置2に格納されている回路設計データ7と、始点及び終点の回路要素の指定情報とに基づいて、タイミング解析を実行し、タイミング解析データ8を生成する。そして、タイミング解析部11は、タイミング解析データ8を記憶装置2に格納する。
始点及び終点の回路要素の指定情報は、例えば、入力装置3から受付部9経由で受け付けられたユーザの命令に基づく指定情報でもよい。また、始点及び終点の回路要素の指定情報は、例えば、プロセッサ5による処理で発生した命令に基づく指定情報でもよい。
タイミング解析データ8は、例えば、始点の回路要素から終点の回路要素までのタイミングパスの識別データ、タイミングパスに含まれる回路要素及び配線の識別データを含む。タイミング解析データ8は、さらに、始点の回路要素から各種の回路要素までのスラック及びディレイ、各種の回路要素から終点の回路要素までのスラック及びディレイを含む。スラックとは、始点の回路要素から終点の回路要素までの実際のクロック信号の伝達時間とタイミング制約により満たされるべきクロック信号の伝達時間との差である。スラックが正の値であれば、タイミングパスはタイミング制約を満たす。スラックが負の値であれば、タイミングパスはタイミング制約を満たさない。
本実施形態において、回路設計データ7の一部又は全部は、タイミング解析データ8に含まれるとしてもよい。これとは逆に、タイミング解析データ8の一部又は全部が回路設計データ7に含まれるとしてもよい。回路設計データ7とタイミング解析データ8とは、1つのデータとして管理されてもよい。換言すれば、回路設計データ7とタイミング解析データ8とは、自由に分離することができ、又は、組み合わせることができる。
受付部12は、受付部9によって受け付けられた命令に応じて、記憶装置2に格納されている回路設計データ7とタイミング解析データ8とを受け付ける。なお、受付部12は、回路設計データ7とタイミング解析データ8が生成される都度、生成された回路設計データ7とタイミング解析データ8を受け付けるとしてもよい。受付部12によって回路設計データ7とタイミング解析データ8が受け付けられることにより、プロセッサ5で回路設計データ7とタイミング解析データ8とが使用可能な状態となる。
選択部13は、読み出された回路設計データ7及びタイミング解析データ8と、受付部9によって受け付けられた命令とに基づいて、表示対象を選択する。
生成部14は、選択部13によって選択された表示対象に基づいて、タイミングパスに含まれている回路要素及び配線と、タイミングパスに含まれないがタイミングパスの形状に影響を与える回路要素及び配線とを含む表示データDを生成し、表示データDを表示装置4に送る。
表示部4は、生成部14によって生成された表示データDを表示する。
なお、選択部13による表示対象の選択、及び、生成部14によって生成される表示データDの具体例については、図4乃至図11を参照して説明する。
図2は、本実施形態に係る回路設計装置1による回路設計及びタイミング解析の一例を示すフローチャートである。
ステップS201において、受付部9は、回路設計命令を受け付ける。
ステップS202において、CAD部10は、回路設計命令に基づいて、回路設計データ7を生成する。
ステップS203において、CAD部10は、回路設計データ7を記憶装置2に格納する。
ステップS204において、受付部9は、タイミング解析命令を受け付ける。タイミング解析命令は、例えば、始点及び終点の回路要素の指定情報を含む。
ステップS205において、タイミング解析部11は、始点及び終点の回路要素の指定情報に基づいて、タイミング解析データ8を生成する。
ステップS206において、タイミング解析部11は、タイミング解析データ8を記憶装置2に格納する。
図3は、本実施形態に係る回路設計装置1による選択及び表示の一例を示すフローチャートである。
ステップS301において、受付部9は、タイミング解析結果の表示命令を受け付ける。タイミング解析結果の表示命令は、例えば、表示対象の選択の指定情報などを含む。
ステップS302において、受付部12は、タイミング解析結果の表示命令に基づいて、記憶装置2から、回路設計データ7及びタイミング解析データ8を受け付ける。
ステップS303において、選択部13は、回路設計データ7及びタイミング解析データ8と、タイミング解析結果の表示命令とに基づいて、表示対象の回路要素及び配線を選択する。
ステップS304において、生成部14は、選択部13によって選択された表示対象の回路要素及び配線を含む表示データDを生成し、表示データDを表示装置4に送る。表示装置4は、表示データDを表示する。
ステップS305において、受付部9は、新たな条件でタイミング解析結果を表示する旨を示す新たなタイミング解析結果の表示命令、又は、終了命令を受け付ける。
ステップS306において、受付部9が新たなタイミング解析結果の表示命令を受け付けた場合、処理は、ステップS303に移り、受付部9が終了命令を受け付けた場合、処理は終了する。
以下で、選択部13による表示対象の選択、及び、生成部14によって生成される表示データDの具体例について説明する。なお、以下の表示例は、自由に組み合わせ、又は、変形して適用可能である。
図4は、タイミングパスの表示例を示す図である。
タイミングパスTP1は、始点の回路要素e1、回路要素e2〜e4、終点の回路要素e5を含む。
さらに、タイミングパスTP1は、始点の回路要素e1と回路要素e2とを電気的に接続する配線p1、回路要素e2,e3を電気的に接続する配線p2、回路要素e3,e4を電気的に接続する配線p3、回路要素e4,e5を電気的に接続する配線p4を含む。
このタイミングパスTP1は、始点の回路要素e1と終点の回路要素e5との間の経路が曲がっている遠回りパスである。遠回りパスは、例えばU字形状の部分を含む。タイミングパスTP1は遠回りパスであるため、直線状のタイミングパスよりも長くなる。また、タイミングパスTP1に含まれている配線p1〜p4の合計の長さは、直線状のタイミングパスに含まれる配線の合計の長さよりも長くなる。タイミングパスTP1のみを表示した場合、ユーザは、タイミングパスTP1が遠回りパスになった原因を理解しにくい。
図5は、本実施形態に係るタイミングパスの第1の表示例を示す図である。
選択部13は、回路設計データ7とタイミング解析データ8とに基づいて、始点の回路要素e1から終点の回路要素e5までのタイミングパスTP1と、タイミングパスTP1に含まれる回路要素e2〜e4のうちのいずれかの回路要素e4と電気的に接続されておりタイミングパスTP1に含まれない回路要素e6と、回路要素e4と回路要素e6とを電気的に接続する配線p5とを、表示対象として選択する。
例えば、選択部13は、受付部9によって受け付けられた表示命令に基づいて、タイミングパスTP1に含まれる回路要素e2〜e4ごとに、始点の回路要素e1からの距離aと終点の回路要素e5からの距離bとの合計値を算出する。そして、選択部13は、算出された合計値が最も大きい回路要素e4を選択し、この回路要素e4と電気的に接続される回路要素e6を、表示対象として選択するとしてもよい。
例えば、選択部13は、回路要素e4と電気的に接続されておりタイミングパスTP1に含まれない回路要素e6がフリップフロップ回路又は組み合わせ回路の場合に、回路要素e6及び配線p5を表示対象として選択するとしてもよい。
生成部14は、タイミングパスTP1に加えて、表示対象の回路要素e6と、表示対象の配線p5とを含む表示データDを生成し、表示データDを表示装置4に送る。
例えば、生成部14は、タイミングパスTP1が遠回りパスになった原因を調査することを示す表示命令に基づいて、回路要素e6と配線p5とを含む表示データDを生成し、非表示命令に基づいて、回路要素e6と配線p5とを含まない表示データを生成する。
図6は、本実施形態に係るタイミングパスの第2の表示例を示す図である。
選択部13は、受付部9によって受け付けられた表示命令に基づいて、タイミングパスTP1に含まれる回路要素e4と電気的に接続されており、タイミングパスTP1に含まれず、フリップフロップ回路又は組み合わせ回路である回路要素e6を選択する。また、選択部13は、回路要素e4と回路要素e6との間に電気的に接続されており、フリップフロップ回路又は組み合わせ回路ではない回路要素e7を選択する。そして、選択部13は、回路要素e4と回路要素e7との間の配線p51、回路要素e6と回路要素e7との間の配線p52を選択する。
生成部14は、タイミングパスTP1に加えて、表示対象の回路要素e6,e7と表示対象の配線p51,p52とを含む表示データDを生成し、表示データDを表示装置4に送る。
図7は、本実施形態に係るタイミングパスの第3の表示例を示す図である。
受付部9は、タイミングパスTP1に含まれており始点の回路要素e1と終点の回路要素e5との間に電気的に接続されている全ての回路要素e2〜e4に対する接続関係の表示命令を受け付ける。
すると、選択部13は、タイミングパスTP1に含まれる回路要素e2〜e4と電気的に接続されておりタイミングパスTP1に含まれない回路要素e6,e8,e9と、回路要素e6,e8,e9と回路要素e4,e3,e2とを電気的に接続する配線p5,p6,p7とを選択する。
生成部14は、タイミングパスTP1に加えて、回路要素e6,e8,e9と配線p5,p6,p7とを含む表示データDを生成し、表示データDを表示装置4に送る。
図8は、本実施形態に係るタイミングパスの第4の表示例を示す図である。
受付部9は、タイミングパスTP1に含まれている回路要素e2〜e4に対する個数の指定情報(図8では、個数として2が指定されているとする)を含む命令を、入力装置3から受け付ける。
すると、選択部13は、タイミングパスTP1に含まれる複数の回路要素e2〜e4ごとに、始点の回路要素e1からの距離aと終点の回路要素e5からの距離bとの合計値を算出する。
次に、選択部13は、算出された合計値が大きい順に、指定された個数分のタイミングパスTP1の回路要素e4,e3を選択する。
そして、選択部13は、指定された個数分の回路要素e4,e3と電気的に接続されておりタイミングパスTP1に含まれない回路要素e6,e8と、回路要素e6,e8と回路要素e4,e3とを電気的に接続する配線p5,p6とを選択する。
生成部14は、タイミングパスTP1に加えて、回路要素e6,e8と配線p5,p6とを含む表示データDを生成し、表示データDを表示装置4に送る。
これにより、タイミングパスTP1のうち始点の回路要素e1と終点の回路要素e5から最も遠くに離れている回路要素e4とタイミングパスTP1に含まれていない回路要素e6との接続関係、2番目に遠くに離れている回路要素e3とタイミングパスTP1に含まれていない回路要素e8との接続関係を、ユーザは調査し、理解することができる。
図9は、本実施形態に係るタイミングパスの第5の表示例を示す図である。
選択部13は、受付部9によって受け付けられた表示命令に基づいて、始点の回路要素e1から回路要素e6へのディレイ15及びスラック16と、回路要素e6から終点の回路要素e5へのディレイ17及びスラック18をさらに表示対象として選択する。
生成部14は、選択されたディレイ15,17及びスラック16,18と回路要素e6とを対応付けた表示データDを生成し、表示データDを表示装置4に送る。例えば、生成部14は、スラック16,18の値に応じて、配線p5の色、太さ、線の種別を切り替えて表示データDを生成してもよい。
図10は、本実施形態に係るタイミングパスの第6の表示例を示す図である。
受付部9は、タイミングパスTP1に含まれていない回路要素を表示する段数の指定情報(図10では段数2が指定されているとする)を含む命令を受け付ける。ここで、段数とは、直列に接続されている回路要素の数とする。
選択部13は、段数の指定情報に基づいて、タイミングパスTP1に含まれている回路要素e4と電気的に接続されており、タイミングパスTP1に含まれていない指定された段数分の回路要素e6及び回路要素e10(第3の回路要素)を選択する。
また、選択部13は、回路要素e6,e10を電気的に接続する配線(第3の配線)p8を選択する。
表示部14は、タイミングパスTP1に加えて、回路要素e6,e10と配線p5,p8とを含む表示データDを生成し、表示データDを表示装置4に送る。
なお、選択部13は、段数の指定情報がない場合には、例えば、上記の図5,7〜9に示されるように、段数を1として表示対象を選択するとしてもよい。
図11は、本実施形態に係るタイミングパスの第7の表示例を示す図である。
選択部13は、受付部9によって受け付けられた表示命令に基づいて、表示対象として選択された回路要素e1〜e6のうち表示命令で指定された回路要素(図11では回路要素e4とする)のファンアウト19とインスタンス名20とをさらに選択する。
生成部14は、指定された回路要素e4とファンアウト19及びインスタンス名20とを対応付けた表示データDを生成し、表示データDを表示装置4に送る。表示装置4は、指定された回路要素e4とファンアウト19及びインスタンス名20とを対応付けて表示する。
以上説明した本実施形態においては、遠回り部分を含むタイミングパスTP1とともに、このタイミングパスTP1に含まれている回路要素e2〜e4のいずれかと電気的に接続されておりタイミングパスTP1に含まれていない回路要素e6〜e10を表示することができる。
本実施形態においては、タイミングパスTP1に含まれていないフリップフロップ回路又は組み合わせ回路を選択して表示することができる。
本実施形態においては、表示命令にしたがって、タイミングパスTP1に含まれている回路要素e4と電気的に接続されており、タイミングパスTP1に含まれておらず、フリップフロップ回路又は組み合わせ回路である回路要素e6と、回路要素e4,e6の間に電気的に接続されるフリップフロップ回路又は組み合わせ回路ではない回路要素e7とを表示することができる。
ユーザは、上記のような表示を参照し、タイミングパスTP1が遠回りパスになった原因を容易に調査し、理解することができる。
本実施形態においては、表示命令又は非表示命令にしたがって、タイミングパスTP1に含まれていない回路要素e6〜e10の表示又は非表示を切り替えることができる。
これにより、表示される回路要素e6〜e10が多すぎて、タイミングパスTP1が遠回りパスになった原因をユーザが理解することが困難になることを防止することができる。
本実施形態においては、タイミングパスTP1に含まれており始点及び終点の回路要素e1,e5から離れている指定された個数分(1又は複数、ここでは2つとする)の回路要素e4,e3を選択し、この選択された回路要素e4,e3と電気的に接続されておりタイミングパスTP1に含まれていない回路要素e6,e8を、表示することができる。
これにより、ユーザは、始点及び終点の回路要素e1,e5からの距離の順に応じて、タイミングパスTP1外の表示される回路要素e6,e8の数を制限することができる。ユーザは、適切な数のタイミングパスTP1外の回路要素e6,e8を参照し、タイミングパスTP1が遠回りパスになった原因を調査することができる。
本実施形態においては、タイミングパスTP1に含まれていない回路要素e6に対する始点の回路要素e1からのディレイ15及びスラック16と、回路要素e6に対する終点の回路要素e5へのディレイ17及びスラック18を表示することができる。また、本実施形態においては、スラック16,18の値に応じて、配線p5の色、太さ、線の種別を切り替えることができる。
これにより、ユーザは、ディレイ15,17及びスラック16,18を参考にしながら、スラックタイミングパスTP1が遠回りパスになった原因を調査することができる。
本実施形態においては、段数の指定情報にしたがって、タイミングパスTP1に含まれている回路要素e4と電気的に接続されておりタイミングパスTP1に含まれていない指定された段数分の回路要素e6,e10を表示させることができる。
これにより、ユーザは、第1段の回路要素e6のみではなく、さらにその先の第2段の回路要素e10を確認することができる。
本実施形態においては、指定された回路要素e4のファンアウト19、インスタンス名20を表示することができる。
これにより、ユーザは、表示されている回路要素e4のファンアウト19、インスタンス名20を自由に確認することができる。
本実施形態において、ユーザはメニュー画面にそって表示命令を入力する。回路設計装置1は、ユーザの表示命令に応じて、自由に上記の表示状態を切り替え、又は、組み合わせて表示することができる。
図12は、遠回り部分を含むタイミングパスを備えた回路の具体例を示すブロック図である。
回路21は、長方形状の基板22に形成される。回路21は、データバス23、レジスタ251,255,261,265、組み合わせ回路252〜254,262〜264,24A,24Bを含む。
データバス23は、基板22の平面の中央部に配置されている。組み合わせ回路24A,24Bは、基板22の平面の両短辺側に配置されている。
レジスタ251、組み合わせ回路252〜254、レジスタ255は、弧状に曲がった形状に連結されている。レジスタ251,255は、データバス23と電気的に接続されている。組み合わせ回路253は、組み合わせ回路24Aと電気的に接続されている。
レジスタ261、組み合わせ回路262〜264、レジスタ265は、弧状に曲がった形状に連結されている。レジスタ261,265は、データバス23と電気的に接続されている。組み合わせ回路263は、組み合わせ回路24Bと電気的に接続されている。
ここで、ユーザは、レジスタ251を始点の回路要素として指定し、レジスタ255を終点の回路要素として指定した命令を入力装置3によって入力したとする。
すると、回路設計装置1は、レジスタ251〜255を含むタイミングパスTP2と、タイミングパスTP2に含まれており始点及び終点のレジスタ251,255から最も離れているレジスタ253と電気的に接続されている組み合わせ回路24Aとを、表示する。
これにより、ユーザは、組み合わせ回路24Aの位置が原因でタイミングパスTP2が遠回りパスになったことを容易に理解することができる。
以上説明したように、本実施形態に係る回路設計装置1は、設計されている回路の回路要素が多い場合であっても、ユーザによる電子回路のレイアウト設計作業を効果的に支援することができ、ユーザの作業時間を短縮化することができる。
なお、本実施形態において、組み合わせ回路252〜254,262〜264はバッファ回路でもよい。
本実施形態において、ファンアウトとともに、又は、ファンアウトに代えて、ファンインを表示するとしてもよい。
[第2の実施形態]
本実施形態においては、上記第1の実施形態の変形例について説明する。本実施形態は、タイミングパスに含まれている回路要素と始点及び終点の回路要素との間の距離の算出方法が、上記第1の実施形態と異なる。
図13は、本実施形態に係るタイミングパスの一例を示す図である。
タイミングパスTP3は、始点の回路要素e21、回路要素e22〜e27、終点の回路要素e28を含む。また、タイミングパスTP3は、始点の回路要素e21と回路要素e22とを電気的に接続する配線p21、回路要素e22,e23を電気的に接続する配線p22、回路要素e23,e24を電気的に接続する配線p23、回路要素e24,e25を電気的に接続する配線p24、回路要素e25,e26を電気的に接続する配線p25、回路要素e26,e27を電気的に接続する配線p26、回路要素e27と終点の回路要素e28とを電気的に接続する配線p27を含む。
本実施形態において、選択部13は、タイミングパスTP3の回路要素e22〜e27ごとに、始点の回路要素e21からタイミングパスTP3にそって各回路要素e22〜e27に到達するまでに通過する回路要素の間の距離の合計(第1の合計)を算出する。
また、選択部13は、回路要素e22〜e27ごとに、各回路要素e22〜e27からタイミングパスTP3にそって終点の回路要素e28に到達するまでに通過する回路要素の間の距離の合計(第2の合計)を算出する。
選択部13は、回路要素e22〜e27ごとに、第1の合計と第2の合計との差の絶対値を算出する。
そして、選択部13は、第1の合計と第2の合計との差の絶対値が最も小さい回路要素を、始点及び終点の回路要素e21,e28から最も離れた回路要素でありタイミングパスTP3に含まれていない回路要素との接続関係を表示する回路要素として選択する。
例えば、回路要素e24の第1の合計は、始点の回路要素e21と回路要素e22との間の距離、回路要素e22,e23の間の距離、回路要素e23,e24の間の距離の合計である。
例えば、回路要素e24の第2の合計は、回路要素e24,e25の間の距離、回路要素e25,e26の間の距離、回路要素e26,e27の間の距離、回路要素e27,e28の間の距離の合計である。
他の回路要素e22,e23,e25〜e27のそれぞれについても、同様に、第1及び第2の合計、第1の合計と第2の合計との差の絶対値が算出される。
選択部13は、第1の合計と第2の合計とが最も近い回路要素を、始点及び終点の回路要素e21,e28から最も離れた回路要素として選択する。そして、選択部13は、始点及び終点の回路要素e21,e28から最も離れた回路要素と電気的に接続されておりタイミングパスTP3に含まれていない回路要素を表示対象として選択する。
以上説明した本実施形態においては、上記第1の実施形態とは異なる基準によって、タイミングパスTP3が遠回りパスになった原因となる回路要素を表示することができる。これにより、ユーザは、タイミングパスTP3が遠回りパスになった原因を調査し、理解することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…回路設計装置、2…記憶装置、3…入力装置、4…表示装置、5…プロセッサ、6…回路設計プログラム、7…回路設計データ、8…タイミング解析データ、9,12…受付部、10…CAD部、11…タイミング解析部、13…選択部、14…生成部、D…表示データ、TP1〜TP3…タイミングパス、e1,e21…始点の回路要素、e2〜e4,e6〜e10,e22〜e27…回路要素、e5,e28…終点の回路要素、p1〜p8,p51,p52,p21〜p27…配線、15,17…ディレイ、16,18…スラック、19…ファンアウト、20…インスタンス名、21…回路、22…基板、23…データバス、24A,24B,252〜254,262〜264…組み合わせ回路、251,255,261,265…レジスタ。

Claims (11)

  1. 回路設計データと、前記回路設計データ基づいて生成された解析データとを受け付ける受付部と、
    前記回路設計データと前記解析データとに基づいて、始点の回路要素、第1の回路要素終点の回路要素、及び前記始点の回路要素から前記第1の回路要素を経由して前記終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、前記経路に含まれる前記第1の回路要素と電気的に接続されており前記経路に含まれない第2の回路要素と、前記第1の回路要素と前記第2の回路要素とを電気的に接続する第2の配線とを選択する選択部と、
    を具備し、
    前記選択部は、
    前記第1の回路要素の個数の指定情報に基づいて、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が大きい順に、前記個数の前記第1の回路要素を選択し、前記個数の前記第1の回路要素と電気的に接続されており前記経路に含まれない前記第2の回路要素を選択し、前記個数の前記第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する、回路設計装置。
  2. 前記回路設計データは、さらに種別データを含み、
    前記選択部は、前記種別データに基づいて、前記第1の回路要素と電気的に接続されており前記経路に含まれないフリップフロップ回路又は組み合わせ回路を、前記第2の回路要素として選択する、
    請求項に記載の回路設計装置。
  3. 前記選択部は、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が最も大きい第1の回路要素を選択し、前記合計値が最も大きい第1の回路要素と電気的に接続されている前記第2の回路要素を選択し、前記合計値が最も大きい第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する、
    請求項1又は請求項に記載の回路設計装置。
  4. 前記選択部は、
    複数の前記第1の回路要素ごとに、前記始点の回路要素から前記経路にそって各前記第1の回路要素に到達するまでに通過する回路要素の間の距離の合計である第1の合計を算出し、
    複数の前記第1の回路要素ごとに、各前記回路要素から前記経路にそって前記終点の回路要素に到達するまでに通過する回路要素の間の距離の合計である第2の合計を算出し、
    複数の前記第1の回路要素ごとに、前記第1の合計と前記第2の合計との差の絶対値を算出し、
    前記差の絶対値が最も小さい回路要素を、前記始点の回路要素と前記終点の回路要素とから最も離れた回路要素として選択する、
    請求項1又は請求項2に記載の回路設計装置。
  5. 前記経路と前記選択部によって選択された前記第2の回路要素及び前記第2の配線とを含む表示データを生成する生成部をさらに具備する、
    請求項1乃至請求項4のいずれか1項に記載の回路設計装置。
  6. 前記生成部は、前記第2の回路要素の表示命令に基づいて、前記第2の回路要素と前記第2の配線とを含む前記表示データを生成し、前記第2の回路要素の非表示命令に基づいて、前記第2の回路要素と前記第2の配線とを含まない表示データを生成する、
    請求項に記載の回路設計装置。
  7. 前記選択部は、前記第1の回路要素と前記第2の回路要素とのうちの少なくとも一方に対して、ファンアウトとインスタンス名とのうちの少なくとも一方をさらに選択し、
    前記生成部は、前記ファンアウトと前記インスタンス名とのうちの少なくとも一方をさらに含む前記表示データを生成する、
    請求項5又は請求項に記載の回路設計装置。
  8. 前記選択部は、前記第2の回路要素に対応するスラックとディレイとのうちの少なくとも一方をさらに選択し、
    前記生成部は、前記スラックと前記ディレイとのうちの少なくとも一方をさらに含む前記表示データを生成する、
    請求項乃至請求項のいずれか1項に記載の回路設計装置。
  9. 前記選択部は、前記第2の回路要素と電気的に接続されており前記経路に含まれない第3の回路要素と、前記第2の回路要素と前記第3の回路要素とを電気的に接続する第3の配線とをさらに選択し、
    前記生成部は、前記選択部によって選択された前記第3の回路要素及び前記第3の配線をさらに含む前記表示データを生成する、
    請求項乃至請求項のいずれか1項に記載の回路設計装置。
  10. 前記回路設計データは、回路要素の識別データと位置データとを含み、
    前記解析データは、前記回路設計データと前記始点の回路要素の指定情報と前記終点の回路要素の指定情報とに基づいて生成されたデータである、
    請求項1乃至請求項9のいずれか1項に記載の回路設計装置。
  11. コンピュータを、
    記憶装置から回路設計データと、前記回路設計データ基づいて生成された解析データとを受け付ける受付部と、
    前記回路設計データと前記解析データとに基づいて、始点の回路要素、第1の回路要素、終点の回路要素、及び前記始点の回路要素から前記第1の回路要素を経由して前記終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、前記経路に含まれる前記第1の回路要素と電気的に接続されており前記経路に含まれない第2の回路要素と、前記第1の回路要素と前記第2の回路要素とを電気的に接続する第2の配線とを選択する選択部と、
    して機能させ
    前記選択部は、
    前記第1の回路要素の個数の指定情報に基づいて、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が大きい順に、前記個数の前記第1の回路要素を選択し、前記個数の前記第1の回路要素と電気的に接続されており前記経路に含まれない前記第2の回路要素を選択し、前記個数の前記第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する、プログラム。
JP2014254891A 2014-12-17 2014-12-17 回路設計装置及びプログラム Expired - Fee Related JP6414846B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014254891A JP6414846B2 (ja) 2014-12-17 2014-12-17 回路設計装置及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014254891A JP6414846B2 (ja) 2014-12-17 2014-12-17 回路設計装置及びプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018180082A Division JP6596554B2 (ja) 2018-09-26 2018-09-26 回路設計方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2016115235A JP2016115235A (ja) 2016-06-23
JP6414846B2 true JP6414846B2 (ja) 2018-10-31

Family

ID=56141969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014254891A Expired - Fee Related JP6414846B2 (ja) 2014-12-17 2014-12-17 回路設計装置及びプログラム

Country Status (1)

Country Link
JP (1) JP6414846B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282680A (ja) * 1988-05-10 1989-11-14 Toshiba Corp パスディレィ解析装置
JPH0492976A (ja) * 1990-08-06 1992-03-25 Nec Corp 論理回路図発生方式
JPH0728876A (ja) * 1993-07-12 1995-01-31 Fujitsu Ltd 遅延時間解析装置
JP3459481B2 (ja) * 1994-11-17 2003-10-20 富士通株式会社 論理回路設計用パス解析表示装置
JPH11126215A (ja) * 1997-10-22 1999-05-11 Nec Corp 遅延解析結果表示装置

Also Published As

Publication number Publication date
JP2016115235A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
US10031996B2 (en) Timing based net constraints tagging with zero wire load validation
CN107688682B (zh) 一种使用时序路径提取电路拓扑的方法
US8671374B2 (en) Information processing apparatus
JP6596554B2 (ja) 回路設計方法及びプログラム
JP6414846B2 (ja) 回路設計装置及びプログラム
US8074198B2 (en) Apparatus and method for circuit layout using longest path and shortest path search elements
US9721051B2 (en) Reducing clock skew in synthesized modules
US20050251776A1 (en) Integrated circuit design system
JP2007233842A (ja) リセット動作検証回路の生成方法
US20130326444A1 (en) Recording medium for generation program, generation method, and generation apparatus
US8555228B2 (en) Tool for glitch removal
US20150074630A1 (en) Layout method of semiconductor integrated circuit and recording medium
US7952584B2 (en) Method of displaying delay time, device and storage medium
JP5849973B2 (ja) データ処理装置、データ処理システム、データ処理方法、及びデータ処理プログラム
JP2010283179A (ja) プリント配線パターン表示装置及びそれを用いたシステム
JP2009205449A (ja) マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム
JP5927690B2 (ja) 表示制御装置、その方法及びプログラム
JP2008217071A (ja) 高位合成装置および高位合成方法
US20150026652A1 (en) System, method, and computer program product for correlating transactions within a simulation of a hardware platform for post-simulation debugging
JP6040824B2 (ja) 配線検査装置、配線検査プログラム及び配線検査方法
US20120278647A1 (en) Reducing Memory Used To Store Totals In Static Timing Analysis
US20200096570A1 (en) Design method for scan test circuit, design program for scan test circuit and semiconductor integrated circuit
JP6613971B2 (ja) 情報処理装置、設計支援方法、および設計支援プログラム
JP5791797B2 (ja) Lsi設計装置及びlsi設計方法及びプログラム
JP6390146B2 (ja) 設計支援装置、設計支援方法、及び設計支援プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180828

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180926

R150 Certificate of patent or registration of utility model

Ref document number: 6414846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees