JPS60749A - 回路素子の品種名識別方法 - Google Patents
回路素子の品種名識別方法Info
- Publication number
- JPS60749A JPS60749A JP10881483A JP10881483A JPS60749A JP S60749 A JPS60749 A JP S60749A JP 10881483 A JP10881483 A JP 10881483A JP 10881483 A JP10881483 A JP 10881483A JP S60749 A JPS60749 A JP S60749A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- gate means
- circuit
- flip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体の高集積回路素子（ＬＳＩ）Ｉ／ｌＣお
ける品種名の識別方法に関する。
ける品種名の識別方法に関する。
（ｂｌ 技術の背景
近年半導体技術特に集積技術の発達によって多数の回路
素子を集積しエパッケージのＬＥｉ工として提供される
ようになった。従来よりデータ処理のだめの論理回路は
ナンドおよびオア回路のような組合せ回路素子と更に複
数の組合せ回路により得られるラッチ、レジスタ、ノリ
ツブフロップ回路（ＦＦ）のような順序回路を多数具備
し、相互に接続して構成される。
素子を集積しエパッケージのＬＥｉ工として提供される
ようになった。従来よりデータ処理のだめの論理回路は
ナンドおよびオア回路のような組合せ回路素子と更に複
数の組合せ回路により得られるラッチ、レジスタ、ノリ
ツブフロップ回路（ＦＦ）のような順序回路を多数具備
し、相互に接続して構成される。
従来より論理回路は上記のように組合せおよび順序回路
を組合せて得られるが、際債度力・それ程でもなかった
従来は組合せおよび順序回路素子はそれぞれ同−品種を
少数個実装した小規模泉積度回路素子（ＳＳ工）やこれ
等を・少数個組合せて特定の基本機能を実現する中規桃
集租回路素子（ｔｓＩ）を多種複数個を中間実装単位の
例えば配線プリント板により集合回路機能を構成してデ
ータ処理装置等における論理回路の実現手段としていた
。集積度の同上に従い従前の配線プリント板レベルの更
に複数の配線プリント板による回路機能毎に例えはマイ
クロプロセッサ（Ｍ ｐ ｕ ）のような複雑な論理回
路も１パツケージの小形。
を組合せて得られるが、際債度力・それ程でもなかった
従来は組合せおよび順序回路素子はそれぞれ同−品種を
少数個実装した小規模泉積度回路素子（ＳＳ工）やこれ
等を・少数個組合せて特定の基本機能を実現する中規桃
集租回路素子（ｔｓＩ）を多種複数個を中間実装単位の
例えば配線プリント板により集合回路機能を構成してデ
ータ処理装置等における論理回路の実現手段としていた
。集積度の同上に従い従前の配線プリント板レベルの更
に複数の配線プリント板による回路機能毎に例えはマイ
クロプロセッサ（Ｍ ｐ ｕ ）のような複雑な論理回
路も１パツケージの小形。
軽量且低コストで提供きれるようになり１最近はマスタ
スライスＬＳＩ等に代懺されるように需要家の特殊仕様
に基く所望のＬ Ｓ Ｉ ｙ）”短時間で提供されるよ
うになった。このようにＬＳＩにおける論理回路の構成
は多数の組合せ回路と順序回路によるがその組合せは集
積度の向上と共にＬＳＩは多量の品種として提供される
。この多大品種に及ぶＬＳＩを試験する場合＝般ｙｃ
ｂ Ｓ Ｉ品種の識別は目視によって捺印文字による品
種名を読取る専ら人手による識別しているが品種増大に
伴って管理が増々困難になりつ＼あり、試験の自動化や
プリント配２１Ｓ！３Ｌ板等における組立の自動化を進
める土で障害の原因となっている。他の従来例とし＋：
素子パッケージの表面に磁気インクによるマーキングあ
るいは光学的マーキングを行って自動読取りによる手段
が提供されているが素子毎にマーキングの工数が追加さ
れる上そのために別途設備投資を必要とする欠点があっ
た、 （Ｃ） 発明の目的 本発明の目的６づ−ＬＳ、Ｔにル、・ける多種類の品種
名識別に関する問題点を解決するため、各Ｌ Ｇ Ｉ毎
にＬＳＩ設計段階でその内部Ｖこ品種名を識別するコー
ドを槽液回路の一部Ｖζ用意しておき、 ＬＩＥＩの品
種が必要なときは電気的な読取手段で品種名を得られる
ようにしようとするものである３、且この読取手段は従
来よすＬ ｎ Ｉを構成する論理回路の診断および故障
位置指摘を容易にするためＦ Ｆの保持するテークを読
出ず（スキャンアウト）と共に任意のＦ Ｆに期待する
データを書込む（スキャンイン）機能が導入供用されて
いるかこのスキャンインアット機能を出来るたり刊用し
品１１名識別方法とし・Ｃ少い回路素子の追加にと望め
ることで実現しようとす４）ものでらる。
スライスＬＳＩ等に代懺されるように需要家の特殊仕様
に基く所望のＬ Ｓ Ｉ ｙ）”短時間で提供されるよ
うになった。このようにＬＳＩにおける論理回路の構成
は多数の組合せ回路と順序回路によるがその組合せは集
積度の向上と共にＬＳＩは多量の品種として提供される
。この多大品種に及ぶＬＳＩを試験する場合＝般ｙｃ
ｂ Ｓ Ｉ品種の識別は目視によって捺印文字による品
種名を読取る専ら人手による識別しているが品種増大に
伴って管理が増々困難になりつ＼あり、試験の自動化や
プリント配２１Ｓ！３Ｌ板等における組立の自動化を進
める土で障害の原因となっている。他の従来例とし＋：
素子パッケージの表面に磁気インクによるマーキングあ
るいは光学的マーキングを行って自動読取りによる手段
が提供されているが素子毎にマーキングの工数が追加さ
れる上そのために別途設備投資を必要とする欠点があっ
た、 （Ｃ） 発明の目的 本発明の目的６づ−ＬＳ、Ｔにル、・ける多種類の品種
名識別に関する問題点を解決するため、各Ｌ Ｇ Ｉ毎
にＬＳＩ設計段階でその内部Ｖこ品種名を識別するコー
ドを槽液回路の一部Ｖζ用意しておき、 ＬＩＥＩの品
種が必要なときは電気的な読取手段で品種名を得られる
ようにしようとするものである３、且この読取手段は従
来よすＬ ｎ Ｉを構成する論理回路の診断および故障
位置指摘を容易にするためＦ Ｆの保持するテークを読
出ず（スキャンアウト）と共に任意のＦ Ｆに期待する
データを書込む（スキャンイン）機能が導入供用されて
いるかこのスキャンインアット機能を出来るたり刊用し
品１１名識別方法とし・Ｃ少い回路素子の追加にと望め
ることで実現しようとす４）ものでらる。
（ｄ） 発明の構成
複数の回路素子毎集積して構成する筒集積回路素子にお
いて、該素子？ｆ４’ｌ’ｒ成する複数（リフリップフ
ロップ回路に論理データ３Ｌ７ドレス方式によりスキャ
ンアウトするゲート手段」、・よＯ・該ゲート手段をス
キャンアトし・ス信号により選択するデコーダを備える
と共に、該ンリノプフｒ：１ツゾ回路」：り素子の品、
１ＭＩ名をコード衣示する級数ビ・ントヲ・こ対応する
フリップフロップ回路ｋ ）Ｒ択し、該選択ノリップフ
ロンブ回路に赴けるス；Ｖヤ／アウト出力を品種名の各
ピントに対応しで）ル択する第１配線手段、配線手段に
より得られるビット信号を前記スキャンアドレス信号に
よりコ３択制御す２′）ゲート手段およＯ・選択ゲート
手段の出力を論理データスキャンアウト用のゲート手段
を・こ共用入用する第２配線手段または】）１択ゲ一ト
手段の出力も：別途送出する専用のゲート手段を備えて
なり０選択フリップフロップ回路において３選択ゲー］
・手段ケスキャンアドレス信号により逐一アクセスして
論理データスキャンアウト用または専用ゲート手段より
品種名コードを送出せしめる仁とを特徴とする回路素子
の品種名識別方法を提供することによって達成すること
が出来る。
いて、該素子？ｆ４’ｌ’ｒ成する複数（リフリップフ
ロップ回路に論理データ３Ｌ７ドレス方式によりスキャ
ンアウトするゲート手段」、・よＯ・該ゲート手段をス
キャンアトし・ス信号により選択するデコーダを備える
と共に、該ンリノプフｒ：１ツゾ回路」：り素子の品、
１ＭＩ名をコード衣示する級数ビ・ントヲ・こ対応する
フリップフロップ回路ｋ ）Ｒ択し、該選択ノリップフ
ロンブ回路に赴けるス；Ｖヤ／アウト出力を品種名の各
ピントに対応しで）ル択する第１配線手段、配線手段に
より得られるビット信号を前記スキャンアドレス信号に
よりコ３択制御す２′）ゲート手段およＯ・選択ゲート
手段の出力を論理データスキャンアウト用のゲート手段
を・こ共用入用する第２配線手段または】）１択ゲ一ト
手段の出力も：別途送出する専用のゲート手段を備えて
なり０選択フリップフロップ回路において３選択ゲー］
・手段ケスキャンアドレス信号により逐一アクセスして
論理データスキャンアウト用または専用ゲート手段より
品種名コードを送出せしめる仁とを特徴とする回路素子
の品種名識別方法を提供することによって達成すること
が出来る。
（ｅ） 発明の実施例
以下図面を参照しつ＼本発明の一実施例について説明す
る、第１図（−、）（ｂ）は本発明の一実施例における
回路素子の品種名識別方法のブロック図、第 ２図（ａ
） （１））はそのフリップフロップ回路（Ｆ’ Ｆ
）の構成例を示す図である１図においてｌａ、ｂ・・・
ｈ・・・ｎはＦＦ、２はデコーダ、３ａ・・−・・ｈは
ノア回路（ＮＯＲ）、４はインバータ回路（ＩＮＶ）５
ａ・・・・・ｈは第１の配線手段＋６ａ ・・ｈは第２
の配６手段、７．７ａ＋：ｌノア回路（ＮＯＲ）および
７ｂはオア回路（ＯＲ）である。更にＯＲ／ＮＯＲはオ
ア／ノア回路、ｃ−Ｄｏｔｉ、ｊ：コレクタドツト回路
およびＣＫ−ＤＶはクロックトライバである。
る、第１図（−、）（ｂ）は本発明の一実施例における
回路素子の品種名識別方法のブロック図、第 ２図（ａ
） （１））はそのフリップフロップ回路（Ｆ’ Ｆ
）の構成例を示す図である１図においてｌａ、ｂ・・・
ｈ・・・ｎはＦＦ、２はデコーダ、３ａ・・−・・ｈは
ノア回路（ＮＯＲ）、４はインバータ回路（ＩＮＶ）５
ａ・・・・・ｈは第１の配線手段＋６ａ ・・ｈは第２
の配６手段、７．７ａ＋：ｌノア回路（ＮＯＲ）および
７ｂはオア回路（ＯＲ）である。更にＯＲ／ＮＯＲはオ
ア／ノア回路、ｃ−Ｄｏｔｉ、ｊ：コレクタドツト回路
およびＣＫ−ＤＶはクロックトライバである。
同ＯＫ ＤＶは複数ＯＦＦ毎に共通して１単位が付加さ
れる。本発明の一実施例図１（ａ）および１（［ａにお
いてもＦＦ１ａ−ｎのスキャンインアウト動作において
はアドレス信号（ＡＤＤ）を受信してデコーダ２がスキ
ャンアドレス信号（５ＣＡＮ−ＡＤＤ）を送出してＦ
Ｆ ｌ ａ、 −ｎのスキャンアドレス端子（Ｓ、Ａ、
）に印加することによりＦＦ１ａ−ｎの中から何れか
１個を選択して９選択された該ＦＦの保持するデータの
逆極性出力（Ｑ）と同一信号をスキャンアウト逆出力（
Ｓ、’ＩＯ，）ｆ４子より送出してＮ０Ｒ７およびＮ
ＯＲ７Ｆｌにより奥信し該ＬＳＩパッケージにおけるス
キャンアウト出力端子（ｓｃＡｈ＋−０ＵＴ）より送出
する。またスキャンイン信号（ＳＣＡＮ−工Ｎ）を入力
してＦＦ１ａ−ｎのスキャンイン端子（Ｓ、１・）に入
力すると共にスキャンアウト動作と同様デコーダ２によ
り５ｃＡＮ’−ＡＤＪ）を送出してＦＦ１ａ−ｎの中か
ら何れか１個を選択して任意のデータをスキャンインす
ることに従来と変りない。ｆΔｊ８１図（ｌ・）１１：
ｌｌの接続線でデコータ゛２から出力する５ＣＡＮ−Ａ
Ｉ）Ｄ は２ビツトにょる２回路接続で表わしており、
ｉｔ″Ｆｌａ−ｎのスキャンアドレス端子（Ｓ、Ａ、
）に０，０が印加されたとき選択されるがこのピント数
は２ビツトに限名を識別するために識別コードこ＼では
例えば数１０個〜１，０００個のＦＩＴ’の中より８ビ
ツトに対応するＦ Ｆ ３． ａ −ｈを選択し、ビッ
トコード高レベル１に対してはデータのスキャンアウト
におけるＳ、０．より直接５（ＡＮ−ＯＵＴ 出力用の
Ｎ ＯＲ７に配線する。但しデータのスキャンアウト配
線と重複するので結果的には無配線となり、第１図（ａ
）の例では２ビツト目がそれでＮ０Ｒ３ｂ、第１配綜手
段５ｂ、第２配綜手段６ｂは不要となり省略される。低
レベル０に対して８・０．より、第１配綜手段５ａ−ｂ
により１ＪＯＲａａ−ｈに入力し、Ｎ０Ｒ３ａ−ｈ の
出力を第２配腺手段（３ａ −ｈによりＮ ＯＲ７に配
線する。こ＼では品種名の例を８ビツトで０，１．・・
・・・・ ０を示している、このように構成すれば、初
期設定時においてセット入力（ＳＥＴ）よりルベルを印
加した状態で１をセットずれは５ＣＡＮ−ＡＤＤ の印
加によ、って選択されたＦ Ｂ’ １ａ −ｈの８・０
゜よりＯが出力されるのでＡＤＤをデコーダ２に入力し
てＦＢ’ｌａ、ｂ、・・・ｈを逐−順にスキャンアラＩ
・すれば品和名を示−Ｊ−０１・・・・・・０がＮ０Ｒ
７より出力される。と＼では品種名を８ビツトの例に」
、ったが勿論他の任意ビット数により同様に実現出来る
。また上記の説明と逆論理を用いて例えはＳ・０・４−
スキャンアウト正出力（０，ｏ）とし、これに伴ッテＮ
Ｏｆ（−、、Ｉ Ｎ Ｖ ４．および５ＦｉＴ信号を
反転すれば同様をて実現出来る。゛また上記のＦ Ｆ
ｌ ａ −ｎｌ″ｔＫ５２図（ａ）の−ヒツト （ＳＥ
Ｔ）を用い７ｃスキヤンインアウトワ笥能イリのＦ’
Ｆに代えて第２図（ｂ）のリセット（ＲＬ Ｓ １！ｌ
Ｔ ）を用いたスキャンインアウト機能付のＦＦを用
いても論理を調整して同様に品種名を設計時に設定して
惜成し。
れる。本発明の一実施例図１（ａ）および１（［ａにお
いてもＦＦ１ａ−ｎのスキャンインアウト動作において
はアドレス信号（ＡＤＤ）を受信してデコーダ２がスキ
ャンアドレス信号（５ＣＡＮ−ＡＤＤ）を送出してＦ
Ｆ ｌ ａ、 −ｎのスキャンアドレス端子（Ｓ、Ａ、
）に印加することによりＦＦ１ａ−ｎの中から何れか
１個を選択して９選択された該ＦＦの保持するデータの
逆極性出力（Ｑ）と同一信号をスキャンアウト逆出力（
Ｓ、’ＩＯ，）ｆ４子より送出してＮ０Ｒ７およびＮ
ＯＲ７Ｆｌにより奥信し該ＬＳＩパッケージにおけるス
キャンアウト出力端子（ｓｃＡｈ＋−０ＵＴ）より送出
する。またスキャンイン信号（ＳＣＡＮ−工Ｎ）を入力
してＦＦ１ａ−ｎのスキャンイン端子（Ｓ、１・）に入
力すると共にスキャンアウト動作と同様デコーダ２によ
り５ｃＡＮ’−ＡＤＪ）を送出してＦＦ１ａ−ｎの中か
ら何れか１個を選択して任意のデータをスキャンインす
ることに従来と変りない。ｆΔｊ８１図（ｌ・）１１：
ｌｌの接続線でデコータ゛２から出力する５ＣＡＮ−Ａ
Ｉ）Ｄ は２ビツトにょる２回路接続で表わしており、
ｉｔ″Ｆｌａ−ｎのスキャンアドレス端子（Ｓ、Ａ、
）に０，０が印加されたとき選択されるがこのピント数
は２ビツトに限名を識別するために識別コードこ＼では
例えば数１０個〜１，０００個のＦＩＴ’の中より８ビ
ツトに対応するＦ Ｆ ３． ａ −ｈを選択し、ビッ
トコード高レベル１に対してはデータのスキャンアウト
におけるＳ、０．より直接５（ＡＮ−ＯＵＴ 出力用の
Ｎ ＯＲ７に配線する。但しデータのスキャンアウト配
線と重複するので結果的には無配線となり、第１図（ａ
）の例では２ビツト目がそれでＮ０Ｒ３ｂ、第１配綜手
段５ｂ、第２配綜手段６ｂは不要となり省略される。低
レベル０に対して８・０．より、第１配綜手段５ａ−ｂ
により１ＪＯＲａａ−ｈに入力し、Ｎ０Ｒ３ａ−ｈ の
出力を第２配腺手段（３ａ −ｈによりＮ ＯＲ７に配
線する。こ＼では品種名の例を８ビツトで０，１．・・
・・・・ ０を示している、このように構成すれば、初
期設定時においてセット入力（ＳＥＴ）よりルベルを印
加した状態で１をセットずれは５ＣＡＮ−ＡＤＤ の印
加によ、って選択されたＦ Ｂ’ １ａ −ｈの８・０
゜よりＯが出力されるのでＡＤＤをデコーダ２に入力し
てＦＢ’ｌａ、ｂ、・・・ｈを逐−順にスキャンアラＩ
・すれば品和名を示−Ｊ−０１・・・・・・０がＮ０Ｒ
７より出力される。と＼では品種名を８ビツトの例に」
、ったが勿論他の任意ビット数により同様に実現出来る
。また上記の説明と逆論理を用いて例えはＳ・０・４−
スキャンアウト正出力（０，ｏ）とし、これに伴ッテＮ
Ｏｆ（−、、Ｉ Ｎ Ｖ ４．および５ＦｉＴ信号を
反転すれば同様をて実現出来る。゛また上記のＦ Ｆ
ｌ ａ −ｎｌ″ｔＫ５２図（ａ）の−ヒツト （ＳＥ
Ｔ）を用い７ｃスキヤンインアウトワ笥能イリのＦ’
Ｆに代えて第２図（ｂ）のリセット（ＲＬ Ｓ １！ｌ
Ｔ ）を用いたスキャンインアウト機能付のＦＦを用
いても論理を調整して同様に品種名を設計時に設定して
惜成し。
ＲＥＳＥＴＱ印加してＦＦ１ａ−１ｔ＋ｉ−元旦共通の
状態としてスキャンアウトし品種名の読出しｆｆ：実現
出来ることはいう迄もない。ｉたこの方法ではＮ０Ｒ３
ａ・・・・・ｈによる品種名のピッＩ・数り個の中０丑
たはルベルの存在数だけＮＯＦ、ユニットと工ＮＶ １
個が必要となるがＬ ｌ’ｉ Ｉを構成する論理回路で
は桑積度が向上しており線素子ユニット数が多いので余
り問題とはならない。−力’ＬＳＩのパッケージにおい
て場合により制約の厳しい入出力端子数の増加について
は以上説明したように。
状態としてスキャンアウトし品種名の読出しｆｆ：実現
出来ることはいう迄もない。ｉたこの方法ではＮ０Ｒ３
ａ・・・・・ｈによる品種名のピッＩ・数り個の中０丑
たはルベルの存在数だけＮＯＦ、ユニットと工ＮＶ １
個が必要となるがＬ ｌ’ｉ Ｉを構成する論理回路で
は桑積度が向上しており線素子ユニット数が多いので余
り問題とはならない。−力’ＬＳＩのパッケージにおい
て場合により制約の厳しい入出力端子数の増加について
は以上説明したように。
特に第１図（ａ）の例では従来のシステム動作における
スキャンインアウト用の制御と共用にしｌ ＩＩ’ Ｉ
！’のセット （ＳＩＴＥ 、アドレスイΩは（ＡＤＤ
）も流用出来、端子数の増加がないので無視出来る。ま
た品種名読出しのために設備負担の増加もよい。
スキャンインアウト用の制御と共用にしｌ ＩＩ’ Ｉ
！’のセット （ＳＩＴＥ 、アドレスイΩは（ＡＤＤ
）も流用出来、端子数の増加がないので無視出来る。ま
た品種名読出しのために設備負担の増加もよい。
勿論入出力端子数に余裕があり必要がられば品種名読出
し用出力端子どして別ゲート例えは第１図（ｂ）におけ
る０Ｒ７ｂを用い１読出すことが出来る。
し用出力端子どして別ゲート例えは第１図（ｂ）におけ
る０Ｒ７ｂを用い１読出すことが出来る。
この場合システム動作のスキャンアウトと別回路となる
ので第１図（ａ）における例えはＩＩ′Ｆｌｂよりの第
１配縮手段５ｂの配ａＡｔ要す。勿論図示省鴫り、７’
Ｃ高レベル１に適用されるので高／低しベルノすべてに
第１配綜手段５ａ−ｈを要する。但し品種名の読出しを
別ゲートのＯＲ７ｂとしたので７ステム動作時のスキャ
ンアウトにおける０Ｒ７ｂの出力を無視すれ１．ｇ Ｉ
Ｎ Ｖ ４ を省略することが出来る・同第１図（ａ
ｌのＮ０Ｒ７に代えて０Ｒ７１） としたので読出しは
品種名出力となり第１図（１すの例では１０・・・・・
・ １が出力される 第２図（ｂ）によるＦＦを適用し
ても論理を詞整ずれに設定に従い同様に品種名の読出し
が出来ることに変りはない。
ので第１図（ａ）における例えはＩＩ′Ｆｌｂよりの第
１配縮手段５ｂの配ａＡｔ要す。勿論図示省鴫り、７’
Ｃ高レベル１に適用されるので高／低しベルノすべてに
第１配綜手段５ａ−ｈを要する。但し品種名の読出しを
別ゲートのＯＲ７ｂとしたので７ステム動作時のスキャ
ンアウトにおける０Ｒ７ｂの出力を無視すれ１．ｇ Ｉ
Ｎ Ｖ ４ を省略することが出来る・同第１図（ａ
ｌのＮ０Ｒ７に代えて０Ｒ７１） としたので読出しは
品種名出力となり第１図（１すの例では１０・・・・・
・ １が出力される 第２図（ｂ）によるＦＦを適用し
ても論理を詞整ずれに設定に従い同様に品種名の読出し
が出来ることに変りはない。
（ｆ） 発明の詳細
な説明したように本発明によれば従来ＬＳコの品種名を
人手によって管理しＣいた方法に代えて、ＬＳＩのスキ
ャンインアウト時に印加するアドレス信号に従って品種
名が電気信号として得られるので、ＬＳｉ単体での品種
名識別は勿論プリント配線板等の実装ユニットＶＣ複数
個実装された場合でも実装状態の１３１個ずつ電気信号
により確認が出来るので人手を煩わすことなく品種名識
別における高速処理が出来るので有用である。
人手によって管理しＣいた方法に代えて、ＬＳＩのスキ
ャンインアウト時に印加するアドレス信号に従って品種
名が電気信号として得られるので、ＬＳｉ単体での品種
名識別は勿論プリント配線板等の実装ユニットＶＣ複数
個実装された場合でも実装状態の１３１個ずつ電気信号
により確認が出来るので人手を煩わすことなく品種名識
別における高速処理が出来るので有用である。
第１図（ａ） 、 （ｂ）は本発明の一実施例における
回路素子の品種識別方法におけるブロック図および第２
図はそのノリラフフロップ回路（ＦＦ）の構成側口であ
る。図においてｌ’ａ 、 ｂ ｈ・・・ｎはＦ Ｆ２
はデコーダ、、３ａ、ｂ・・・ｈはノア回路（Ｎ ＯＲ
）４はインバート回路（］：ＮＶ）、５ａ、ｂ−ｈｉｄ
、第１配綜手段□ａ、 ・・ｈは第２配綜手段７，７ａ
はノア回路（ＮＯＲ）、７ｂはオア回路（ＯＲ）である
。
回路素子の品種識別方法におけるブロック図および第２
図はそのノリラフフロップ回路（ＦＦ）の構成側口であ
る。図においてｌ’ａ 、 ｂ ｈ・・・ｎはＦ Ｆ２
はデコーダ、、３ａ、ｂ・・・ｈはノア回路（Ｎ ＯＲ
）４はインバート回路（］：ＮＶ）、５ａ、ｂ−ｈｉｄ
、第１配綜手段□ａ、 ・・ｈは第２配綜手段７，７ａ
はノア回路（ＮＯＲ）、７ｂはオア回路（ＯＲ）である
。
Claims (1)
- 複数の回路素子を集積して４Ｊ成する高集積回路素子に
おいて、該素子を構成する複数のフリップフロップ回路
に論理データをアドレス方式によりスキャンインアウト
するゲート手段および該ゲート手段をスキャンアドレス
信号により選択するテコーダを備えると共に、該フリッ
プフロップ回路より素子の品種名をコード嚢示する複数
ビットに対応するフリップフロッグ回路を選択し５該還
択フリップフロップ回路におけるスキャンアウトの出力
を品種名の各ピントに対応してうｎ択する第１配線手段
、配線手段により得られるビット信号を前記スキャンア
ドレス信号によりｙ１択制御するゲート手段および選択
ゲート手段の出力を論理データスキャンアウト用のゲー
！・手段に共用入力する第２配線手段または選択ゲート
手段σノ出力を別途送出する専用のゲート手段を備えて
なり、選択フリップフロップ回路において１選択ゲート
手段をスキャンアドレス信号により逐一アクセスして論
理データスキャンアウト用または専用ゲート手段より品
種名コードを送出せしせることを特徴とする回路素子の
品種名識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10881483A JPS60749A (ja) | 1983-06-17 | 1983-06-17 | 回路素子の品種名識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10881483A JPS60749A (ja) | 1983-06-17 | 1983-06-17 | 回路素子の品種名識別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60749A true JPS60749A (ja) | 1985-01-05 |
Family
ID=14494173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10881483A Pending JPS60749A (ja) | 1983-06-17 | 1983-06-17 | 回路素子の品種名識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60749A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61141782U (ja) * | 1985-02-25 | 1986-09-02 | ||
| JPS6251670U (ja) * | 1985-09-20 | 1987-03-31 | ||
| JPS6257388U (ja) * | 1985-09-30 | 1987-04-09 | ||
| US4747006A (en) * | 1985-06-13 | 1988-05-24 | Mitsubishi Denki Kabushiki Kaisha | Magnetic head having fluid pressure means |
| JPH02502051A (ja) * | 1987-01-28 | 1990-07-05 | スタンデックス インターナショナル コーポレーション | 整列用ボスを有する集合アセンブリ |
-
1983
- 1983-06-17 JP JP10881483A patent/JPS60749A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61141782U (ja) * | 1985-02-25 | 1986-09-02 | ||
| US4747006A (en) * | 1985-06-13 | 1988-05-24 | Mitsubishi Denki Kabushiki Kaisha | Magnetic head having fluid pressure means |
| JPS6251670U (ja) * | 1985-09-20 | 1987-03-31 | ||
| JPS6257388U (ja) * | 1985-09-30 | 1987-04-09 | ||
| JPH02502051A (ja) * | 1987-01-28 | 1990-07-05 | スタンデックス インターナショナル コーポレーション | 整列用ボスを有する集合アセンブリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960724A (en) | Method for deleting unused gates and method for manufacturing master-slice semiconductor integrated circuit device using the deleting method | |
| US5687180A (en) | Method and circuit for checking operation of input buffers of a semiconductor circuit | |
| JPS636887B2 (ja) | ||
| JPS60749A (ja) | 回路素子の品種名識別方法 | |
| JPS5853774B2 (ja) | 情報処理装置 | |
| JP3068394B2 (ja) | センサシステム | |
| JP3555953B2 (ja) | プリング抵抗を備える接続部をテストする装置 | |
| US4766593A (en) | Monolithically integrated testable registers that cannot be directly addressed | |
| JP2922370B2 (ja) | 出力回路 | |
| JPH0311437B2 (ja) | ||
| JPS59205799A (ja) | 回路素子の品種名識別方式 | |
| JPS6076141A (ja) | 集積論理回路 | |
| JPH0627200A (ja) | 半導体集積回路装置 | |
| JPH0677050B2 (ja) | 電子回路 | |
| JP2515705B2 (ja) | 半導体集積回路装置 | |
| JP2959009B2 (ja) | 半導体集積回路 | |
| JP2637276B2 (ja) | トレーサ | |
| JPH0534416A (ja) | 半導体論理集積回路 | |
| JPH05274067A (ja) | 情報処理装置 | |
| JPH0535599B2 (ja) | ||
| JPS59106062A (ja) | アドレス選択回路 | |
| JPS5938830A (ja) | デ−タ処理装置 | |
| JPH04204273A (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| KR19990040004A (ko) | 다기능의 입출력 구동 회로 | |
| JPH0766029B2 (ja) | スキャンインを行う論理装置 |