JPH04339428A - 信号伝送方法と試験回路 - Google Patents
信号伝送方法と試験回路Info
- Publication number
- JPH04339428A JPH04339428A JP11128491A JP11128491A JPH04339428A JP H04339428 A JPH04339428 A JP H04339428A JP 11128491 A JP11128491 A JP 11128491A JP 11128491 A JP11128491 A JP 11128491A JP H04339428 A JPH04339428 A JP H04339428A
- Authority
- JP
- Japan
- Prior art keywords
- test
- electronic circuit
- signal
- analog
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電子回路網における、電
子回路網内部と外部の信号の授受を行う端子を用いて効
率的に信号を伝送する信号伝送方法と試験回路に関する
。
子回路網内部と外部の信号の授受を行う端子を用いて効
率的に信号を伝送する信号伝送方法と試験回路に関する
。
【０００２】近年、電子技術の高集積化が進み、パッケ
ージの内部回路数に比してパッケージの端子数が不足と
なっており、解決方法が必要となっている。
ージの内部回路数に比してパッケージの端子数が不足と
なっており、解決方法が必要となっている。
【０００３】
【従来の技術】電子技術の高性能化、特に半導体技術の
進歩に従って、電子回路の高集積化は激しく進展してお
り、それに対する入出力信号を伝送する端子と内部回路
数のバランスが悪くなってきている。
進歩に従って、電子回路の高集積化は激しく進展してお
り、それに対する入出力信号を伝送する端子と内部回路
数のバランスが悪くなってきている。
【０００４】電子回路は、ＬＳＩパッケージや、プリン
ト板パッケージに実装されているが性能向上のためには
出来るだけ多くの信号を外部とやりとりする必要がある
。以下では、電子回路の試験について、説明するがその
他の機能についても同様である。
ト板パッケージに実装されているが性能向上のためには
出来るだけ多くの信号を外部とやりとりする必要がある
。以下では、電子回路の試験について、説明するがその
他の機能についても同様である。
【０００５】現在、プリント板やＬＳＩ等を試験する際
、それらの入出力ピンやコネクタピン数の制限から、テ
スト用の入出力信号数が限られたものとなっている。 一方、ゲートアレイのゲート数の増加やプリント板での
実装密度の向上により、インターフェイス信号数は、増
加している。
、それらの入出力ピンやコネクタピン数の制限から、テ
スト用の入出力信号数が限られたものとなっている。 一方、ゲートアレイのゲート数の増加やプリント板での
実装密度の向上により、インターフェイス信号数は、増
加している。
【０００６】図５は従来のプリント板パッケージの電子
回路の例を示す。ここで、１１は試験の対象となる電子
回路、１２は電子回路１１の診断のための試験用出力信
号Ｐ を保持するシフトレジスタ、１３はシフトレジス
タ１２の保持データを外部で受け取るシフトレジスタ、
Ａは電子回路１１の入力信号、Ｂは電子回路１１の出力
信号、Ｚは試験入力Ａに対する期待値、４０は出力信号
Ｂ及び試験用出力信号Ｑと期待値Ｚを比較して比較結果
信号を出す比較部である。電子回路１１の診断のために
は電子回路１１の試験用出力は全て外部に出ていること
が理想的である。
回路の例を示す。ここで、１１は試験の対象となる電子
回路、１２は電子回路１１の診断のための試験用出力信
号Ｐ を保持するシフトレジスタ、１３はシフトレジス
タ１２の保持データを外部で受け取るシフトレジスタ、
Ａは電子回路１１の入力信号、Ｂは電子回路１１の出力
信号、Ｚは試験入力Ａに対する期待値、４０は出力信号
Ｂ及び試験用出力信号Ｑと期待値Ｚを比較して比較結果
信号を出す比較部である。電子回路１１の診断のために
は電子回路１１の試験用出力は全て外部に出ていること
が理想的である。
【０００７】しかし、電子回路１１の試験用出力Ｐ は
全て外部に出すためには端子の数が足りないため、電子
回路１１の試験用出力Ｐ をシフトレジスタ１２に一旦
蓄えてシリアルに外部のシフトレジスタ１３に取り出す
方法をとる。 シリアルに信号を取り出すことによって、使用する端子
の数を減らすことが出来る。
全て外部に出すためには端子の数が足りないため、電子
回路１１の試験用出力Ｐ をシフトレジスタ１２に一旦
蓄えてシリアルに外部のシフトレジスタ１３に取り出す
方法をとる。 シリアルに信号を取り出すことによって、使用する端子
の数を減らすことが出来る。
【０００８】そこで、入力信号Ａを電子回路１１に与え
たとき、出力信号Ｂと試験用出力信号Ｐの状態を比較部
４０で期待値Ｚと比較して、期待値Ｚと一致すれば電子
回路１１は入力信号Ａに関して正常であると判定する。 試験の精度を向上させるには、多くの試験用出力信号が
必要である。
たとき、出力信号Ｂと試験用出力信号Ｐの状態を比較部
４０で期待値Ｚと比較して、期待値Ｚと一致すれば電子
回路１１は入力信号Ａに関して正常であると判定する。 試験の精度を向上させるには、多くの試験用出力信号が
必要である。
【０００９】この方法では、シフトレジスタ１２の全部
を取り出して検査しなければならず、そのためにシフト
レジスタ１２及び１３をシフトさせて全部出力させるた
めの時間が必要となって試験時間がかかるし、内部の電
子回路が大きければ、シフトレジスタも大きくなる必要
があった。
を取り出して検査しなければならず、そのためにシフト
レジスタ１２及び１３をシフトさせて全部出力させるた
めの時間が必要となって試験時間がかかるし、内部の電
子回路が大きければ、シフトレジスタも大きくなる必要
があった。
【００１０】
【発明が解決しようとする課題】この為、インターフェ
イス信号を使用してのテスト入力・出力観測しか出来な
い状態になり、障害が発生した時の原因追跡に支障をき
たしているという問題がある。本発明はこのような点に
かんがみて、一つの端子を用いて複数のデジタル信号を
伝送する手段を提供することを目的とする。
イス信号を使用してのテスト入力・出力観測しか出来な
い状態になり、障害が発生した時の原因追跡に支障をき
たしているという問題がある。本発明はこのような点に
かんがみて、一つの端子を用いて複数のデジタル信号を
伝送する手段を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の課題は下記の如く
に構成された信号伝送方法と試験回路によって解決され
る。図１は、本発明の原理図である。
に構成された信号伝送方法と試験回路によって解決され
る。図１は、本発明の原理図である。
【００１２】複数のデジタル信号をデジタルアナログ変
換回路３１により、一つのアナログ信号に変換し、該ア
ナログ信号を端子３２に与えて伝送させ、該端子３２を
伝送した該アナログ信号をアナログデジタル変換回路３
３により元の複数のデジタル信号に変換することにより
、一つの端子を用いて複数のデジタル信号を伝送させる
ように構成する。
換回路３１により、一つのアナログ信号に変換し、該ア
ナログ信号を端子３２に与えて伝送させ、該端子３２を
伝送した該アナログ信号をアナログデジタル変換回路３
３により元の複数のデジタル信号に変換することにより
、一つの端子を用いて複数のデジタル信号を伝送させる
ように構成する。
【００１３】
【作用】複数のデジタル信号をデジタルアナログ変換回
路により、一つのアナログ信号に変換し、該アナログ信
号を端子に与えて伝送させ、伝送した該アナログ信号を
アナログデジタル変換回路により元の複数のデジタル信
号に変換する。
路により、一つのアナログ信号に変換し、該アナログ信
号を端子に与えて伝送させ、伝送した該アナログ信号を
アナログデジタル変換回路により元の複数のデジタル信
号に変換する。
【００１４】
【実施例】図２に、本発明の実施例におけるパッケージ
試験の構成図を示す。図において、１１はパッケージ内
の試験の対象とする電子回路、３１は複数のデジタル信
号をアナログ信号に変換するデジタルアナログ変換回路
（以下Ｄ／Ａ変換回路と略する）、Ｐは電子回路１１に
関する複数の試験用出力信号、３２は信号をパッケージ
の内部と外部の間を伝送する端子、３３は端子３２を経
由したアナログ信号を複数のデジタル信号に変換するア
ナログデジタル変換回路（以下Ａ／Ｄ変換回路と略する
）、Ａは電子回路１１の入力信号、Ｂは電子回路１１の
出力信号、ＱはＡ／Ｄ変換回路３３の出力、Ｚは試験入
力Ａに対する期待値、４０は出力信号Ｂ及び試験用出力
信号Ｑと期待値Ｚを比較して比較結果信号を出す比較部
である。 その他、図５と同一符号の物は同一物である。
試験の構成図を示す。図において、１１はパッケージ内
の試験の対象とする電子回路、３１は複数のデジタル信
号をアナログ信号に変換するデジタルアナログ変換回路
（以下Ｄ／Ａ変換回路と略する）、Ｐは電子回路１１に
関する複数の試験用出力信号、３２は信号をパッケージ
の内部と外部の間を伝送する端子、３３は端子３２を経
由したアナログ信号を複数のデジタル信号に変換するア
ナログデジタル変換回路（以下Ａ／Ｄ変換回路と略する
）、Ａは電子回路１１の入力信号、Ｂは電子回路１１の
出力信号、ＱはＡ／Ｄ変換回路３３の出力、Ｚは試験入
力Ａに対する期待値、４０は出力信号Ｂ及び試験用出力
信号Ｑと期待値Ｚを比較して比較結果信号を出す比較部
である。 その他、図５と同一符号の物は同一物である。
【００１５】図において、電子回路１１に関する試験を
行う動作を説明する。先ず、電子回路１１の入力信号Ａ
を電子回路１１に与える。そして、電子回路１１の出力
信号Ｂを取り出すとともに電子回路１１に関する試験用
出力信号ＰをＤ／Ａ変換回路３１を用いてアナログ信号
に変換する。 変換されたアナログ信号は端子３２を経由してパッケー
ジの外部に導かれ、Ａ／Ｄ変換回路３３によって複数の
デジタル信号になる。この複数のデジタル信号Ｑは、パ
ッケージ内部の試験用出力信号Ｐと同一になる。
行う動作を説明する。先ず、電子回路１１の入力信号Ａ
を電子回路１１に与える。そして、電子回路１１の出力
信号Ｂを取り出すとともに電子回路１１に関する試験用
出力信号ＰをＤ／Ａ変換回路３１を用いてアナログ信号
に変換する。 変換されたアナログ信号は端子３２を経由してパッケー
ジの外部に導かれ、Ａ／Ｄ変換回路３３によって複数の
デジタル信号になる。この複数のデジタル信号Ｑは、パ
ッケージ内部の試験用出力信号Ｐと同一になる。
【００１６】そこで、出力信号Ｂと複数のデジタル信号
Ｑとを出力の期待値Ｚとを比較部４０で比較して電子回
路１１が正常出力を出したかどうかを調べる。このよう
に一つの端子で複数の信号を得ることができ、試験精度
の向上に役立つ。
Ｑとを出力の期待値Ｚとを比較部４０で比較して電子回
路１１が正常出力を出したかどうかを調べる。このよう
に一つの端子で複数の信号を得ることができ、試験精度
の向上に役立つ。
【００１７】また、図３は本発明の別の実施例における
パッケージ試験の構成図であり、この方法を試験用入力
に使用した場合を示す。図において、Ｓは電子回路１１
を試験するための入力信号Ａ以外に必要な試験用入力信
号、ＴはＡ／Ｄ変換回路３３の出力信号で試験用入力信
号Ｓと同じであり、４０は出力信号Ｂと期待値Ｚを比較
して比較結果信号を出す比較部である。その他、図２と
同一符号の物は同一物である。図においては、電子回路
１１を試験するためには入力信号Ａと試験用入力信号Ｓ
とが必要であるため、試験用入力信号ＳはＤ／Ａ変換回
路３１でアナログ信号に変換され、端子３２を経由して
パッケージの内部に入り、Ａ／Ｄ変換回路３３で再度複
数のデジタル信号であるＴに戻される。Ｔは試験用入力
信号Ｓと同じであり、入力信号Ａと同時に電子回路１１
に与えられ、その結果である電子回路１１の出力信号Ｂ
と、期待値Ｚとを比較部４０で比較して正常であるかど
うかを判定する。
パッケージ試験の構成図であり、この方法を試験用入力
に使用した場合を示す。図において、Ｓは電子回路１１
を試験するための入力信号Ａ以外に必要な試験用入力信
号、ＴはＡ／Ｄ変換回路３３の出力信号で試験用入力信
号Ｓと同じであり、４０は出力信号Ｂと期待値Ｚを比較
して比較結果信号を出す比較部である。その他、図２と
同一符号の物は同一物である。図においては、電子回路
１１を試験するためには入力信号Ａと試験用入力信号Ｓ
とが必要であるため、試験用入力信号ＳはＤ／Ａ変換回
路３１でアナログ信号に変換され、端子３２を経由して
パッケージの内部に入り、Ａ／Ｄ変換回路３３で再度複
数のデジタル信号であるＴに戻される。Ｔは試験用入力
信号Ｓと同じであり、入力信号Ａと同時に電子回路１１
に与えられ、その結果である電子回路１１の出力信号Ｂ
と、期待値Ｚとを比較部４０で比較して正常であるかど
うかを判定する。
【００１８】図４は本発明の第三の実施例におけるパッ
ケージ試験の構成図であり、この方法を試験用入力と試
験用出力の双方に使用した場合を示す。図において、３
４は複数のデジタル信号をアナログ信号に変換するＤ／
Ａ変換回路、３５は信号をパッケージの内部と外部の間
を伝送する端子、３６は端子３５を経由したアナログ信
号を複数のデジタル信号に変換するＡ／Ｄ変換回路、Ａ
は電子回路１１の入力信号、Ｂは電子回路１１の出力信
号、Ｐは電子回路１１に関する複数の試験用出力信号、
ＱはＡ／Ｄ変換回路３６の出力、Ｚは試験入力Ａに対す
る期待値、Ｓは電子回路１１を試験するための入力信号
Ａ以外に必要な試験用入力信号、ＴはＡ／Ｄ変換回路３
３の出力信号で試験用入力信号Ｓと同じであり、４０は
出力信号Ｂ及び試験用出力信号Ｑと期待値Ｚを比較して
比較結果信号を出す比較部である。
ケージ試験の構成図であり、この方法を試験用入力と試
験用出力の双方に使用した場合を示す。図において、３
４は複数のデジタル信号をアナログ信号に変換するＤ／
Ａ変換回路、３５は信号をパッケージの内部と外部の間
を伝送する端子、３６は端子３５を経由したアナログ信
号を複数のデジタル信号に変換するＡ／Ｄ変換回路、Ａ
は電子回路１１の入力信号、Ｂは電子回路１１の出力信
号、Ｐは電子回路１１に関する複数の試験用出力信号、
ＱはＡ／Ｄ変換回路３６の出力、Ｚは試験入力Ａに対す
る期待値、Ｓは電子回路１１を試験するための入力信号
Ａ以外に必要な試験用入力信号、ＴはＡ／Ｄ変換回路３
３の出力信号で試験用入力信号Ｓと同じであり、４０は
出力信号Ｂ及び試験用出力信号Ｑと期待値Ｚを比較して
比較結果信号を出す比較部である。
【００１９】図において、電子回路１１に関する試験を
行う動作を説明する。電子回路１１を試験するためには
入力信号Ａと試験用入力信号Ｓとが必要であるため、試
験用入力信号ＳはＤ／Ａ変換回路３１でアナログ信号に
変換され、端子３２を経由してパッケージの内部に入り
、Ａ／Ｄ変換回路３３で再度複数のデジタル信号である
Ｔに戻される。Ｔは試験用入力信号Ｓと同じであり、入
力信号Ａと同時に電子回路１１に与えられ、そして、電
子回路１１の出力信号Ｂを取り出すとともに電子回路１
１に関する試験用出力信号ＰをＤ／Ａ変換回路３４を用
いてアナログ信号に変換する。変換されたアナログ信号
は端子３５を経由してパッケージの外部に導かれ、Ａ／
Ｄ変換回路３６によって複数のデジタル信号Ｑになる。 この複数のデジタル信号Ｑは、パッケージ内部の試験用
出力信号Ｐと同一になる。
行う動作を説明する。電子回路１１を試験するためには
入力信号Ａと試験用入力信号Ｓとが必要であるため、試
験用入力信号ＳはＤ／Ａ変換回路３１でアナログ信号に
変換され、端子３２を経由してパッケージの内部に入り
、Ａ／Ｄ変換回路３３で再度複数のデジタル信号である
Ｔに戻される。Ｔは試験用入力信号Ｓと同じであり、入
力信号Ａと同時に電子回路１１に与えられ、そして、電
子回路１１の出力信号Ｂを取り出すとともに電子回路１
１に関する試験用出力信号ＰをＤ／Ａ変換回路３４を用
いてアナログ信号に変換する。変換されたアナログ信号
は端子３５を経由してパッケージの外部に導かれ、Ａ／
Ｄ変換回路３６によって複数のデジタル信号Ｑになる。 この複数のデジタル信号Ｑは、パッケージ内部の試験用
出力信号Ｐと同一になる。
【００２０】そこで、出力信号Ｂと複数のデジタル信号
Ｑとを出力の期待値Ｚとを比較部４０で比較して電子回
路１１が正常出力を出したかどうかを調べる。この方法
は、本実施例では試験用入力に適用したのであるが、試
験用以外の信号に使用することも可能である。
Ｑとを出力の期待値Ｚとを比較部４０で比較して電子回
路１１が正常出力を出したかどうかを調べる。この方法
は、本実施例では試験用入力に適用したのであるが、試
験用以外の信号に使用することも可能である。
【００２１】
【発明の効果】以上の説明から明らかなように本発明に
よれば一つの端子を用いて複数のデジタル信号を伝送す
る手段を提供するという著しい工業的効果がある。
よれば一つの端子を用いて複数のデジタル信号を伝送す
る手段を提供するという著しい工業的効果がある。
【図１】 本発明の原理図
【図２】 本発明の実施例におけるパッケージ試験の
構成図
構成図
【図３】 本発明の別の実施例におけるパッケージ試
験の構成図
験の構成図
【図４】 本発明の第三の実施例におけるパッケージ
試験の構成図
試験の構成図
【図５】 従来のプリント板パッケージの電子回路の
例
例
１０ 電子回路
１２，１３ シフトレジスタ
１２，１３ シフトレジスタ
Claims (2)
- 【請求項１】 電子回路網に対して信号の授受を行う
方法であって、複数のデジタル信号をデジタルアナログ
変換回路（３１）により、一つのアナログ信号に変換し
、該アナログ信号を端子（３２）に与えて伝送させ、該
端子（３２）を伝送した該アナログ信号をアナログデジ
タル変換回路（３３）により元の複数のデジタル信号に
変換することにより、一つの端子を用いて複数のデジタ
ル信号を伝送させることを特徴とする信号伝送方法。 - 【請求項２】 電子回路網の試験を行うために、該電
子回路網に対して信号の授受を行う試験回路において、
該試験回路に、該電子回路網と外部との試験用信号を送
受するため、一対又は複数対のデジタルアナログ変換回
路とアナログデジタル変換回路とを設けることにより、
複数のデジタル信号を一つのアナログ信号に変換し、該
電子回路網と外部との端子に供給し、再度該アナログ信
号を元の複数のデジタル信号に変換することにより、該
電子回路網の外部端子の数を減少させたことを特徴とす
る試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128491A JPH04339428A (ja) | 1991-05-16 | 1991-05-16 | 信号伝送方法と試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128491A JPH04339428A (ja) | 1991-05-16 | 1991-05-16 | 信号伝送方法と試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04339428A true JPH04339428A (ja) | 1992-11-26 |
Family
ID=14557331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11128491A Withdrawn JPH04339428A (ja) | 1991-05-16 | 1991-05-16 | 信号伝送方法と試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04339428A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015207200A (ja) * | 2014-04-22 | 2015-11-19 | 株式会社デンソー | マイクロコンピュータシステム |
| JP2016201761A (ja) * | 2015-04-14 | 2016-12-01 | 東洋電機製造株式会社 | 故障検出回路 |
-
1991
- 1991-05-16 JP JP11128491A patent/JPH04339428A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015207200A (ja) * | 2014-04-22 | 2015-11-19 | 株式会社デンソー | マイクロコンピュータシステム |
| JP2016201761A (ja) * | 2015-04-14 | 2016-12-01 | 東洋電機製造株式会社 | 故障検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635261A (en) | On chip test system for configurable gate arrays | |
| US4241307A (en) | Module interconnection testing scheme | |
| US4812678A (en) | Easily testable semiconductor LSI device | |
| US5115435A (en) | Method and apparatus for bus executed boundary scanning | |
| EP0254981B1 (en) | Diagnostic circuit | |
| US5130988A (en) | Software verification by fault insertion | |
| US7506233B2 (en) | Interface circuit and method of testing or debugging semiconductor device using it | |
| US5894548A (en) | Semiconductor device having test circuit | |
| US4829237A (en) | Circuit device having a self-testing function and a testing method thereof | |
| KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
| JPH04339428A (ja) | 信号伝送方法と試験回路 | |
| US7409469B2 (en) | Multi-chip digital system having a plurality of controllers with input and output pins wherein self-identification signal are received and transmitted | |
| US7096398B1 (en) | Distributed test control architecture | |
| JP4278360B2 (ja) | マルチチップパッケージｌｓｉのテスト回路 | |
| US6321355B1 (en) | Semiconductor integrated circuit and method of testing the same | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| US6553519B1 (en) | Method for detecting signal transfer errors in near real time in a digital system | |
| KR100483423B1 (ko) | 버스테스트장치 | |
| JP2867930B2 (ja) | 半導体装置 | |
| JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 | |
| KR20000021308A (ko) | 복합 반도체 장치의 메모리 테스트 장치 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JP2944325B2 (ja) | スキャンパス診断回路 | |
| CN116125247A (zh) | 使用时钟门控方案的测试电路和包括其的集成电路 | |
| JPH0534416A (ja) | 半導体論理集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |