TW305956B - - Google Patents

Description

A7 亡？.广.._ 〇 〇 51? 〇 b 經濟部中央標準局員工消費合作社印製 五、 發明説明 (1 ) 1 I C 發 明 所 靥 之 技 術 領 域 1 1 I 本 發 明 係 有 關 匯 流 排 保 持 ( Bus ho Id ) 電 路 > 尤 其 適 1 1 宜 於 對 匯 流 排 線 連 接 有 使 用 與 匯 流 排 保 持 電 路 相 異 之 電 源 1 I 請 1 I 電 壓 來 動 作 之 輸 出 電 路 時 所 使 用 者 有 關 〇 先 閱 1 1 1 背 1 1 之 1 C 先 前 技 術 ) 注 意 1 事 1 信 號 在 電 腦 等 之 電 子 設 備 ， 乃 由 共 有 的 匯 流 排線 來 轉 項 再 1 填 1 送 0 將 在 圖 5 顯 示 配 設 有 輸 出 電 路 於 匯 流 排 線 1 0 1 上 之 馬 本 裝 I 例 子 0 匯 流 排 線 1 0 1 上 連 接 有 二 狀 態 緩 衝 器 ( Tr i s t a t e 頁 '—^ 1 1 Bu f f e r ) T B 1 及 丁 B 2 之 個 個 輸 出 端 而 三 狀 態 緩 衝 器 1 1 T B 1 及 T B 2 均 爲 C Μ 0 S ( 互 補 金 靥 氧 化 半 導 體 ) 之 1 1 稱 造 且 供 nfjg 應 個 別 爲 相 異 之 電 源 電 壓 V C C 1 V C C 2 訂 1 I 三 狀 態 緩 衝 器 T B 1 當 輸 入 低 位 準 之 促 成 信 號 / 1 1 1 E N 1 之 時 就 成 爲 活 性 ( 主 動 ) 而 輸 出 對應 於 資 料 信 1 1 衝 線 號 I N 1 之 信 號 給 予 匯 流 排 線 1 0 1 上 〇 狀 態 緩 器 1 T B 2 當 輸 入 低 位 準 之 促 成 信 號 / E N 2 之 時 就 成 爲 1 1 主 動 而 輸 出 對 ryte 應 於 資 料 信 m I N 2 之 信 號 給 予 匯 流 排 I 1 0 1 上 0 當 促 成 信 號 / Ε N 1 / E N 2 成 爲 商 位 準 之 1 時 個 個 三 狀 態 緩 衝 器 Τ Β 1 T B 2 就 成 爲. 使 止 ( 不 活 1 1 I 動 ) > 而 輸 出 就 成 爲 高 阻 抗 狀 態 〇 1 I 再 者 > 在 匯 流 排 線 1 0 1 設 有 匯 流 排 保 持 電 路 1 0 2 Γ 〇 該 匯 流 排 保 持 電 路 1 0 2 9 乃 以 正反器 機 構 來 使 匯 流 排 I 1 線 1 0 1 上 之 信 位 準 9 保 持 於 電 源 電 壓 V C C 或 接 地 電 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）

Su5^56 A7 B7 五、發明説明（2 ) 壓V s s之任一方之位準。匯流排保持電路10 2係具備 被串聯成2階段之反相器IN101及IN102 ，並使 反相器I N 1 0 1之輸出端子和反相器I N 1 〇 2之輸入 端子形成共同地連接於匯流排線101。反相器IN 1 0 1及I N1 〇 2係以供應與電源電壓Vc c l及 Vc c 2相異之電源電壓Vc c來動作者。 當從三狀態緩衝器TB 1或TB 2之任一方輸出信號 ，而使匯流排線1 0 1之電位成爲邏輯「1」或「0」之 任一之位準時，匯流排保持電路1 0 2就會保持該位準。 甚至三狀態緩衝器TB 1及TB 2成爲高阻抗狀態之後， 亦可由匯流排保持電路1 0 2來保持匯流排線1 0 1之位 準》因此，在三狀態緩衝器TB 1及TB 2成爲高阻抗狀 態之後，可防止由雜音或漏（電）流等而使匯流排線 101之位準產生變動之情事。 以如上述，匯流排保持電路1 g 2乃以保持匯流排線 1 0 1之邏輯位#爲其目的而設f者，乃抑制驅動力成對 於驅動匯流排線1 0 1之三狀態緩衝器TB 1及TB 2等 之電路動作賦與妨礙之小之狀態。 惟在三狀態緩衝器作成爲CMO S結構之時，輸出段 就成爲配設有P垂導Μ 0 S型電晶體和N.通道Μ Ο S型電 晶體。爲此，在三狀態緩衝器之输串端子，將連接Ρ通道 電晶體之Ρ型汲極擴散層，致使在輸出端子和Ρ通道電晶 體之反閘（Back Gate )之間，會形成寄生Ρ η接面二極 體》 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0 X 297公釐） ^ ^ 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 305^56 A7 B7_ 五、發明説明（3 ) 今，假設個別供予三狀態緩衝器τ B 1 、T B 2之電 源電壓Vccl、Vcc2之間，具有VcclCVcc 2之關係。再者，假設在三狀態緩衝器T B 2输出與電源 電壓Vc c 2相等之位準信號至匯流排線1 Ο 1時，可在 電源電壓Vc c 1 、Vc c 2，和三狀態緩衝器TB2之 輸出端子與輸出段之P通道電晶體之汲極擴散層之間之寄 生Ρ η接面之固定（builtin)電壓V f之間，會成立 Vc c l+Vf<Vc c 2之關係。而該狀況時，寄生二 極體會朝順向（前向）被加偏壓。其結果，將會藉寄生二 極體，從電源電壓V c c 2端子令不必要之電流流動至電 源電壓V c c 1。 爲此，申請人爲了作爲解決如此之問題之三狀態緩衝 器，而在日本國專利特願平6 - 1 9 4 3 2提案如個別顯 示於圖7及圖8之電路。 然而，在匯流排保持電路，仍產生與上述之三狀態緩 衝器同樣之問題。 將在圖6顯示習知之匯流排保持電路的結構4將予以 串聯使P通道電晶體P 1 Ο 1 ，N通道電晶體N 1 〇 1串 聯於電源電壓V c c端子和接地電壓V s s端子之間的反 相器IN102，及與該反相器IN102成並列之使P 通道電晶體P 1 0 2 ，N通道電晶體N1 0 2成串聯於電 源電壓V c c端子和接地電MV s s端子之間的反相器 I N 10 1 ，並使反相器I N 1 0 2之輸入端子和反相器 I N 1 0 1之輸出端子，形成共同地被連接於要對於匯流 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） | ； 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 -6 - 經濟部中央標準局員工消費合作杜印製 A7 B7 _ 五、發明説明（4 ) 排線1 0 1連接用之輸出端子L 〇 u t ° 若假設在要供應於三狀態緩衝器τ 1 1及τ马2之電 源電壓V c c 1及V c c 2，和要供予該匯流排保持電路 之Vc c之間，會成立爲Vc c<V c c 1<V cc 2之 關係，且假設匯流排線1 Ο 1之位準形成爲與電源電壓 Vc c 1或Vc c 2之任一方相同之狀態。則在與寄生於 被連接於上述匯流排保持電路之輸出端子L 〇 u t之輸出 段反相器I N 1 Ο 1所具有之P通道電晶體P 1 〇 2之汲 極擴散層和反閘（Back gate)之間的Ρ η接面二極體P ND 1 〇 1之固定電位V f之間，ί具備有V c c+V f < V c c 1 <Vc c 2之關译之時，在寄生Ρ η接面二極體 P ND 1 〇 1會形成在順向被加偏壓之狀態。其結果，可 形成藉該二極體P ND 1 Ο 1來使不必要之電流，從在於 電源電壓V c c 1或Vcc 2之位準之輸出譎子L 〇 u t 流動至電源電壓V c c端子。 〔發明擬解決之課題〕 如上述，（在習知之匯流排保持電路，當連接有供應與 匯流排保持電路爲相異之電源電壓之輸出電路至匯流排線 之時，由於匯流排保持電路內之寄生二極體之緣故，而具 有所謂不必要之電流會流動到電源端子之問題。 本發明係鑑於上述之情事所發明者，其目的爲，擬提 供一種甚至在對於匯流徘線連接有將供應與匯流排保持電 路相異電瘦電壓之輸出電路之場合，亦可防止在匯流排保 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ， - ^ 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 ___B7_ 五、發明説明（5 ) 持電路將不必要之電流流動至電源端子之匯流排保持電路 〇 〔解決課題之手段〕 本發明之匯流排保持電路係構成爲具備有； 將第1之P通道電晶體之兩端和第1之N通道之兩端 形成串聯於第1之電源電壓端子和第2之電源電壓端子之 間，並使前述第1之P通道電晶體之閘極及前述第1之N 通道電晶體之閘極，共同被連接於匯流排線之輸入段反相 器，及 將第2、第3之P通道電晶體之兩端和第2之N通道 電晶體兩端形成串聯於前述第1之電源電壓端子和前述第 2之電源電壓端子之間，並使前述第2之P通道電晶體之 閘極連接於前述匯流排線，前述第3之P通道電晶體之閘 極及前述第2之N通道電晶體之閘極，則共同連接於前述 第1之P通道電晶體之汲極及前述第1之N通道電晶體之 汲極，而前述第3之P通道電晶體之汲極及前述第2之N 通道電晶體之汲極形成共同連接於前述匯流排線之輸出段 反相器》 再者，前述第1 、第2、第3之P通道電晶體之反閘 (Back gate)則被連接於前述第3之P通道電晶體之源 極。 在於構成如上述之電路中，亦可在第1之電源電壓端 子和第3之P通道電晶體之源極間，連接著閘極被連接於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ ----.--^---I------tr------# (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印裝 A7 B7 五、發明説明（6 ) 汲極之第4之P通道電晶體。 而在具有被連接於输入段反相器之輸出側之输出端子 之狀況時，就可連接該輸出端子於被連接於匯流排線之其 他輸入側。 又在該等匯流排保持電路，將第1之P通道電晶體之 反閘連接於第1之電源電壓端子亦可。 再者，將输入段反相器之臨限值電壓，設定成在於從 匯流排線接收信號之其他電路之臨限值電壓以下亦可。又 亦可令第2及第3之P通道電晶體予以形成於與被連接於 匯流排線之其他電路所具有之P通道電晶體爲相異之N型 阱內，或在被形成於P型半導體基板之表面部分之N型阱 內，予以形成第1 、第2及第3之P通道電晶體亦可。 〔發明實施之形態〕 以下，將對於本發明之實施形態，以參照圖式來說明 〇 圚1係顯示依據本發明之第1實施形態之匯流排保持 電路之結構。將在電源電壓V c c端子和接地電壓V s s 端子之間，予以串聯P通道電晶體P 1及N通道電晶體N 1來構成反相器IN1 »該反相器IN1之输入端子，乃 被連接於要連接於匯流排線之輸出端子L 〇 u t 。而反相 器I N 1之輸出端子L1係被連接於由P通道電晶體P 2 及N通道電晶體N 2所形成之反相器I N 2之輸入端子， ..... ,,圓 至於反相器I Γ12之輸出端子則被連接於输出端子 本紙悵尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ^ 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) -9 -

Sd5b56 at B7 經濟部中央標隼局員工消費合作社印装 五、 發明説明 (T ) 1 I L 0 U t 〇 1 I 在 本 實 施 形 態 » 更 在 反 相 器 I N 2 之 P 通 道 電 晶 體 1 1 P 2 之 源 極 和 電 源 電 壓 V C C 端 子 之 間 9 予 以 連 接 閘 極 被 1 I 請 1 I 連 接 於 汲 極 之 P 通 道 電 晶 體 P 3 並 與 該 P 通 道 電 晶 體 先 閱 1 I 讀 1 1 P 3 成 並 列 9 而 在 電 源 電 壓 V C C 端 子 和 P 通 道 電 晶 體 背 ft 1 P 2 之 源 極 間 > 予 以 連 接 P 通 道 電 晶 體 P 4 0 至 於 P 通 道 /意 1 * 電 晶 體 P 4 之 閘 極 則 被 連 接 於 輸 出 端 子 L 0 U t 0 項 再 1 填 1 而 P 通 道 電 晶 體 P 1 P 4 之 反 閘 亦 即 9 形 成 有 電 寫 本 裝 » 晶 體 P 1 P 4 之 N 型 阱 1 全 部 均 被 連 接 於 P 通 道 電 晶 體 頁 '---- 1 1 P 2 之 源 極 〇 N 通 道 電 晶 體 N 1 及 N 2 之 反 閘 則 共 同 地 1 1 被 設 定 成 接 地 電 位 V S S 〇 1 1 具 備 有 如 此 結 構 之 本 實 施 形 態 之 動 作 係 形 成 如 下 〇 訂 I ( 1 ) 被 連 接 於 連 接 在 輸 出 端 子 L 0 U t 的 匯 流 排 之 1 1 輸 出 電 路 當 輸 出 接 地 電 壓 V S S 然 後 輸 出 電 路 之 輸 I 1 I 出 成 爲 高 阻 抗 狀 態 之 狀 況 0 1 1 線 若 输 出 端 子 L 0 U t 爲 接 地 電 壓 V S S 之 時 就 從 反 1 相 器 I N 1 输 出 電 源 尾 壓 V C C 而 反 相 器 I N 2 之 P 通 1 1 道 電 晶 體 P 2 成 爲 斷 路 ( 0 F F ) N 通 道 電 晶 體 N 2 則 1 成 爲 接 通 ( 〇 N ) 0 由 而 » 被 連 接 於 反 相 器 I N 2 之 輸 出 1 端 子 之 輸 出 端 子 L 0 U t 之 電 位 » 就 會 被 保 持 於 接 地 電 壓 1 I V S S 0 而 輸 入 接 地 電 壓 V S S 於 閘 極 之 P 通 道 電 晶 體 raS. P 1 I 4 成 爲 接 通 « 使 得 P 通 道 電 晶 體 P 4 及 P 3 之 汲 極 和 P 通 1 道 電 晶 體 P 2 之 源 極 就 成 爲 電 源 電 壓 V C C 〇 因 此 * 在 該 1 1 電 路 內 部 * 並 未 存 在 有 阻 抗 爲 高 之 節 點 〇 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨OX 297公釐） 一 10 - A7 B7 經济部中央樣準局貝工消費合作社印製 五、 發明説明 (8 ) 1 I ( 2 ) 當 被 連 接 於 連 接 在 輸 出 端 子 L 0 U t 之 匯 流 排 I 1 I 線 的 輸 出 電 路 > 輸 出 較 電 源 電 壓 V C C 更 高 之 V C C 1 或 1 1 V C C 2 之 输 出 > 然 後 9 輸 出 電 路 之 输 出 成 爲 高 阻 抗 狀 態 --—V 1 I 請 1 I 之 場 合 時 〇 先 閱 1 | 讀 1 I 輸 出 端 子 L 0 U t 之 電 位 V C C 1 或 V C C 2 > 將 會 背 ft I 之 1 輸 入 於 反 相 器 I N 1 » 並 輸 出 接 地 電 壓 V S S 來 供 予 反 相 注 意 1 事 1 器 I N 2 〇 在 反 相 器 I N 2 t P 通 道 電 晶 體 P 2 成 接 通 9 項 再 1 填 1 N 通 道 電 晶 體 N 2 則 成 爲 斷 路 〇 由 而 » 輸 出 端 子 L 0 U t 寫 本 裝 之 電 位 V C C 或 V C C 2 雖 可 由 P 通 道 電 晶 體 P 2 而 傳 達 頁 s_✓ 1 1 致 使 反 相 器 I N 2 之 輸 出 端 子 之 電 位 成 爲 V C C 1 或 1 1 V C C 2 惟 如 將 後 述 般 該 電 位 在 m 上 並 撕 法 加 以 保 1 I 持 0 訂 I 又 由 於 P 通 道 電 晶 體 P 2 成 爲 接 通 而 被 連 接 於 該 電 1 | 晶 體 P 2 之 源 極 之 N 型 阱 N W 1 在 動 態 上 會 形 成 與 汲 極 1 1 I 爲 同 一 efi· 尾 位 之 V C C 1 或 V C C 2 0 再 者 P 通 道 電 晶 體 1 1 線 1 1 P 3 及 P 4 由 於 閘 極 及 源 極 之 電 位 爲 相 等 而 會 成 爲 斷 路 在 P 通 道 電 晶 體 P 3 之 源 極 和 N 型 阱 N W 1 之 間 > 1 I 將 會 存 在 有 寄 生 P η 接 面 二 極 體 P N D 1 〇 由 於 較 P 通 道 1 I 電 晶 體 P 3 之 源 極 電 位 V C C N 型 阱 N W 1 之 電 位 1 1 1 V C C 1 或 V C C 2 之 — 方 爲 更 髙 t 因 而 » 在 二 極 體 1 P N D 1 會 形 成 被 施 加逆 偏 壓 〇 因 此 y 甚 至 在 輸 出 端 子 ί L 0 U t 被 施 加 較 電 源 電 壓 V C C 更 高 之 電 位 ♦ 亦 可 防 止 1 1 流 動 不 必 要 之 電 流 至 電 源 電 壓 V C C 端 子 之 倩 事 產 生 〇 1 1 本紙張尺度適用中國國家標孪（CNS ) A4規格（210X29?公釐） 經濟部中央棣準局員工消費合作杜印製 A7 B7 五、發明説明（9 ) (3 )當輸出端子Lou t之電位Vc c 1或 Vc c 2 ，由於漏（電）流而逐漸下降，而成爲較電源m 壓更低之場合時。 假設P通道電晶體P 3及P 4之臨限値電壓爲V t P (負値），在二極體PND1之ρη接面部之固定電位爲 Vf ，再者，輸出端子Lout之電位爲Vout ，且在 電源電壓Vc c和電位Vou t之間，會使下面公式（1 )成立之時，P通道電晶體P 4就形成在於斷路狀態。又 P通道電晶體P 3 ，亦形成在於斷路狀態。

Vc c — I V t ρ 丨〈Vou tSVc c ......... ( 1 ) 如此之場合時，會使輸出端子L 〇u t之電位提升至 電源電壓V c c者，係爲寄生ρ η接面二極體PND 1。 因此，輸出端子Lou t之電位Lou t爲如以下之公式 (2)〇

Vou t— Vcc— Vf ......... ( 2 ) 當電源電壓Vc c端子之漏電迤爲極大，而電位 Vou t形成爲Vc c — I V.t ρ |時，ρ通道電晶體P 3及P4就成爲接通。由而，可增大提升電位Vou t之 力量。甚至由於電源雜訊等之影_，而電位Vou t暫時 性地形成較Vc c_ I V t ρ I更下降，亦可由寄生ρη • .............-——— 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）.|9 - "* Γ 裝 訂 Λ&. (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（10 ) 接面二極體PND1 ，P通道電晶體R 3及P 4而被提升 0 因此，以設定二極體PND1、P薄道二極體、P 3及 P 4之驅動力成爲所期盼之大小，就可獏得適當大小之提 ' ； 升電流，而可實現所謂Vc c — ! Vt p I <Vou t之 關係。 , 以如上述，依據本實施形態，可保持輸出端子 Von t之電壓Von t於上述（1 )式之範圍內。而如 此之保持電位V 〇 u t ，在被連接於匯流排線中之輸入電 路上，有需要作爲高位準來加以認識之必要。假設輸入電 路之臨限値爲V t h c之時，若此臨限値V t h c可滿足 VthcCVcc— IVtp丨之關係之時，可無異議之 下來判斷爲蒉位.準.。 經濟部中央標準局員工消費合作社印製 (請先聞讀背面之注意事項再填寫本頁) 接著，對於本發明之第2實施形態，以使用圖2來加 以說明。與第1之實施形態加以比較之時，就在反相器 I N 1之輸出節點t 1予以拉出，而作爲對於未圖示之其 他輸入電路之輸入信號I NA來使用之乙點，及P通道電 晶體P 1之反閘被接到電源電壓Vc c端子之乙點有所相 差異。其他之結構係與第1實施形態爲相同，且與上述之 第1實施之場合同樣來動作，以保持輸出端子v m—之 電位。 本實施形態之特徵爲，反相器I N 1兼備有，作爲在 本來之匯流排保持電路之初階段反相器之功能，及作爲在 接受輸出於匯流排之電位之其他输入電路之輸入段反相器 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（210X 297公釐）_ 13 - M濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（11 ) 之功能之處，爲其特徵。由而，可獲得如下之效果。 (1 )可減少在積體電路整體中反相器所佔有之比例 〇 (2 )可令匯流排保持電路之初階段反相器I N 1之

I 臨限值，和接受所輸出於匯流排之電位的輸入電路之反相 器臨限值形成爲完全一致》因此，與個別配設該等反相器 之場合加以比較時，可對於匯流排線上之信號位準由於電 源雜訊等而產生變動時之容許度會提髙。爲了要使對於雜 訊之容許度更加以增進，只要構成初階段反相器I N 1之 電路臨限值電壓，成爲在接收匯流排線上之信號用之其他 輸入電路之電路臨限值中之最爲低之值以下就可。 甚至予以個別配設該等反相器之場合，且如上述（2 )項所述擬增進對於雜訊之容許度之時，則只要令在圖1 之初階段反相器IN1之P通道電晶體P1及N通道電晶 體N 1之驅動比，及接受在該匯流排保持電路所保持之匯 流排線上之信號用之其他輸入電路之反相器之驅動比使之 成爲一致，就可獲得上述（2 )項之效果。 本發明之第3實施形態，係具備如圖3所示之結構。 在此實施形態，其特徵爲，去除在圖1中之P通道電晶體 P 3，並予以形成附加並非爲寄生之ρ η接面二極體D 1 作爲替代之處。至於其他元件，而與圖1所示者爲同一元 件者，則附上同一之符號並省略其說明，以此第3之實施 形態之結構，亦可產生與第1 、第2之實施形態同樣，在 輸出端子Vo u t施加有較電源電壓Vc c更高之電壓時 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）_ ~ -------^---^------.玎------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（l2 ) ，可防止不必要之電流流入於電源電壓V C C端子。若與 第1之實施加以比較時，由於在本實施形態有刪除P通道 電晶體P 3，因而，雖使要提升N型阱NW1之能力變爲 低，惟可由新附加之二極體D 1之外，可由P通道電晶體 P 4，及寄生於該電晶體P 4之源極。反閘間之寄生ρ η 接面二極體，而予以提升（pull up) Ν型阱NW1。 在圖4，將顯示本發明之第4實施形態。此實施形態 乃相當於從圖1之第1實施形態刪除P通道電晶體P 3之 狀況者。提升N型阱NW1係由P通道電晶體P4，及寄 生於該電晶體P 4之源極，反閘間之ρ η接面二極體 P N D 2來進行，以所謂要提升Ν型阱NW1之驅動能力 之乙點言，具有Ρ通道電晶體Ρ 3之第1實施形態，或具 備二極體D 1之第2實施形態之結構者Μ爲高。 以上所陳述之實施形態，均靥於一個例子，並非作爲 限定本發明用者，例如個別顯示於圖1〜圖4之第1〜第 4之實施形態，替代連接Ρ通道電晶體Ρ 1之反閘（ back gate )於Ν型阱NW1，予以連接於電源電.壓 V c c端子亦可。但在該情況時，有必要令所要形成之N 型阱成電性之分開，以使P通道電晶體P1之反閑電位和 P通道電晶體P 2〜P 4之反閘電位形成不相同。因此， 以如上述之實施形態，將所有之P型通道電晶體形成爲相 同之N型阱，反而可予以縮小所佔於電路基板上之面稹。 亦可在圖1所示之實施形態，予以去除P通道電晶體 P 4。惟P通道電晶體P j乃與P通道電晶體ί3、3有所不 ----— 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 15 _ ' ~~ ^ ·- 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印裝 五、 發明説明 〔13) 1 | 同 » 而 是 在 閘 極 i 直 接 輸 入 有 輸 入 端 子 V 0 U t 之 電 位 9 1 1 因 而 對 於 端 子 V 0 U t 之 電 位 變 化 之 應 敏 度 極 爲 高 0 爲 此 1 1 » 若 要 增 進 對 於 輸 出 端 子 V 0 U t 之 電 位 變 化 的 應 答 ( 響 /·—S 1 I 請 1 1 應 ) 性 則 以 配 設 P 通 道 電 晶 體 P 4 爲 理 想 9 先 閱 1 I 讀 1 至 於 被 連 接 於 匯 流 排 線 之 三 狀 態 緩 衝 器 等 之 输 出 電 路 背 ϊέ 1 I 之 輸 出 段 之 P 通 道 電 晶 體 ( 例 如 圖 7 之 P 通 道 電 晶 體 之 注 意 1 1 Ρ 2 0 1 > 圖 8 之 P 通 道 電 晶 體 P 3 0 1 ) 之 反 閘 電 位 ， 事 項 再 1 1 1 最 好 予 以 形 成 不 同 之 N 型 阱 以 與 在 本 發 明 之 匯 流 排 保 持 填 寫 本 1 裝 電 路 之 P 通 道 電 晶 體 之 反 閘 電 位 形 成 爲 不 同 嫌 /士 爲 理 想 0 頁 1 1 由 於 輸 出 電 路 而 匯 流 排 線 之 電 位 從 接 地 電 位 V S S 朝 電 源 1 1 電 壓 V C C 上 升 之 過 程 時 會 形 成 例 如 令 圖 1 之 輸 出 端 子 1 I V 0 U t 之 電 位 開 始 朝 電 源 電 壓 V C C 上 升 而 初 階 段 反 訂 I 向 器 I N 1 之 輸 出 節 點 L 1 則 會 朝 接 地 電 位 V S S 下 降 〇 1 1 | 則 Ρ 通 道 電 晶 體 P 2 成 接 通 N 通 道 電 晶 體 N 2 會 成 爲 斷 1 1 1 路 « 由 而 输 出 端 子 V 0 U t 之 電 位 可 藉 P 通 道 電 晶 體 1 1 Ρ 2 之 源 極 傳 達 給 予 N 型 阱 N W 1 致 使 在 於 V C C — 線 1 V f 之 附 近 之 N 型 阱 N W 1 之 電 位 產 生 所 謂 成 暫 時 性 地 被 1 1 拉 下 之 現 象 〇 | 當 成 爲 如 上 述 狀 況 時 若 未 在 驅 動 匯 連 排 線 之 其 他 輸 1 •1 出 電 路 之 輸 出 段 之 P-通 道 電 晶 體 ( 例 如 圖 7 之 P 通 道 電 晶 1 1 I 體 螓 P 2 0 1 圖 8 之 P 通 道 電 晶 體 P 3 0 1 ) 予 以 成 1 於 與 形 成 有 本 發 明 之 P 通 道 電 晶 體 之 N 型 阱 爲 相 同 之 N 型 1 阱 內 時 » 將 亦 曾 同 時 形 成 拉 下 其 他 輸 出 電 路 之 輸 出 段 之 P 1 1 通 道 電 晶 體 之 反 閘 電 位 〇 其 結 果 > 本 來 並 非 爲 活 性 狀 態 之 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐） 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明（W ) 其他電路之輸出段之P通道電晶體接通，而具有可藉該電 晶體流動不必要之電流至電源電壓端子之虞。因此’將输 出電路之输出段之P通道電晶體之反閘，及匯流排電路之 P通道電晶體之反閘，應個別形成於電性爲分開之N型阱 ，以形成各電位成爲相異爲理想。 又本發明之P通道電晶體，亦可形成於P型宇導體基 板表面部分之N型阱內的表面部分，或亦可在N型半導體 基板之表面部分深處予以形成P型阱，並在其中形成N型 阱且在該N型阱內之表面部分，予以形成P通道電晶體。 〔發明之效果〕 如上所說明，依據本發明之匯流排保持電路，係一種 被連接於匯流排線之輸力端反相器，及被連接於該輸入段 反相器之輸出側及匯流排線之間之輸出段反相器，並以連 接第2、第3之P通道電晶體，第2之N通道電晶體於第 1之電源電壓端子和第2之電源電壓端子之間形成串聯， 且至少令第2、第3之P通道電晶體之反閘被連接於第3 之P通道電晶體之源極之時，則甚至在施加較電源電壓更 ....."... 高電位於匯流排線之場合，亦可在寄生於第2之P通電 晶體之源極和反閘之間之二極體兩端會施加逆偏壓電壓， 因此，可防止流動不必要之電流至第1之電源電壓端子之 ..........··"-- . 情事產生）。 〔圖示之簡單說明〕 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0乂297公釐） ~ ' -------.I---^------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印*. A 7 _______B7_ 五、發明説明（I5 ) 圖1係顯示依據本發明之第施形態之匯流排保持 電路結構的電路圖。 圖2係顯示依據本發明之第2實施形態之匯流排保持 電路結構的電路圖。 Η 3係顯示依據本發明之第3實施形態之匯流排保持 電路結構的電路圖。 圖4係顯示依據本發明之第4實施形態之匯流排保持 電路結構的電路圖< 圖5係顯示可適用本發明之匯流排保持電路之匯流排 保持電路，及連接有輸出電路之匯流排線的方塊圖。 ffl6係顯示傳統（習知）之匯流排保持電路結構的電 路圖。 圖7係顯示習知之輸出電路結構的電路圖。 圖8係顯示習知之其他輸出電路結構的電路圖。 〔符號之說明〕 P1、P2、P3'P4:P通道電晶體 N1、N2、N3:N通道電晶體 1 N 1 、1 N 2 :反相器 V 〇 u t :输出端子 PND1、PND2 :寄生pn接面二極體 D1 : pn接面二極體 TB1、TB2:三狀態緩衝器 1 0 1 :匯流排線 本紙涑尺度適用中國國家揉準（CNS_j"A4規格（210X297公釐) ~~ I . ； 裝 訂 線 (請先閣讀背面之注意事項再填寫本頁)

Claims (1)

1. 經濟部中央橾率局負工消费合作社印装 A8 B8 • 3u5b56_^__ 々、申請專利範圍 1 . 一種匯流排保持電路，其特徵爲：具備有： 將第1之P通道電晶體之兩端和第1之N通道之兩端 形成串聯於第1之電源電壓端子和第2之電源電壓端子之 間，並使前述第1之P通道電晶體之閘極及前述第1之N 通道電晶體之閘極，共同被連接於匯流排線之輸入段反相 器，及 - 將第2 、第3之P通道電晶體之兩端和第2之N通道 電晶體兩端形成串聯於前述第1之電源電壓端子和前述第 2之《源電壓端子之間，並使前述第2之P通道電晶體之 閘極連接於前述匯流排線，前述第3之P通道電晶體之閘 極及前述第2之N通道電晶體之閛極，則共同連接於前述 第1之P通道電晶體之汲極及前述第1之N通道電晶體之 汲極，而前述第3之P通道電晶體之汲極及前述第2之N 通道電晶體之汲極形成共同連接於前述匯流排線之輸出段 反相器， 且，前述第1、第2、第3之P通道電晶體之反閘（ Back gate )則被連接於前述第3之P通道電晶體之源極 0 2 .—種匯流排保持電路，其特徵爲：具備有： 將第1之P通道電晶體之兩端和第1之N通道之兩端 形成串聯於第1之電源電壓端子和第2之電源電壓端子之 間，並使前述第1之P通道電晶體之閘極及前述第1之N 通道電晶體之閘極，共同被連接於匯流排線之輸入段反相 器，及 本紙張尺度逋用中國國家橾準（CNS ) A4規格（210X297公釐） I n H. ^ 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) -19 - 經濟部中央標準局貝工消費合作社印裝 A8 B8 C8 D8 六、申請專利範圍 將第2、第3之P通道電晶體之兩端和第2之N通道 電晶體兩端形成串聯於前述第1之電源電壓端子和前述第 2之電源電壓端子之間，並使前述第2之P通道電晶體之 閘極連接於前述匯流排線，前述第3之P通道電晶體之閘 極及前述第2之N通道電晶體之閘極，則共同連接於前述 第1 P通道電晶體之汲極及I前述第1之N通道電晶體之汲 極，而前述第3之P通道電晶體之汲極及前述第2之N通 道電晶體之汲極形成共同連接於前述匯流排線之输出段反 相器， 且前述第1之P通道電晶體之反閘乃被連接於前述第 1之電'源電壓端子，而前述第2、第3之P通道電晶體之 反閘則被連接於前述第3之P通道電晶體之源極。 3 . —種匯流排保持電路，其特徵爲：具備有： 將第1之P通道電晶體之雨端和第1之N通道之兩端 形成串聯於第1之電源電壓端子和第2之電源電壓端子之 間，並使前述第1之P通道電晶體之閘極及前述第1之N 通道電晶體之閘極，共同被連接於匯流排線之輸入段反相 器，及 將第2、第3之P通道電晶體之兩端和第2之N通道 電晶體兩端形成串聯於前述第1之電源電壓端子和前述第 2之電源電壓端子之間，在前述第1之電源電壓端子和前 述第3之P通道電晶體之源極之間，予以連接閛極被連接 於汲極之第4之P通道電晶體，而前述第2之P通道電晶 體之閘極被連接於前述匯流排線，前述第3之P通道電晶 本紙張尺度適用中國國家橾準（CNS ) A4現格（210X297公釐） , ^ 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 20 經濟部中央標準局負工消费合作社印製 3υδϋ56 ^ D8 々、申請專利範圍 體之閘極及第2之Ν通道電晶體之閘極，共同被連接於前 述第1之Ρ通道電晶體之汲極和前述第1之Ν通道電晶體 之汲極，前述第3之Ρ通道電晶體之汲極及前述第2之Ν 通道電晶體之汲極予以共同被連接於前述匯流排線之輸出 段反相器， 且前述第1、第2、第I 3及第4之Ρ通道電晶體之反 閘，則被連接於前述第3之Ρ通道電晶體之源極。 4 . 一種匯流排保持電路，其特徵爲：具備有； 將第1之Ρ通道電晶體之兩端和第1之Ν通道之兩端 形成串聯於第1之電源電壓端子和第2之電源電壓端子之 間，並使前述第1之Ρ通道電晶體之閘極及前述第1之Ν 通道電晶體之閘極，共同被連接於匯流排線之輸入段反相 器，及 將第2、第3之Ρ通道電晶體之兩端和第2之Ν通道 電晶體兩端形成串聯於前述第1之電源電壓端子和前述第 2之電源電壓端子之間，在前述第1之電源電壓端子和前 述第3之Ρ通道電晶體之源極之間，予以連接閘極被連接 · 於汲極之第4之Ρ通道電晶體，而前述第2之Ρ通道電晶 體之閘極被連接於前述匯流排線，前述第3之Ρ通道電晶 體之閘極及第2之Ν通道電晶體之閘極，共同被連接於前 ‘ 述第1之Ρ通道電晶體之汲極和前述第1之Ν通道電晶體 之汲極，前述第3之Ρ通道電晶體之汲極及前述第2之Ν 通道電晶體之汲極予以共同被連接於前述匯流排線之輸出 段反相器， 本紙張尺度逋用中國國家橾準（CNS ) Α4規格（210Χ 297公釐） _ ;—- 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) -21 - 經濟部中央標準局貝工消费合作社印製 A8 B8 C8 _ D8 六、申請專利範圍 且前述第1之p通道電晶體之反閘乃被連接於前述第 1之電源電壓端子，而前述第2、第3及第4之P通道電 晶體之反閘則被連接於前述第3之P通道電晶體之源極。 5. —種匯流排保持電路，其特徵爲：具備有： 將第1之P通道電晶體之兩端和第1之N通道之兩端 形成串聯於第1之電源電壓„端子和第2之電源電Μ端子之 間，並使前述第1之Ρ通道電晶體之閘極及前述第1之Ν 通道電晶體之閘極，共同被連接於匯流排線之输入段反相 器，及 · 將第2、第3之Ρ通道電晶體之兩端和第2之Ν通道 電晶體之個個兩端形成串聯於前述第1之電源電壓端子和 前述第2之電源電壓端子之間，在前述第1之電源電壓端 子和前述第3之Ρ通道電晶體之源極之間，予以連接二極 體之兩端，而前述第2之Ρ通道電晶體之閘極被連接於前 述匯流排線，前述第3之Ρ通道電晶體之閘極及第2之Ν 通道電晶體之閘極，共同被連接於前述第1之Ρ通道電晶 體之汲極和前述第1之Ν通道電晶體之汲極，前述第3之 Ρ通道電晶體之汲極及前述第2之Ν通道電晶體之汲極予 以共同被連接於前述匯流排線之輸出段反相器， 且使前述第1 ，第2及第3之Ρ通道電晶體之反間被 連接於前述第3之Ρ通道電晶體之源極。 6 .—種匯流排保持電路，其特徵爲：具備有： 將第1之Ρ通道電晶體之兩端和第1之Ν通道之兩端 形成串聯於第1之電源電壓端子和第2之電源電S端子之 本紙張尺度遑用中國國家橾準（CNS > A4说格（210X297公釐） — II ^ —裝 訂—— 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局男工消费合作社印裝 A8 B8 C8 D8 々、申請專利範圍 間，並使前述第1之P通道電晶體之閘極及前述第1之N 通道電晶體之閘極，共同被連接於匯流排線之輸入段反相 器，及 將第2、第3之P通道電晶體之個個兩端和第2之N 通道電晶體兩端形成串聯於前述第1之電源電壓端子和前 述第2之電源電壓端子之間_，在前述第1之電源電壓端子 和前述第3之P通道電晶體之源極之間，予以連接二極體 之兩端，而前述第2之P通道電晶體之閘極被連接於前述 匯流排線，前述第3之P通道電晶體之閘極及前述第2之 N通道電晶體之閘極，共同被連接於前述第1之P通道電 晶體之汲極和前述第1之N通道電晶體之汲極，前述第3 之P通道電晶體之汲極及前述第2之N通道電晶體之汲極 予以共同被連接於前述匯流排線之輸出段反相器， 且前述第1之P通道電晶體之反閛及被連接於前述第 1之電源電壓端子，而前述第2、第3之P通道電晶體之 反閘則被連接於前述第3之P通道電晶體之源極。 7 . —種匯流排保持電路，其特徵爲：具備有； 將第1之P通道電晶體之兩端和第1之N通道之兩端 形成串聯於第1之電源電壓端子和第2之電源電壓端子之 間，並使前述第1之P通道電晶體之閘極及前述第1之N 通道電晶體之閘極，共同被連接於匯流排線之輸入段反相 器， 將第2 、第3之P通道m晶體之個個兩端和第2之N 通道電晶體兩端形成串聯於前述第1之電源電壓端子和前 本紙張尺度遴用中國國家揲準（CNS>A4規格（210X297公釐） _ I I I n-n I I 訂— — I I I 务 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局爲工消费合作社印製 A8 B8 C8 D8 六、申請專利範圍 述第2之電源電壓端子之間， 而前述第2之P通道電晶 體之閘極被連接於前述匯流排線，前述第3之P通道電晶 體之閘極及第2之N通道電晶體之閘極，共同被連接於前 述第1之P通道電晶體之汲極和前述第1之N通道電晶體 之汲極，前述第3之P通道電晶體之汲極及前述第2之N 通道電晶體之汲極予以共同被連接於前述匯流排線之輸出 段反相器，及 共同被連接在前述第1之P通道電晶體之汲極和前述 第1之N通道電晶體之汲極之輸出端子， 且使前述第1、第2、第3之P通道電晶體之反閘被 連接.於前述第3之P通道電晶體之源極。 8 . —種匯流排保持電路，其特徵爲：具備有： 將第1之P通道電晶體之兩端和第1之N通道之兩端 形成串聯於第1之電源電壓端子和第2之電源電壓端子之 間，並使前述第1之P通道電晶體之閘極及前述第1之N 通道電晶體之'閘極，共同被連接於匯流排線之輸入段反相 器，及 將第2、第3之P通道電晶體之個個兩端和第2之N 通道電晶體兩端形成串聯於前述第1之電源電壓端子和前 述第2之電源電壓端子之間，而第2之P通道電晶體之閘 極被連接於前述匯流排線，前述第3之P通道電晶體之閘 極及第2之N通道電晶體之閘極，共同被連接於前述第1 之P通道電晶體之汲極和前述第1之N通道電晶體之汲極 ，前述第3之P通道電晶體之汲極及前述第2之N通道電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I I I I I ^ 裝 1!11、、11 線 (請先閱讀背面之注意事項再填寫本頁) -24 - 3 u 5 'ά ο 6 ?8 D8 A8 經濟部中央標準局員工消費合作社印装 六、 申請專利範圍 1 1 晶 體 之 汲 極 予 以 共 同 被 連 接 於 前 述 匯 流 排 線 之 输 出 段 反 相 1 1 器 > 及 1 1 共 同 被 連 接 於 前 述 第 1 之 P 通 道 電 晶 體 之 汲 極 及 前 述 請 1 先 1 第 1 之 N 通 道 電 晶 體 之 汲 極 之 輸 出 端 子 9 閲 讀 背 1 | 且 前 述 第 1 之 P 通 道 電 晶 體 之 反 閘 乃 被 連 接 於 前 述 第 面 之 注 1 1 之 電 源 電 壓 端 子 9 而 前 述 第 2 N 第 3 之 P 通 道 電 晶 體 之 意 事 XS 1 I 反 閘 則 被 連 接 於 前 述 第 3 之 P 通 道 電 晶 體 之 源 極 0 再 填 1 1 寫 裝 1 9 如 丰 請 專 利 範 圍 第 1 項 所 述 之 匯 流 排 保 持 電 路 9 本 頁 其 中 9 前 述 輸 入 段 反 相 器 之 臨 限 値 電 壓 > 乃 設 定 成 接 收 來 1 1 白 前 述 匯 流 排 線 之 信 號 之 其 他 電 路 之 臨 限 値 電 壓 以 下 0 1 1 1 0 如 串 請 專 利 範 圍 第 9 項 所 述 之 睡 流 排 保 持 電 路 1 訂 ， 其 中 將 前 述 第 2 及 第 3 之 P 通 道 電 晶 體 予 以 形 成 於 與 1 I 被 連 接 於 前 述 匯 流 排 線 之 其 他 電 路 所 具 有 之 P 通 道 電 晶 體 1 1 1 爲 相 異 之 N 型 阱 內 0 1 1 1 1 如 串 請 專 利 範 圍 第 1 0 項 所 述 之 匯 流 排 保 持 電 1 線 路 > 其 中 9 前述 第 1 、 第 2 及 第 3 之 P 通 道 電 晶 體 乃 被 形 1 1 成 於 在 P 型 半 導 體 基 板 表 面 部 分 所 形 成 之 N 型 阱 內 0 1 I 1 2 如 申 請 專 利 範 圍 第 2 項 所 述 之 匯 流 排 保 持 電 路 1 I 9 其 中 前 述 輸 入 段 反 相 器 之 臨 限 馗 電 壓 9 乃 設 定 成 接 收 1 1 來 白 前 述 睡 流 排 線 之 信 號 之 其 他 電 路 之 臨 限 値 電 壓 以 下 〇 1 1 1 3 如 丰 請 專 利 範 圍 第 1 2 項 所 述 之 匯 流 排 保 持 電 1 1 路 9 其 中 將 前 述 第 2 及 第 3 之 P 通 道 電 晶 體 予 以 形 成 於 1 與 被 連 接 於 前 述 匯 流 排 線 之 其 他 電 路 所 具 有 之 P 通 道 電 晶 1 | 體 爲 相 異 之 N 型 阱 內 0 I 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐} -25 - A8 B8 C8 D8 經濟部中央標準局貝工消费合作社印裝 -i-、 申請專利範圍 1 1 1 4 如 甲 請 專 利 範 圍 第 1 3 項 所 述 之 睡 流 排 保 持 電 1 1 路 9 其 中 > 前 述 第 1 第 2 及 第 3 之 Ρ 通 道 電 晶 體 乃 被 形 1 1 成 於 在 Ρ 型 半 導 體 基 板 表 面 部 分所 形 成 之 Ν 型 阱 內 〇 請 先 1 1 1 5 如 丰 請 專 利 範 圍 第 3 項 所 述 之 匯 流 排 保 持 電 路 閱 讀 背 1 I 9 其 中 9 前 述 輸 入 段 反 相 器 之 臨 限 値 電 壓 乃 設 定 成 接 收 面 之 注 1 來 白 前 述 匯 流 排 線 之 信 號 之 其 他 電 路 之 臨 限 値 電 壓 以 下 〇 意 事 項 1 I 1 6 如 丰 請 專 利 範 圍 第 1 5 項 所 述 之 匯 流 排 保 持 電 再 填 1 1 寫 袭 1 路 9 其 中 9 將 前 述 第 2 及 第 3 之 Ρ 通 道 電 晶 體 予 以 形 成 於 本 頁 與 被 津 接 於 前 述 睡 流 排 線 之 其 他 電 路 所 具 有 之 Ρ 通 道 電 晶 1 1 體 爲 相 異 之 Ν 型 阱 內 〇 1 1 .1 7 如 丰 請 專 利 範 圍 第 1 6 項 所 述 之 睡 流 排 保 持 電 1 訂 1 I 路 其 中 9 前 述 第 1 > 第 2 及 第 3 之 Ρ 通 道 電 晶 體 乃 被 形 成 於 在 Ρ 型 半 導 體 基 板 表 面 部 分 所 形 成 之 Ν 型 阱 內 〇 1 1 | 1 8 如 丰 請 專 利 範 圍 第 4 項 所 述 之 匯 流 排 保 持 電 路 1 1 其 中 前 述 輸 入 段 反 相 器 之 臨 限 値 電 壓 乃 設 定 成 接 收 1 線 來 白 前 述 匯 流. 排 線 之 信 號 之 其 他 電 路 之 臨 限 値 電 壓 以 下 0 1 1 1 9 如 串 請 專 利 範 圍 第 1 8 項 所 述 之 匯 流 排 保 持 電 1 1 路 9 其 中 9 將 前 述 第 2 及 第 3 之 Ρ 通 道 電 晶 體 予 以 形 成 於 1 | 與 被 連 接 於 前 述 匯 流 排 線 之 其 他 電 路 所 具 有 之 Ρ 通 道 電 晶 I 體 爲 相 異 之 Ν 型 阱 內 0 1 I 2 0 如 丰 請 專 利 範 圍 第 1 9 項 所 述 之 匯 流 排 保 持 電 1 1 路 其 中 9 前 述 第 1 Λ 第 2 及 第 3 之 Ρ 通 道 電 晶 體 乃 被 形 1 1 成 於 在 Ρ 型 半 導 體 基 板 表 面 部 分 所 形 成 之 Ν 型 阱 內 0 1 1 2 1 如 丰 請 專 利 範 圍 第 5 項 所 述 ϋ 流 排 保 持 電 路 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -26 - <*·、 f·*· .- ' r— λ o〇5i/t)b B8 C8 D8 經濟部中央標準局男工消費合作社印製 六、 申請專利範圍 1 1 y 其 中 > 前 述 輸 入 段 反 相 器 之 臨 限 値 電 壓 乃 設 定 成 接 1 1 收 來 自 前 述 匯 流 排 線 之 信 號 之 其 他 鼇 路 之 臨 限 値 電 壓 以 下 1 1 0 請 1 先 1 2 2 如 串 請 專 利 範 圍 第 2 1 項 所 述 之 匯 流 排 保 持 電 閲 讀 1 背 1 路 ， 其 中 9 將 前 述 第 2 及 第 3 之 Ρ 通 道 電 晶 體 予 以 形 成 於 面 之 1 I 與 被 連 接 於 前 述 匯 流 排 線 之 其 他 電 路 所 具 有 之 P 通 道 電 晶 意 事 rS 1 | 體 爲 相 異 之 N 型 阱 內 0 再 1 I 2 3 如 串 請 專 利 範 圍 第 2 2 項 所 述 之 匯 流 排 保 持 電 寫 本 頁 裝 1 路 9 中 前 述 第 1 Λ 第 2 及 第 3 之 Ρ 通 道 電 晶 體 乃 被 形 1 I 成 於 在 P 型 半 導 體 基 板 表 面 部 分 所 形 成 之 Ν 型 阱 內 〇 1 | 2 4 如 丰 請 專 利 範 圍 第 6 項 所 述 之 匯 流 排 保 持 電 路 1 訂 ， 其 中 前 述 輸 入 段 反 相 器 之 臨 限 値 電 壓 乃 設 定 成 接 收 1 | 來 白 前 述 匯 流 排 線 之 信 號 之 其 他 電 路 之 臨 限 値 電 壓 以 下 〇 1 1 I 2 5 如 丰 請 專 利 範 圍 第 2 4 項 所 述 之 匯 流 排 保 持 電 1 1 路 9 其 中 9 將 前 述 第 2 及 第 3 之 Ρ 通 道 電 晶 體 予 以 形 成 於 1 線 與 被 連 接 於 前述 匯 流 排 線 之 其 他 電 路 所 具 有 之 P 通 道 電 晶 1 1 體 爲 相 異 之 N 型 阱 內 0 1 | 2 6 如 丰 請 專 利 範 圍 第 2 5 項 所 述 之 匯 流 排 保 持 電 1 I 路 其 中 9 前 述 第 1 第 2 及 第 3 之 Ρ 通 道 電 晶 體 乃 被 形 1 I 成 於 在 P 型 半 導 體 基 板 表 面 部 分 所 形 成 之 N 型 阱 內 0 1 1 2 7 如 丰 請 專 利 範 圔 第 7 項 所 述 之 匯 流 排 保 持 電 路 1 1 9 其 中 9 9 前 述 輸 入 段 反 相 器 之 臨 限 値 電 壓 乃 設 定 成 接 1 收 0 來 白 前 述 匯 流 排 線 之 信 號 之 其 他 鼇 路 之 臨 限 値 電 壓 以 下 1 1 1 本紙張尺度適用中國困家標隼（CNS ) A4現格（2丨0X297公釐） -27 * Α7

   δϋ5^5β 2 8 ·如申請專利範圍第2 7項所述之匯流排保持電 路，其中，將前述第2及第3之Ρ通道電晶體予以形成於 與被連接於前述匯流排線之其他電路所具有之Ρ通道電晶 體爲相異之Ν型阱內。 2 9 _如申請專利範圍第2 8項所述之匯流排保持電 路，其中，前述第1、第2及第3之Ρ通道竄晶髏乃被形 成於在P型半導體基板表面部分所形成之N型阱內。 3 0 .如申請專利範圍第8項所述之匯流排保持電路 ，其中，前述輸入段反相器之臨限値電壓，乃設定成接收 來自前述匯流排線之信號之其他電路之臨限値電壓以下。 31 .如申請專利範圍第3 0項所述之匯流排保持電 路，其中，將前述第2及第3之P通道電晶體予以形成於 與被連接於前述匯流排線之其他電路所具有之P通道電晶 體爲相異之N型阱內。 3 2 .如申請專利範圍第3 1項所述之匯流排保持電 路，其中，前述第1、第2及第3之P通道電晶體乃被形 成於在P型半導體基板表面部分所形成之N型阱內。 ------.---I------•訂------0 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央揉準局男工消費合作杜印製 本紙張尺度適用中國國家標準（CNS)A4規格（2丨OX297公釐）-28 -