TW317029B - - Google Patents

Description

經濟部中央揉準局員工消費合作社印装 317029 A7 ___B7__五、發明説明（〗） 本發明係關於一種半導體稹體電路，且更特別N而言 係關於一種提供有輸出一訊號至外界之輸出電路之半導體 稹體電路。 以例如電腦之電子設備而言，訊號經由一共同匯流排 線傳送。圖1爲在一匯流排線應用中之典型連接之電路圖 。來自兩個三態緩衝器5 Ο 1和5 0 2當成不同半導體積 體電路之輸出電路之訊號乃輸出至匯流排線5 0 0。當致 能訊號ΕΝ 1和EN2致動時，兩個三態緩衝器输出相關 於輸入訊號I N 1和I N2之訊號在匯流排線5 0 0上， 而當致能訊號EN1 ，EN2不致動時，输出受引導至一 高阻抗狀態。此處，假設值互相不同之分離電源供應電壓 V c c 1和V c c 2分別供應至三態緩衝器5 Ο 1和 5 0 2。在一三態緩衝器5 Ο 1中，寄生二極體5 0 3安 插在電源供應器和输出點間而其極性如圓所示。 當CMO S三態緩衝器俾用當成此兩個三態緩衝器時 ，ρ通道MOS電晶體5 1 1和η通道MOS電晶體 5 1 2提供在輸出級，如圖2所示。供應至ρ通道MO S 電晶體511之閘驅動訊號乃由NAND閘514形成， 而輸入訊號I N ( I Ν1或I Ν2)和反向致能訊號ΕΝ (ΕΝ1或ΕΝ2)之反向器513之輸出供應至 NAND閘5 1 4。供應至η通道MOS電晶體5 1 2之 閘驅動訊號乃由N OR閘形成，而致能訊號ε Ν和輸入訊 號I N供應至NOR閘。ρ通道MOS電晶體5 1 1之ρ 型汲極擴散層和η通道MOS電晶體512之η型汲極擴 本紙張尺度逍用中國國家揉準（CNS ) Α4規格（210Χ297公釐) '' 一 4 - 317029 A7 B7 五、發明説明（2 ) 散層連接至輸出點5 1 6，藉以在p通道M〇 S電晶體 511之背閘極和输出點516間形成一寄生P_n接面 二極體 7。二極體5 1 7爲圖1之寄生二極體5 0 3 考量圖1所示之例，一三態緩衝器5 0 2輸出一高位 準訊號，而另一三態緩衝器5 Ο 1之輸出在高阻抗狀態。 在此例中，如果兩電源供應電壓Vc c 1和Vc c 2和介 於p通道MO S電晶體之背閘極和汲極擴散層間之ρ _ η 接面之內建電壓ν f滿足Vc c l<Vc c2 — ν f時， 二極體5 Ο 3會形成順向偏壓狀態，使電流I由電源供應 V c c 2經由圖1所示之二極體而流至電源供應V c c 1 請 先 閲 背 之 I 事 項 再 填 寫 本 頁 經濟部中央梂準局貝工消費合作社印製 爲 電路以 19 4 供有用 源極， 位隔離 通道Μ 閘極和 電晶體 份之具 介 介於用 了解決此 防止此種 3 2所述 問題 ，本發明 動，如曰 電流流 。相關於此申請 於髙壓輸出之第一 Ρ通道 和一背 一汲極， ;用於低 0 S電晶 閘極之間 之背閘極 體電路型 於電源供 於髙壓輸 一閘極 壓输出 體，其 ，且作 電壓至 態。 應電Μ 出之第 之η通道 插在第一 用當成用 閘極側之 之申請人 本專利申 案之輸出 Μ 0 S電 閘極，而 Μ Ο S電 Ρ通道Μ 以切換第 開關。圖 揭7Κ —改良輸出 請案Ν 〇 . 6 — 電路之輸出級提 晶體，其具有一 源極和背閘極電 晶體；和第二ρ 〇 S電晶體之背 一 Ρ通道Μ Ο S 3爲輸出級之部 V c c和訊號輸出端I 〇間，插入 一 Ρ通道MOS電晶體6 Ο 1之源 本紙張尺度逋用中國國家梂準（CNS ) Α4规格（210Χ297公釐） -5 經濟部中夬橾準局負工消費合作社印製 A7 __B7五、發明説明（3 ) 和汲極間之電流路徑，而電晶體6 0 1之背閘極（例如n #)未連接至電源供應電壓Vc c。介於端I 0和接地電 壓間，插入有用於低壓輸出之η通道MO S電晶體6 0 2 之源和汲極間之電流路徑。介於電晶體6 0 1之背閘極和 電晶體6 0 1之閘極間，插入作用當成開關之介於ρ通道 MO S電晶體6 0 3之源和汲極間之電流路徑。電晶體 6 0 3之閘極連接至接地電壓且位在啓動狀態》 以圓3所示之構造，由於ρ通道MO S電晶體6 0 1 之源極和背閘極互相電位隔離，即使高於源電壓V c c之 髙電壓應用至端I 0，電流不會經由寄生的存在於ρ通道 MOS電晶體6 0 1之汲極（Ρ型擴散層）和背閘極（η #)間之Ρ — η接面二極體6 0 4流向源極（電源供應 V c c之點）。 二極體6 0 4可藉由二極體6 0 4之ρ — η接面內建 電壓而使一電壓低於端I ◦之電壓，以呈現在背閘極上。 電壓經由作用當成一開關之電晶體6 0 3而供應至電晶體 6 0 1之閘極。結果，電晶體6 0 1之閘極不會到達浮動 狀態。ρ — η內建電壓之值由從背閘極之點流至地面之漏 電流量所決定。由於漏電流非常小，內建電壓充份的小於 電晶體6 0 1之臨界電壓之絕對值，如此使電晶體6 0 1 進入關閉狀態。結果，電流不會由端I ◦經由電晶體 601或二極體604而流至Vc c點。 但是，由於裝置進一步縮小’因此會產生下述之新問 題。由於裝置之進一步小型化，M〇 S電晶體之崩潰電壓 本紙張尺度逍用中國國家梂準（CNS ) A4规格（210 X297公兼1 " (請先閲饋背面之注意事項再填寫本炅) -裝· 經濟部中央揉準局貝工消费合作社印製 A7 B7五、發明説明（4 ) 傾向於降低現今，建議5 V電源供應電壓操作之處理技術 (以下稱爲5 V處理乃以建議之3 . 3 V電源供應電壓操 作之處理技術（以下稱3. 3V處理）取代之。以此背景 ，混合5V和3. 3V系統之數目增加。 在以5 V處理製造之裝置中，在前述應用中之電路技 術之使用使其必需考量崩潰問題》但是，當在前述應用中 之電路應用至由3. 3V處理所製造之裝置時，除非採用 適當的對策，否則5 V訊號可應用至介於MO S電晶體之 閘和汲極或源極間，如此導致降低電晶體之可靠度之危險 。例如，在圖3之電路中，由於電晶體6 0 3之閘極連接 至接地電壓，介於閘極和端I 0間之電位差異爲5V，當 5 V之電壓應用至端I 〇時，如此會導致損壞電晶體 6 0 3之可靠度之危險。 以下使用具體電路說明前述應用具有之問題。圖4爲 在前述應用中，输出電路之實施例之構造。 输出電路之基本型態爲輸出級由P通道和η通道 MO S電晶體構成，且產生驅動訊號以驅動兩電晶體之閘 極之級由NAND電路，NAND閘，NOR閘，和反向 器所構成》 p通道MO S電晶體之汲極（以下當成PMO S電晶 體）P1和η通道MOS電晶體（以下稱爲NMOS電晶 體）Ν1兩者皆連接至端I 0。PMOS電晶體Ρ 1之源 極連接至電源供應電壓Vcc，和NMOS電晶體Ν1之 源極連接至接地電壓。 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ~~ 一 7 - (請先閲讀背面之注意Ϋ項再填寫本頁) .裝

，1T 線 317029 A7 B7 經濟部中央樑準局β：工消費合作社印製 五、發明説明 (5 ) 1 1 當 P Μ 0 S 電 晶 體 P 7 啓 動 時 » Ρ Μ 0 S 電 晶 體 P 2 1 1 和 Ρ 3 和 Ν Μ 0 S 電 晶 體 N 2 和 Ν 3 構 成 產 生 用 於 1 1 Ρ Μ 0 S 電 晶 體 Ρ 1 之 閘 驅 動 訊 號 之 Ν A N D 電 路 0 特 別 /—ν 1 請 1 I 的 P Μ 0 S 電 晶 體 P 2 之 源 極 連 接 至 P Μ 0 S 電 晶 體 先 閲 1 1 讀 1 Ρ 3 之 源 極 以 形 成 — 共 源 極 〇 Ρ Μ 0 S 電 晶 體 Ρ 2 之 汲 背 1 之 1 極 連 接 至 Ρ Μ 0 S 電 晶 體 P 3 之 汲 極 以 形 成 —». 共 汲 極 其 注 | 1 I 連 接 至 Ρ Μ 0 S 電 晶 體 P 1 之 閘 極 0 介 於 Ρ Μ 0 S 電 晶 體 事 項 再 1 1 Ρ 1 之 閘 極 和 接 地 電 壓 間 介 於 Ν Μ 0 S 電 晶 體 Ν 2 之 汲 寫 本 |" 極 和 源 極 間 之 電 流 路 徑 和 介 於 Ν Μ 0 S 電 晶 體 Ν 3 之 汲 極 頁， >—^ 1 1 和 源 極 間 之 電 流 路 徑 乃 串 聯 連 接 0 Ρ Μ 0 S 電 晶 體 P 2 之 1 1 閘 極 連 接 至 Ν Μ 0 S 電 晶 體 Ν 3 之 閘 極 以 形 成 •--- 共 閘 極 1 1 I 而 輸 入 訊 號 I Ν 供 應 至 此 〇 Ρ Μ 0 S 電 晶 體 Ρ 3 之 閘 極 連 訂 I 接 至 N Μ 0 S 電 晶 體 N 2 之 閘 極 以 形 成 一 共 閘 極 > 而 输 出 1 1 I 致 能 訊 號 / 0 Ε 經 由 反 向 器 I Ν V 1 供 應 至 此 〇 1 1 N 0 R 閘 Ν 〇 R 1 供 應 以 輸 出 致 能 訊 號 / 0 Ε 和 輸 入 1 訊 號 I Ν > 並 產 生 用 於 N Μ 〇 S 電 晶 體 N 1 之 閘 驅 動 訊 號 線 1 1 反 向 器 I Ν V 1 之 輸 出 乃 經 由 一 反 向 器 I Ν V 2 供 應 1 1 1 至 —. N A Ν D 閘 Ν A N D 1 〇 Ν A Ν D 閘 Ν A Ν D 1 供 應 U I 以 訊 號 / 0 Ε 〇 反 向 器 I Ν V 1 和 I Ν V 2 和 Ν A N D 閘 1 1, Ν A N D 1 構 成 -· 延 遲 電 路 D L 以 延 遲 訊 號 / 0 E ~* 段 1 1 特 定 的 期 間 〇 1 1 P Μ 0 S 電 晶 體 P 1 之 背 閘 極 連 接 至 Ρ Μ 0 S 電 晶 體 1 1 Ρ 4 之 汲 極 和 背 閘 極 〇 P Μ 0 S 電 晶 體 P 4 之 源 極 連 接 至 1 1 張 纸 本 準 揉 家 國 國 中 用 適 釐 公 97 2 經濟部中央梂準局貝工消費合作社印31 A7 B7_五、發明説明（6 ) 電源供應電壓Vc c，且其閘極連接至端I 0。當端I 0 在低位準時，PMO S電晶體P 4啓動，藉以供應電源供 應電壓Vc c至PMOS電晶體P 1之背閘極。 PMO S電晶體P 1之背閘極連接PM〇 S電晶體 P 5'之汲極和背閘極。PMO S電晶體P 5之源極連接至 端I 〇，且其閘極連接至電源供應電壓V c c。當在端 I 〇上之電壓超過高於電源供應電壓V c c之特定值時， PMOS電晶體P 5啓動，藉以供應在端I ◦上之電壓至 PMOS電晶體P1之背閘極。 介於PMO S電晶體P 6之源和汲極間之電流路徑乃 連接至PMO S電晶體P 1之背閘極和閘極之間。 PMO S電晶體P 6相當於在圖3中之電晶體6 0 3 » NAND閘NAND 1之輸出提供PMO S電晶體P 6之 on/o f f控制。當啓動時，PMOS電晶體P6使在 PMO S電晶體P 1之背閘極上之電壓輸出之閘極側。 PMO S電晶體P 7之汲極連接至PMO S電晶體 P2和P3之共源極。PMOS電晶體P7之源極連接至 電源&應電壓Vc c。 爲了回應NAND閘NAND 1之輸出，PMOS電 晶體P8和NMOS電晶體N4依照在端I0上之電壓和 接地電壓產生一控制訊號。PMO S電晶體P 8之源極連 接至端I 0。PMOS電晶體P8之汲極連接至NMOS 電晶體N 4之汲極以形成共汲極，且PMO S電晶體P 8 之閘極連接至NMO S電晶體N 4之閘極以形成共閘極。 本紙張尺度逋用中國國家橾準（CNS > A4规格（210X297公釐） (请先閲讀背面之注意事項再填寫本頁) -9 - 經濟部中央橾準局貝工消費合作社印製 A7 __B7_五、發明説明（7 ) NMO S電晶體N 4之源極連接至接地電壓。 介於PMO S電晶體P 9之源和汲極間之電流路徑連 接在電源供應電壓V c c和PMO S電晶體P 1之背閘極 之間。在PMO S電晶體P 8和NM〇 S電晶體N 4之共 閘極上之訊號供應至兩PMO S電晶體P 7和P 9之閘極 〇 以所構成之電路，當輸出致能訊號/◦ E在V c c或 在高位準時，訊號輸出端I 〇在高阻抗狀態。此時， NMOS電晶體N1 ，N2，和N4之閘極在接地電壓。 由於NMOS閘NAND1之輸出在接地電壓，PMOS 電晶體P 6和P 8之閘極在接地電壓。 此處，假設髙於Vcc(3. 3V)之電壓，例如5 V，應用至端I 0 »在此例中，5V之電壓差異隨後應用 在NMOS電晶體N1 ，N2，N4之閘極和源極間，如 此會導致降低NMOS電晶體之可靠度。5 V之電位差異 亦應用在介於PMO S電晶體P 6和P 8之閘極和源極間 ，如此會導致降低PMO S電晶體之可靠度。此外，5 V 之電位經由PMO S電晶體P 6應用至在PMO S電晶體 P1之閘極上之點。由於PMO S電晶體P 3之閘極電壓 爲接地電壓，5 V之電位差異亦應用在PMO S電晶體 P 3之閘極和源極之間。當輸入訊號I N設定在接地電壓 時，在Ρ Μ Ο S電晶體P 2側亦會發生相同的問題。 圓5爲在前述應用中輸出電路之另一實施例之構造。 圖5之電路和圖4之電路之不同點在於提供N A N D閛 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝-

，1T -10 - 經濟部中央橾準局員工消費合作社印製 * 317G29 A7 B7 五、發明説明（8 ) NAND 2以取代由PMOS電晶體P 2和P 3和 NMOS電晶體N2和N3和供應Vc c電位至NAND 電路之PMO S電晶體P 7所構成之NAND電路，反及 由PMOS電晶體P1〇和NMOS電晶體N5所構成之 CMO S轉換閘乃提供在NAND閘NAND 2之輸$點 和PMOS電晶體P1之閘之間。構成轉換閘之PMOS 電晶體P 1 0之閘極連接至PMOS電晶體P 8和 NMOS電晶體N4之共汲極。NMOS電晶體N5之閘 極連接至NAND閘NAND1之輸出點。 以所構成之電路，當输出致能訊號/0 E在V c c時 或高電位時，以所構成之電路，當输出致能訊號/◦ E在 Vc c或在髙位準時，訊號輸出端I 0在高阻抗狀態。此 時，NMOS電晶體Nl ，N4，和N5之閘極在接地電 壓》由於NAND閘NAND 1之輸出在接地電壓， PMOS電晶體P6和P8之閘極在接地電壓。 此處，假設高於Vcc(3. 3V)之電壓，例如 5V，應用至端I ◦。在此例中，5V之電壓差異隨後應 用在NMOS電晶體Nl ，N4，N5之閘極和源極間， 如此會導致降低NMOS電晶體之可靠度。5 V之電位差 異亦應用在介於PMO S電晶體P 6和P 8之閘極和源極 間，如此會導致降低PMO S電晶體之可靠度。 如上所述，參考圖4和5，在前述應用中之電路會引 起之問題爲超過崩潰電壓之電位差異應用在介於電晶體之 閘和汲極間，因此當高壓訊號（例如5 V)應用至由低崩 本紙張尺度速用中國國家揉準（CNS ) A4规格（210X29?公釐） ' (請先閲讀背面之注意事項再填寫本頁) 裝·

，1T -11 - A 7 B7 經濟部中央橾準局負工消費合作杜印製 五、發明説明（9 ) 潰電壓處理所產生之電路之輸出端時，例如3. 3V處理 ’因此會破壞可靠度。 即使當多數之輸出電路連接至一匯流排線且供應以和 電源供應電壓不同的值時，必需採用各種對策以防止電流 流經電源供應器間。已採用道些對策且元件已小型化之半 導體積體電路會碰到之問題爲當電壓高於在積體電路內側 之電源供應電壓之訊號應用至訊號輸出端時，內部元件之 可靠度受會到破壞。 本發明在考慮上述之缺點後完成。本發明之目的乃在 提供一種半導體積體電路，其不僅可在不同值之電源供應 電壓在多數輸出連接和使用下供應時，可避免電流流經電 源供應器之間，且即使當髙於積體電路內側之電源供應電 壓之電壓應用至訊號输出端時，內部元件之可靠度亦不會 降低· 本發明之半導體積體電路之特徵在於包含：一訊號输 出端：第一MO S電晶體，其具有一源極，一汲極，一閘 極，和一背閘極，源極和背閘極電位隔離，且介於源極和 汲極間之電流路徑之一端直接連接或經由一開關元件連接 至訊號輸出端；和一控制電路，其產生一控制訊號，該控 制訊號之值以類比關係隨著在訊號輸出端上之電壓或在介 於第一 MO S電晶體之源和汲極間之電流路徑之一端上之 電壓而改變，供應所產生之控制訊號至第一 MO S電晶體 之閘極，和控制控制訊號之電壓，以使介於在源極和汲極 間之電流路徑一端和第一 MO S電晶體之閘極間之電位差 -------03 (請先閲讀背面之注意事項再填寫本页) -* a-

本紙張尺度逍用中國國家樣準（CNS ) A4規格（210X297公釐） -12 - 經濟部中央橾準局貝工消費合作杜印製 A7 —__B7_五、發明説明（1〇 ) 異在第一 MO S電晶體由控制訊號設定爲啓動狀態時，可 位在所需的值之範圍內。 本發明之半導體積體電路之特徵在於包含：一訊號輸 出端；第一MO S電晶體用於訊號輸出，其具有一源極， 一汲極，一閘極，和一背閘極，該源極連接至第一參考電 壓，該汲極連接至訊號輸出端，和該源極和該背閘極電位 隔離；第二M〇 S電晶體，其與第一 MO S電晶體具有相 同的導電型式，且具有一源極，一汲極，一閘極，和一背 閘極，源極連接至第一MO S電晶體之背閘極且汲極連接 至第一MO S電晶體之閘極；和 一控制電路，其產生一控制訊號，該控制訊號之值以 » 類比關係隨著在訊號輸出端上之電壓而改變，供應所產生 之控制訊號至第二MO S電晶體之閘極，和控制控制訊號 之電壓，以使介於第二MO S電晶體之源極和閘極間之電 位差異在第二MO S電晶體由控制訊號設定爲啓動狀態時 ，可位在所需的值之範圍內。 本發明之半導體積體電路之特徵在於包含：一訊號輸 出端；第一 MO S電晶體用於訊號输出，其具有一源極， 一汲極，一閘極，和一背閘極，.該源極連接至第一參考電 壓，該汲極連接至訊號輸出端，和該源極和該背閘極電位 隔離； 第二M〇 S電晶體，其與第一 MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，一鬧極，和一背鬧 極，源極連接至第一 MO S電晶體之背閘極且汲極連接至 本紙張尺度逋用中國國家梂準（CNS ) A4规格（210乂297公f) " - 13 _ (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 線 經濟部中央標準局貝工消費合作杜印製 A7 B7五、發明説明（η ) 第一M〇S電晶體之閘極；和 一第一控制電路，其產生第一控制訊號，該第一控制 訊號之值以類比關係隨著在訊號輸出端上之電壓而改變， 供應所產生之控制訊號至第二Μ 0 S電晶體之閘極，和控 制第一控制訊號之電壓，以使介於第二MO S電晶體之源 極和閘極間之電位差異在第二MO S電晶體由第一控制訊 號設定爲啓動狀態時，可位在所需的值之範圍內； 第二控制電路，其一端連接至第一參考電壓，且其產 生第二控制訊號以設定第一MO S電晶體在關閉狀態，依 照多數之控制輸入訊號； 第三MO S電晶體，其與第一 M〇 S電晶體具有相同 的導電型式，且具有一源極，一汲極，一閘極，和一背閘 極，而介於源極和汲極間之電流路徑插在第二控制電路之 輸出點和第一 MO S電晶體之閘極間，且背閘極連接至第 一 MO S電晶體之背閘極，以形成一共同背閘極·，和 第四MO S電晶體，其與第一 MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，一閘極，和一背閘 極，而介於源極和汲極間之電流路徑插入訊號输出端和第 三Μ 0 S電晶體之閘極間，背閘極連接至第一 Μ 0 S電晶 體之背閘極以形成共同背閘極，和該閛極供應以第一控制 訊號。 由下述之詳細說明伴隨著附圖之解說而可更充份的了 解本發明，其中： 圖1爲在匯流排應用中之典型連接之電路圖： 本紙張尺度逍用中國國家揉準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) -装· 、1Τ -14 — Μ Β7 經濟部中央標準局負工消費合作社印簟 五、發明説明（12) 圖2爲使用在圖1中之電路之三態緩衝器之詳細電路圖； 圓3爲相關於先前技藝之輸出電路中之輸出級之電路 圖； ' 圖4爲相關於先前技藝之輸出電路之電路圖； 、. 圖5爲相關於先前技藝之输出電路之電路圖； 圚6爲依照本發明之第一實施例之半導體積體電路中 \ 之輸出電路之電路圖： 圖7爲圖6之部份電路之等致電路圓； 圖8爲相關於第一實施例之第一修改例之半導體積體 電路中之輸出電路之電路圖； 圖9爲相關於第一實施例之第二修改例之半導體積體 電路中之輸出電路之電路圚； 圖10爲依照本發明之第二實施例之半導體積體電路 中之輸出電路之電路圖； 圖11爲相關於上述實施例之半導體積體電路中使用 之控制電路之另一電路圖； 圖12爲相關於上述實施例之半導體積體電路中使用 之控制電路之又一電路圖； 圖13爲相關於上述實施例之半導體積體電路中使用 之控制電路之又一電路圖；和 圖14爲相關於上述實施例之半導體積體電路中使用 之控制電路之又一電路圓》 以下*參考圖式，使用較佳實施例說明本發明。 (请先閱讀背面之注意事項再填寫本頁) f 裝.

、1T 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） 一 15 - 317029 A7 經濟部中央揉準局—工消費合作社印製 B7五、發明説明（13 ) 圖6爲依照本發明之第一實施例之半導體稹體電路之 輸出電路構造。除了部份的電路外，輸出電路具有和圖4 所示之先前應用相關之電路之輸出電路相似的構造，因此 ，和圖4相關的零件乃標示以相同的參考符號。圖6之電 路和圖4之電路之最大不同點在於增加控制電路1 〇，其 由訊號反向電路1 1和偏壓電路1 2所構成，且其在訊號 輸出端I ◦上供應以訊號電壓，並依照訊號電壓產生控制 訊號。以下詳細說明控制電路。 在輸出級中之PMOS電晶體P1之源極連接至電源 供應電壓Vc c ，且其汲極連接至訊號輸出端I Ο。在輸 出級中之NMO S電晶體N 1之汲極經由介於在控制電路 1 0中之NMO S電晶體N 1 1之源和汲極間之電流路徑 而連接至端I 0。NMOS電晶體Nl 1之閘極連接至電 源供應電壓V c c。特別的，和圖4之電路之輸出級不同 之點乃在於增加了 NMOS電晶體Nl 1。 當PMOS電晶體P7啓動時，PMOS電晶體P2 和P 3和NMOS電晶體N2和N3構成一 NAND電路 以產生閘驅動訊號用於PMOS電晶體P1。和圖4之電 路不同的是，MO S電晶體P 2和P 3之共源極連接至電 源供應電壓Vc c側，且介於PMOS電晶體P7之源和 汲極間之電流路徑連接在PMOS電晶體P2，P 3之共 汲極側和在輸出級之PMO S電晶體P 1之閘極間。再者 ，閘極連接至電源供應電壓V c c之NMO S電晶體 N 1 2增加在NMO S電晶體N 2之汲極和在輸出級之 本紙張尺度逋用中國國家棟準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •裝. ,ιτ _ 16 - 經濟部中央樣準局貝工消費合作杜印裂 A7 B7 五、發明説明（14) PMOS電晶體P1之閘極間。 亦即，NAND電路和圓4之電路之不同點在於源極 和汲極並聯連接之PMOS電晶體P2，P3之連接位置 由PMO S電晶體P 7之連接位置取代，且增加NMO S 電晶體N 1 2。 NOR閘NOR 1供應以輸出致能訊號/0 E和輸入 訊號I N，並產生閘驅動訊號以用於NMO S電晶體N 1 〇 輸出致能訊號/0E所供應之反向器INV1之輸出 乃經由反向器INV2供應至NAND閘NAND1 。 NAND閘NAND1供應以訊號/0E。反向器 INV1 ， INV2和NAND閘NAND1構成一延遲 電路DL，以延遲訊號/0E —段特定期間。 PMO S電晶體P 4之汲極和背閘極連接至PMO S 電晶體P 1之背閘極。PMOS電晶體P4之源極連接至 電源供應電壓V c c，且其閘極連接至端I 〇。當端I 〇 在低位準時，PMO S電晶體P 4啓動，使電源供應電壓 Vc c供應至PMOS電晶體P 1之背閘極。 PMO S電晶體P 5之源和背閘極連接至PMO S電 晶體P 1之背閘極》PMOS電晶體P 5之源極連接至端 I 〇，且其閘極連接至電源供應電壓V c c。當在端I 0 上之電壓超過高於電源供應電壓V c c之特定值時， PMO S電晶體P 5啓動，使在端I 〇上之訊號電壓供應 至PMO S電晶體P 1之背閘極。 本紙張尺度逋用中國國家橾準（CMS ) A4说格（210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁) .裝·

'1T 線 -17 - 經濟部中央橾準局I工消費合作社印製 A7 __B7五、發明説明（15 ) 介於PMO S電晶體P 6之源和汲極間之電流路徑連 接至介於PM〇S電晶體P1之背閘極和閘極間。 PMO S電晶體P 6根據產生在控制電路1 0上之控制訊 號VB而經歷on/o f f控制。當位在啓動狀態時， PMO S電晶體p 6作用以使在PMO S電晶體P 1之背 閘極上之訊號電壓輸出至閘極側。 PMOS電晶體P8之源極連接至端I 0。PMOS 電晶體P 8之汲極經由介於增加之NMO S電晶體N 1 3 之源和汲極間之電流路徑而連接至NMO S電晶體N 4之 汲極。NMO S電晶體N 1 3之閘極連接至電源供應電壓 Vc c。NMOS電晶體N4之源極連接至接地電壓。在 PMO S電晶體P 8和NMO S電晶體N 1 3之共汲極上 之訊號供應至PMO S電晶體P 7之閘極。 介於PMO S電晶體P 9之源和汲極間之電流路徑連 接在PMO S電晶體P 1之背閘極和電源供應電壓V c c 間。在PMOS電晶體P8和NMOS電晶體N13之共 汲極上之訊號亦供應至PMO S電晶體P 9之閘極。 雖然在圖4之電路中，在延遲電路D L中之NAND 閘NAND1之輸出供應至PMOS電晶體P6 ，P8之 閘極，在此實施例中之控制電路1 0所產生之控制訊號 VB乃供應至PMOS電晶體P6，P8之閘極。 控制電路10由訊號反向電路11和偏壓電路12所 構成。訊號反向電路11包括NMOS電晶體11且反向 在訊號输出端I Ο上之電壓訊號。特別的， 訊號反向電 本紙張尺度逍用中國國家搮準（CNS ) A4規格（210X297公釐） 一 18 _ (請先閱讀背面之注意事項再填寫本頁) 裝. --5 經濟部中央樣準局員工消費合作社印11 A7 B7五、發明説明（16 ) 路11除了NMOS電晶體Nl1外更包括PMOS電晶 體PI 1和P1 2和NMOS電晶體N14。PMOS電 晶體P 1 1之源極連接至電源供應電壓Vc c。PMOS 電晶體P11之汲極連接至PMOS電晶體P12之源極 。PMOS電晶體P 1 2之汲極連接至NMOS電晶體 N 1 4之汲極，而其源極連接至接地電壓。PMO S電晶 體P 1 1之閘極連接至訊號輸出端I 0。PMOS電晶體 P 1 2和NM〇 S電晶體P 1 4之閘極連接至提供在輸出 級中之NMOS電晶體Nl1和N1之共同連接點。在端 I0上之訊號之反向訊號/10在PMOS電晶體P12 和NMO S電晶體N 1 4之共汲極上輸出。 偏壓電路1 2依照在延遲電路DL中之NAND閘 NAND 1之輸出，在訊號端I Ο上之訊號電壓，和訊號 反向電路11之輸出/10而產生用於PMOS電晶體 P6和P8之閘驅動訊號。偏壓電路12由PMOS電晶 體P13，P14和NMOS電晶體N15，N16和 N 1 7構成PMO S P 1 3之源極連接至電源供應電壓 V c c。PMOS電晶體P 1 3之汲極連接至控制訊號 VB之點。PMO S電晶體P 1 4之源極連接至控制訊號 VB之點^ NMOS電晶體N1 5之汲極連接至PMOS 電晶體P 1 4之汲極。NMOS電晶體Nl 5之源極連接 至接地電壓。 NMO S電晶體N 1 6之汲極連接至電源供應電壓 V c c。NMO S電晶體N 1 6之源極連接至控制訊號 本紙張尺度逍用中國國家橾準（CNS ) A4規格（210X297公嫠） (請先閱讀背面之注意Ϋ項再填寫本頁) 裝.

、1T 4 -19 - Α7 Β7 317029 五、發明説明（17 ) VB之點上。NMOS電晶體N1 7之汲極連接在控制訊 號VB之點上。NMO S電晶體Ν 1 7之源極連接至 PMOS電晶體P14和NMOS電晶體N15之共汲極 之點上。PMOS電晶體P13和NMOS電晶體N15 之閘極連接形成一共閘極，而NAND閘NAND 1之輸 出經由一反向器I NV3供應至此。PMOS電晶體 P 1 4之閘極連接至接地電壓。NMO S電晶體N 1 7之 閘極供應以訊號反向電路1 1之輸出/1 0。NMOS電 晶體N16之閘極供應以在訊號輸出端I0上之電壓。 其次，以下說明構成如上所述之電路之操作。 首先，當輸出致能訊號/0E在接地電壓（低電位） 上時，亦即，當輸出電路在其可依照在訊號輸出端I 0上 之輸入訊號I N而輸出一訊號時，在延遲電路D L中之 NAND閘NAND1之輸出位在髙位準且反向器 I NV3之輸出/0E <在低位準。反向器I NV3之輸 出/0E /使在偏壓電路1 2中之PMOS電晶體P 1 3 啓動和NMO S電晶體N 1 5關閉。在此模式中，偏壓電 路1 0產生具有V c c電壓之控制訊號VB，而無關於其 它輸入訊號之位準。 另一方面，在訊號輸出端I 0上之訊號之電壓依照輸 入訊號I N而設定爲接地電壓或電源供應電壓V c c。因 此，閘極供應以具有V c c電壓之控制訊號VB之 PMO S電晶體P 6和P 8皆位在關閉狀態。如此電隔離 η #之點和PMO S電晶體P 1之閘極之點。 本紙張尺度逋用中國國家揉準（CNS ) Α4規格（210Χ297公釐） ----------裝— (請先閱讀背面之注意事項再填寫本瓦) 、1Τ 線 經濟部中央橾準肩—工消费合作社印«. -20 - 經濟部中央樣準局負工消費合作杜印製 A7 B7 五、發明説明（18) 此時，由於閘極供應以NAND閘NAND 1之輸出 之NMO S電晶體N 4啓動，且閘極連接至電源供應電壓 Vc c之NMOS電晶體N1 3啓動，和閘極供應以來自 偏壓電路1 0之控制訊號VB之PMO S電晶體P 8關閉 ，PMOS電晶體P8和NMOS電晶體N1 3之共汲極 之點連接至接地電壓。如此使PMO S電晶體P 7和P 9 在啓動狀態。因此，由PMOS電晶體P2 ，P3和 NMOS電晶體N2，N3構成之NAND電路輸出輸入 訊號之反向訊號。此反向訊號在輸出級中供應至PMO S 電晶體P 1之閘極。另一方面，NOR閘NOR 1亦輸出 輸入訊號之反向訊號。此反向訊號在輸出級中供應至 NMOS電晶體N 1之閘極。因此，當输出致能訊號/ 〇 E在低位準時，輸出電路作用當成雙態输出電路。 以下說明當输出致能訊號/0 E在電源供應電壓 V c c (高位準）時之電路操作，亦即，當訊號輸出端 I 〇設定在高阻抗狀態下之電路操作。在此狀態中，在延 遲電路DL中之NAND閘NAND1之输出位在低位準 ，反向器I NV3之輸出/0E -位在高位準，在偏壓電 路1 2中之PM0S電晶體Ρ 1 3關閉，且NMOS電晶 體N 1 5啓動。此時，偏壓電路1 2和寄生元件一起由圓 7之等效電路所表示。 以下說明當各種訊號電壓由其它輸出電路施加至訊號 輸出端I 0時之電路操作情形，而在高位準之訊號/0E 和端I 0位在高阻抗狀態。 本紙張尺度速用中國國家梯準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 -21 - A7 B7 經濟部中央揉準局員工消費合作社印製 五、發明説明 (19 1 1 首 先 當 低 位 準 ( 接 地 電 壓 ) 訊 號 應 用 至 端 I 〇 時 > 1 1 I 訊 號 反 向 電 路 1 1 之 輸 出 / I 0 到 達 高 位 準 » 使 在 偏 壓 電 1 1 I 路 1 2 中 之 Ν Μ 0 S 電 晶 體 Ν 1 6 關 閉 和 Ν Μ 0 S 電 晶 體 1 I 請 1 I N 1 7 啓 動 〇 因 此 控 制 訊 號 V Β 之 點 經 由 在 啓 動 狀 態 中 先 閱 1 I 讀 1 I 之 兩 Ν Μ 0 S 電 晶 體 N 1 7 和 Ν 1 5 而 放 電 至 接 地 電 壓 ’ 背 面 1 1 設 定 控 制 訊 號 V Β 至 接 地 電 壓 〇 此 時 閘 極 供 應 以 控 制 訊 ·<* 注 意 1 I 事 1 號 V Β 之 Ρ Μ 0 S 電 晶 體 Ρ 6 和 Ρ 8 皆 啓 動 以 使 η # 之 項 1 填 卜 電 位 幾 乎 等 於 欲 經 由 P Μ 0 S 電 晶 體 Ρ 6 供 應 至 Ρ Μ 0 S 寫 本 裝 | 電 晶 體 Ρ 1 之 閘 極 之 V C C 而 使 Ρ Μ 〇 S 電 晶 體 Ρ 1 仍 頁 V_^ 1 1 保 持 在 關 閉 狀 態 0 亦 即 訊 號 輸 出 端 I 〇 仍 位 在 高 阻 抗 狀 1 1 態 〇 1 I 當 高 位 準 ( V C C ) 訊 號 應 用 至 端 I 0 時 訊 號 反 向 訂 I 電 路 1 1 之 輸 出 到 達 低位 準 使 在 偏 壓 電 路 1 2 中 之 1 I N Μ 0 S 電 晶 體 Ν 1 6 啓 動 和 Ν Μ 0 S 電 晶 體 Ν 1 7 關 閉 1 1 I 〇 此 時 9 由 於 在 偏 壓 電 路 1 2 中 之 Ν Μ 0 S 電 晶 體 Ν 1 5 1 1 絲 1 f Ν 1 6 啓 動 控 制 訊 號 V Β 之 電 壓 依 照 Ν Μ 0 S 電 晶 體 N 1 6 之 驅 動 力 和 串 聯 連 接 之 Ν Μ 0 S 電 晶 體 Ν 1 5 和 1 1 P Μ 0 S 電 晶 體 Ρ 1 4 之 驅 動 力 之 比 例 而 設 定 0 而 後 控 1 | 制 訊 號 V Β 之 電 壓 預 先 的 設 定 以 使 介 於 Ρ Μ 0 S 電 晶 體 1. I P 6 和 Ρ 8 之 閘 極 和 源 極 間 之 電 位 差 異 大 於 這 些 電 晶 體 之 1 1： 每 個 臨 界 電 壓 之 絕 對 值 V Τ Η Ρ ，藉由設定NMO S電晶體 1 1 N 1 6 之 驅 動 力 對 P Μ 0 S 電 晶 體 Ρ 1 4 和 Ν Μ 0 S 電 晶 1 1 體 Ν 1 5 之 驅 動 力 之 比 例 即 可 完 成 上 述 之 說 明 〇 因 此 ) 1 1 閘 極 供 應 以 具 有 刖 述 電 壓 之 控 制 訊 號 V Β 之 Ρ Μ 〇 S 電 晶 1 1 本紙張尺度適用中國國家榡準（CNS > A4規格（210X297公釐） -22 - 317029 A7 B7 五、發明説明（20 ) 體P6 ，P 8皆啓動，如此使得當低位準訊號應用至端 I 0時，PM〇 S電晶體P 1仍保留在關閉狀態，使訊號 输出端I0保留在高阻抗狀態》 當高於Vcc (例如5V)之電壓訊號應用至端10 時’訊號反向電路1 1之輸出/ I 0到低位準，使在偏壓 電路12中之NM0S電晶體N16啓動和NM0S電晶 體N 1 7關閉。此時，當在端I 0上之電壓等於或高於 V c c + V THP時，PM0S電晶體P5啓動，使在端 I〇上之電壓輸出至PM0S電晶體P1之背閘極或至η #。結果，η #之電壓和端I 0之電壓相同。圖7中之二 極體D1爲在PM0S電晶體之ρ型汲極擴散層和n#間 發展出之寄出二極體。當端1 0之電壓爲V c c + VF( VF爲二極體D 1之順向電壓）或更髙時，二極體啓動， η #亦經由二極體D 1充電。此時，M0S電晶體P 4關 閉。 經濟部中央橾準局貝工消费合作社印策 (請先閲讀背面之注意事項再填寫本頁) 在此例中，控制訊號VB之電壓亦設定以使介於 PM0S電晶體Ρ6，Ρ8之閘極和源極間之電位差異可 大於電晶體之臨界電壓之絕對值VTHP，且小於在 PMO S電晶體P 6和P 8之閘極和源極間之崩潰電壓。 此可藉由設定NM0S電晶體N16之驅動力對PM0S 電晶體P14和NM0S電晶體N15之驅動力之比例而 完成。因此，閘極供應以具有前述電壓之控制訊號VB之 PM0S電晶體P6，P8乃同時啓動，如此使得當低位 準訊號應用至端I 0時，PMO S電晶體P 1仍保持在關 本紙法尺度遥用中國國家梂準（CNS )八4规格（210X297公釐） -23 - 經濟部中央梂準局貝工消費合作社印製 A7 __B7_五、發明説明（21 ) 閉狀態，使訊號輸出端I 0保持在高阻抗狀態。 即使高於Vcc (3. 3V)之訊號電位應用至端 I 0時，由於介於PMOS電晶體P 6，P 8之閘極和源 極間之電位差異設定成大於這些電晶體之臨界電壓之絕對 值V THP和小於P Μ 0 S電晶體P 6和P 8之閘和源極間 之崩潰電壓，PMOS電晶體Ρ6，Ρ8之可靠度可免於 受到破壞。 再者，即使當高於Vcc(3. 3V)之訊號電位應 用至端I 0時，NMOS電晶體Nl ，N2，N4之汲極 側分別提供有NMOS電晶體Nil ，N12 ，N13 ， 其閘極具有電源供應電壓VC c。NMOS電晶體只使 NMOS電晶體Nl ，N2，N4之汲極電位最多上升至 V c c —_VTHN( VTHN爲NMO S電晶體之臨界電壓）， 藉以防止NMOS電晶體Nl ，N2，N4之可靠度受到 破壞。 此外，訊號輸出端I 〇之訊號電位經由PMOS電晶 體P 8供應至PMO S電晶體P 7之閘極。另一方面，訊 號輸出端I 0之訊號電位經由PMO S電晶體P 6而供應 至PMO S電晶體P 1之閘極之點。結果，介於PMO S 電晶體P 7之閘極和汲極間之電位差異幾乎變成零，使 PMO S電晶體P 7關閉。輸出致能訊號/0 E和输出訊 號IN使PMOS電晶體P2或PMOS電晶體P3啓動 ，其使三個PMOS電晶體P2，P 3和P 7之共同連接 點位在V c c上，以防止崩潰問題和PMO S電晶體P 2 本紙張尺度遑用中國國家橾準（CNS ) A4规格（210X297公釐） ' -24 - (請先閲讀背面之注意事項再填寫本頁)

，1T 經濟部中央標準局貝工消费合作社印製 A7 _____B7____ 五、發明説明（22 ) ，P3和P7 —起產生。 如上所述，以此實施例之半導體積體電路，當多數之 輸出連接和使用時，即使當不同值之電源供應電壓供應時 ，亦可使電流免於流經電源供應器之間。此外，即使當電 位高於在積體電路中之電源供應電壓之訊號應用至訊號輸 出端時，亦可使內部元件之可靠度免於受到破壞。結果， 半導體積體電路可使用例如3. 3V處理之低崩潰電壓處 理而構成》 其次，以下說明依照第一實施例之半導體積體電路之 各種變化。雖然在相關於圓6之第一實施例之半導體積體 電路中，在偏壓電路1 2中之NMO S電晶體N 1 6之閘 極連接至訊號輸出端I 0，如圖8所示之第一實施例之第 一修改例之電路爲NMO S電晶體N 1 6之閘極受修改以 連接至PMOS電晶體P1之背閘極n#。當高壓，例如 5V，施加至端I 0時背閘n#之電位設定成和經由 PMOS電晶體P4或二極體D1之端I〇具有相同之電 位，因此可獲得和圖6相同之效果。 在相關於圖6之第一實施例之半導體積體電路中，由 PMOS電晶體P2 ’ P3和P7和NMOS電晶體N2 ，N 3和N 1 2構成之NAND電路構成了產生用於 PMO S電晶體P 1之閘驅動訊號之電路。但是，在圓9 所示之第一實施例之第二修改例中，輸出致能訊號/〇 E 和輸入訊號/1N供應到達之N0R閘N0R2和由 PMO S電晶體P 2和P 7和NMO S電晶體N 3和N 1 本^張尺度逋用中國國家橾準（CMS〉A4规格（210X297公釐〉 '~ -25 - (請先閱讀背面之注意事項再填t本頁) •裝_

、1T 經濟部中央標準局男工消費合作社印製 A7 B7五、發明説明（23 ) 2構成之反向電路構成一電路以產生用於PMO S電晶體 P 1之閘驅動訊號。 特別的，在反向電路中，PMO S電晶體P 2之源極 連接至電源供應電壓V c c。介於PMO S電晶體P 7之 源和汲極間之電流路徑乃連接至介於PMO S電晶體P 1 之閘極之點和PM〇 S電晶體P 2之汲極間。NMO S電 晶體N 1 2之汲極連接至PMO S電晶體P 1之閘極之點 。介於NMO S電晶體N 3之源和汲極間之電流路徑連接 至介於接地電壓和NMO S電晶體N 1 2之源極間。 NOR閘N0R2之输出供應至PMO S電晶體P 2和 NMOS電晶體N3之閘極。PMOS電晶體P7之閘極 連接至PMO S電晶體P 8和NMO S電晶體N 1 3之共 汲極之點。電源供應電壓V c c供應至NMO S電晶體 N 1 3之閘極。 再者，在第二修改例之電路中，在偏壓電路1 2中之 PMO S電晶體P 1 4之閘極連接至NMO S電晶體 N 1 5之汲極，以取代連接至接地電壓。 在第二修改例之電路中，當NMO S電晶體N 1 5啓 動時’偏壓電路12作用如同圖7之等致電路。 圓10爲在依照本發明之第二實施例之半導體積體電 路中之輸出電路構造。除了圓5之部份電路外，輸出電路 具有和相關於圖5之先前應用之電路相似之構造，因此， 和圖5之相同部份乃標準以相同的參考符號。圓χ 〇之電 路和圖6之電路之最大不同點在於新增加由訊號反向電路 本紙張尺度速用中國國家橾隼（CNS > Μ规格（210X297公釐> (請先閱讀背面之注意事項再填寫本^') -裝· ，1Τ -26 - A7 經濟部中央揉準局月工消费合作社印製 _B7_ _五、發明説明（24 ) 1 1和偏壓電路1 2構成之控制電路1 〇。如圖6所示。 再者，依照圖6之第一實施例之半導體積體電路，介 於閘極連接至電源供應電壓V c c之NM〇 S電晶體 N 1 3之源和汲極間之電流路徑乃連接在PMO S電晶體 P 8和NMO S電晶體N 4之間》 以下說明上述之電路之操作。. 首先，當输出致能訊號/0E在接地電壓（低電位） 上時，亦即，當输出電路在其可依照在訊號輸出端I 0上 之输入訊號I N而輸出一訊號之模式時，偏壓電路1 〇產 生具有Vc c電位之控制訊號VB。 另一方面，在訊號輸出端I 0上之訊號之電壓依照输 入訊號I N而設定爲接地電壓或電源供應電壓V c c。因 此，閘極供應以具有V c c電壓之控制訊號VB之 PMO S電晶體P 6和P 8皆位在關閉狀態而NMO S電 晶體N 5啓動。如此電隔離η #之點和PMO S電晶體 Ρ 1之閘極之點。 此時，由於閘極供應以NAND閘NAND 1之輸出 之NMO S電晶體Ν 4啓動，且閘極連接至電源供應電壓 Vc c之NMO S電晶體Ν 1 3.啓動，和閘極供應以來自 偏壓電路1 0之控制訊號VB之PMO S電晶體P 8關閉 ’ PMOS電晶體P8和NMOS電晶體N1 3之共汲極 之點連接至接地電壓。如此使PMO S電晶體Ρ 1 〇在啓 動狀態。因此，由PMOS電晶體Pl〇和NMOS電晶 體N 5構成之CMO S轉換閘位在啓動狀態，使輸入訊號 (請先閲讀背面之注意事項再填寫本頁) 裝

*1T 本紙張尺度逋用中國國家橾準（CMS ) Α4規格（210Χ2.97公釐） -27 - 3i7G29 A7 經濟部中央標準局貝工消費合作社印策 B7五、發明説明（25 ) I N之反向訊號，NAND閘NAND2之輸出供應至在 輸出級中之PMOS電晶體P1之閘極。 另一方面，NOR閘N0R1亦輸出輸入訊號I N之 反向訊號。反向訊號在輸出級中供應至NMO S電晶體 N 1之閘極。因此，當輸出致能訊號/0 E在低位準時， 輸出電路作用當成雙態輸出電路。 以下說明輸出致能訊號/0E在電源供應電壓V c c (高位準）上之電路操作。當訊號/◦ E在高位準時， NAND閘NAND 1之輸出在低位準，反向器I NV3 之輸出/0E /在高位準，在偏壓電路1 2中之PM0S 電晶體P 1 3關閉，且NM0S電晶體N1 5啓動。此時 包括寄生元件之偏壓電路12之等致電路和圖7所示者相 同。 以下說明當各種訊號電位由其它輸出電路應用至訊號 輸出端I 0時，而訊號/0E在高位準且端I 0在髙阻抗 狀態時之電路操作。 首先，當低位準（接地電壓）訊號應用至端I 0時， 訊號反向電路1 1之输出到達高位準，其使在偏壓電路 12中之NM0S電晶體N16關閉且NM0S電晶體 N 1 7啓動，設定控制訊號VB至接地電壓。此時，如圖 6所示，閘極供應以控制訊號VB之PMO S電晶體P 6 和P 8同時啓動，其使得η #之電位幾乎等於欲經由 PMO S電晶體Ρ 6而供應至PMO S電晶體Ρ 1之閘極 之Vcc ，並使PMOS電晶體pi保持在關閉狀態*亦 本紙張尺度逍用中國國家揉準（CNS ) A4規格（210X297公釐） ' -28 - (請先閱讀背面之注意事項再填寫本頁) -裝·

、1T 經濟部中央橾準局貝工消費合作社印製 A7 B7_五、發明説明（26 ) 即，訊號輸出端I ◦保持在高阻抗狀態。 當高位準（Vc c )訊號應用至端I 0時，訊號反向 電路1 1之輸出到達低位準，使在偏壓電路1 2中之 NMO S電晶體N 1 6啓動和NMOS電晶體N 1 7關閉 。此時，如圖6所示，控制訊號VB之電位依照NMO S 電晶體N 1 6之驅動力對串聯連接之PMO S電晶體 P14和NMOS電晶體N15之驅動力之比例而定。而 後，控制訊號VB之電位預先設定，以使介於PMO S電 晶體P 6和P 8之閘和源極間之電位差異大於這些電晶體 之臨界電壓之絕對值VTHP。上述可藉由設定PMO S電 晶體P14和NMOS電晶體N15之驅動力對NMOS 電晶體N 1 6之驅動力之比例而達成。 因此，閘極供應以具有前述電壓之控制訊號VB之 PMOS電晶體P6，P8皆啓動，如此使得當低位準訊 號應用至端I 0，PMOS電晶體P 1仍保留在關閉狀態 ，使訊號輸出端I 0保留在髙阻抗狀態。 當高於VCC (例如5V)之電壓訊號應用至端10 時’訊號反向電路1 1之輸出/ I 0到到低位準，使在偏 壓電路12中之NM0S電晶體N16啓動和NM0S電 晶體N 1 7關閉。此時，當在端I 〇上之電壓等於或高於 V c c + V THP時，PM0S電晶體P 5啓動，使在端 I0上之電壓輸出至PM0S電晶體P1之背閘極或至η #。結果，n#之電壓和端I ◦之電壓相同。端I ◦之電 位亦經由介於PM0S電晶體P1之p型汲極擴散層和 本紙張尺度逋用中國國家榇率（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝·

、1T Μ -29 - 經濟部中央揉準局男工消費合作社印製 A7 B7五、發明説明（27 ) N #間之寄生二極體而傳送至η # ^ 在此例中，控制訊號V Β之電壓亦設定以使介於 PMOS電晶體Ρ6，Ρ8之閘極和源極間之電位差異可 大於電晶體之臨界電壓之絕對值VTHP，且小於在 PMO S電晶體P 6和P 8之閘極和源極間之崩潰電壓。 此可藉由設定PMO S電晶體P 1 4和NM〇 S電晶體 N 1 5之驅動力對NMO S電晶體N 1 6之驅動力之比例 而完成。因此，閘極供應以具有前述電壓之控制訊號VB 之PMOS電晶體P6 ，P8乃同時啓動，如此使得當低 位準訊號應用至端I 0時，PMOS電晶體P 1仍保持在 關閉狀態，使訊號輸出端I 〇保持在高阻抗狀態。 在第二實施例之電路，NMO S電晶體N 5之閘極受 供應以來自控制電路10之控制訊號VB，而非來自在圓 5之電路中之NAND閘NAND1之高位準/低位準訊 號。在第二實施例中，藉由修改如上述NMO S電晶體 N 5之閘極之連接，可達成下述之良好特性。 在圖1 0之電路中，當輸出致能訊號/0 E在髙位準 且高於V c c之電壓應用至端I ◦時，在PMO S電晶體 P i之閘極之點上之電位和端I 0之電位相同。在圖5之 電路中，在由NAND閘NAND 1輸出之高位準/低位 準供應至NMO S電晶體N 5之閘極下，當漏電流流至 NMOS電晶體N5，，而介於其閘極和源極間之電位差 異變成零時，不必要之電流可由端I 0經由NAND閘 NAND2流至電源供應電壓Vc c之點。但是，以圖 本紙張尺度速用中國國家橾準（CNS ) A4規格（210X297公釐） (讀先閱請背面之注意事項再填寫本頁) -裝.

、1T Μ -30 - 經濟部中央揉準局貝工消費合作社印装 A7 B7五、發明説明（28 ) 1 0之電路，由於控制訊號VB供應至NMO S電晶體 N 5之閘極，介於NMO S電晶體N 5之閘極和源極間之 電位差異變成負值，而NAND閘NAND 2之輸出在高 位準（Vcc)，而控制訊號vb在介於接地電壓和電源 供應電壓V c c間之電位上。如此使得NMO S電晶體 N 5進入充份關閉狀態，使漏電流小於圖5之電路。 如上所述，以第二實施例之半導體積體電路，當多數 之輸出連接和使用時，即使當不同值之電源供應電壓供應 時，亦可使電流免於流經電源供應器之間。此外，即使當 電位髙於在積體電路中之電源供應電壓之訊號應用至訊號 輸出端時，亦可使內部元件之可靠度免於受到破壞。結果 ，半導體積體電路可使用例如3. 3V處理之低崩潰電壓 處理而構成。 本發明並不限於上述之實施例。本發明亦可利用其它 的方式實施而未悖離本發明之精神和範疇。例如，除了上 述之構造外，控制電路1 0亦可具有如圖1 1至1 4所示 之構造。 和圖6和8之控制電路比較，在圓11之控制竜路 10中，NMO S電晶體N 1 5之連接部份以PMO S電 晶體P 1 4和NMOS電晶體/VI 7之連接位置取代之。 在圖1 2之控制電路1 0中，PMOS電晶體P 1 4 之背閘極連接至PMOS電晶體P14之源極而取代連接 至η #或V c c。 在圖1 3之控制電路1 0中，連接電阻R 1以取代圖 本紙張尺度逍用中國國家榇準（CNS ) Α4規格（210Χ297公嫠） (請先閱讀背面之注意事項再填寫本頁) 裝. >1Τ -31 - 經濟部中央標準扃負工消費合作社印製 A7 B7五、發明説明（29 ) 1 2之PMOS電晶體P 1 4。亦可連接電流源以取代電 阻R1。電流源之使用使得即使當訊號VB之電位上升時 ，流動之電流值保持不變，因此，抽出之電流可免於增加 〇 在圖14之控制電路10中，取代圖13之電阻R1 ，介於閘極連接至電源供應電壓V c c之NMO S電晶體 、N18之源極和汲極間之電流路徑受到連接。 如上所述，使用具有如圖1 1至1 4所示構造之控制 電路10亦可產生相同的效果。 如上所述，以本發明，即使當不同值之電源供應電壓 供應在多數輸出連接和使用之例中，亦可使電流免於流經 電源供應器之間。此外，本發明亦可提供一種半導體積體 電路，即使當高於在積體電路內之電源供應電壓之電壓應 用至訊號輸出端時，亦可防止內部元件之可靠度受到破壞 〇 對於熟悉此項技藝之人工而言，可迅速的了解本發明 之許多的優點和變化。.因此，本發明在其廣義的觀點上並 不限於上述特殊之細節以及所呈現之裝置。因此，對於本 發明之各種修改仍未能悖離下述申請專利範圍及其等效例 所界定之一般發明概念之精神和範疇內。 (請先閱讀背面之注意事項再填寫本頁) 裝·

、1T 本紙張尺度逍用中國國家揉準（CNS ) A4規格（210X297公釐） -32 -

Claims (1)

1. 經濟部中央橾隼局—工消費合作社印装 A8 B8 C8 D8々、申請專利範圍 i . 一種半導體積體電路，其特徵在於包含： 一訊號输出端； 第一MO S電晶體，其具有一源極，一汲極，一閘極 ，和一背閘極，源極和背閘極電位隔離，且介於源極和汲 極間之電流路徑之一端直接連接或經由一開關元件連接至 訊號输出端；和 一控制電路，其產生一控制訊號，該控制訊號之值以 類比關係隨著在訊號輸出端上之電壓或在介於第一MO S 電晶體之源和汲極間之電流路徑之一端上之電壓而改變， 供應所產生之控制訊號至第一MO S電晶體之閘極，和控 制控制訊號之電壓，以使介於在源極和閘極間之電流路徑 一端和第一MO S電晶體之閘極之電位差異在第一MO S 電晶體由控制訊號設定爲啓動狀態時，可位在所需的值之 範圍內。 2.如申請專利範圍第1項之半導體稹體電路，其特 徵在於 該控制電路進一步供應以第一控制輸入訊號和第一參 考電壓，且具有一模式其中該控制訊號之電壓依照第一控 制輸入訊號而設定至第一參考電壓，無關於在該訊號輸出 端上之電壓或在介於該第一MO S電晶體之源和汲極間之 電流路徑之一端上之電壓，和 當設定爲第一參考電壓之該控制訊號供應至第一 M〇 S電晶體之閘極時，該第一MO S電晶體設定在關閉 狀態。 本紙張尺度逍用中國國家橾準（CNS ) A4規格（210X297公釐） ~ -33 - ---------^------^------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中夬橾準局負工消費合作社印装 317029 S D8、申請專利範圍 3. 如申請專利範圍第1項之半導體積體電路，其特 徵在於該第一 MO S電晶體之背閘極連接至介於第一 M〇S電晶體之源和汲極間之電流路徑之該一端。 4. 如申請專利範圍第1項之半導體積體電路，其特 徵在於該控制電路包含： 一訊號反向電路，其具有一輸入點和輸出點，該輸入 點連接至該訊號輸出端； 第二MO S電晶體，其與第一 M〇 S電'晶體具有相同 的導電型式，且具有一源·極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在第一參考電壓和用以輸出該 控制訊號之一輸出點間，和一閘極供應以第一控制輸入訊 號； 第三MO S電晶體，其與第一MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在該控制訊號之输出點和第二 參考電壓之間，和該閘極連接至第二參考電壓； 第四MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑串聯插入介於該控制訊號之輸出 點和第二參考電壓間之第三MO S電晶體之源和汲極間之 電流路徑，且閘極供應以第一控制輸入訊號； 第五MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插入第一參考電壓和該控制訊號 ---------¾.------1T------線 (請先閲请背面之注$項再填寫本頁) 本紙張尺度適用+國國家揉準（CNS ) A4規格（210X297公釐） -34 - 經濟部中央榇準局貝工消費合作社印袋 A8 B8 C8 D8六、申請專利範圍 之輸出點間，且該閘極連接至訊號輸出端；和 第六MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑並連接介於第三MO S電晶體之 源和汲極間之電流路徑，且閘極連接至訊號反向電路之輸 出點》 5.如申請專利範圍第1項之半導體積體電路，其特 徵在於該控制電路包含： 一訊號反向電路，其具有一輸出點和輸入點連接至訊 號輸出端； 第二MO S電晶體，其與第一 MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在第一參考電壓和用以输出該 控制訊號之一輸出點間，和一閘極供應以第一控制輸入訊 號： 一電阻元件具有一電流路徑插在用於控制訊號之輸出 點和第二參考電壓之間； 第三MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在該控制訊號之輸出點和第二 參考電壓之間，且串聯連接至該電阻之電流路徑，該閘極 供應以第一控制輸入訊號； 第四MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ---------^------tr------^ (請先閲讀背面之注$項再填寫本頁) -35 - 經濟部中央揉率局負工消費合作社印策 317029 ^ C8 D8六、申請專利範圍 源極和汲極間之電流路徑插在第一參考電壓和用於控制訊 號之輸出點間，該閘極連接至訊號輸出端；和 第五MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑並聯連接至電阻之電流路徑，該 閘極連接至訊號反向電路之输出點。 6.如申請專利範圍第1項之半導體積體電路，其特 徵在於該控制電路包含： —訊號反向電路，其具有一輸出點和輸入點連接至該 訊號输出端； 第二MO S電晶體，其與第一MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在第一參考電壓和用以輸出該 控制訊號之一輸出點間，和一閘極供應以第一控制輸入訊 號; 第三MOS電晶體，，其與第一MOS電晶體具有相 反的導電型式，且具有一源極，一汲極，和一閘極，而介 於源極和汲極間之電流路徑插在該控制訊號之輸出點和第 二參考電壓之間，和該閘極連接至第一參考電壓； 第四MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源七，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插入介於該控制訊號之輸出點和 第二參考電壓間且串聯連接第三MO S電晶體之源和汲極 間之電流路徑，且閘極供應以第一控制輸入訊號； 本紙張尺度適用中國菌家標準（CNS〉A4规格（210X297公釐〉 一 -36 - ---------餐------ίτ------10 (請先閲讀背面之注^項再填寫本頁) A8 B8 C8 D8 經濟部中央揉準局貝工消費合作社印装 々、申請專利範圍 第五MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極’和一閘極’而介於 源極和汲極間之電流路徑插入第一參考電壓和該控制訊號 之輸出點間，且該閘極連接至訊號输出端；和 第六MO S電晶體，其與第一MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑並連連接介於第三MO S電晶體 之源和汲極間之電流路徑，且閘極連接至訊號反向電路之 输出點。 7.如申請專利範圍第4項之半導體積體電路，其特 徵在於第三和第四MO S電晶體之驅動力對該第五MO S 電晶體之驅動力之比例受調整成使介於該第一MO S電晶 體之閘極和源極間之電位差異在所需值之範圍內。 8 .如申請專利範圍第5項之半導體積體電路，其特 徵在於該電阻元件和第三MO S電晶體之驅動力對該第四 TV10 S電晶體之驅動力之比例受調整成使介於該第一 MO S電晶體之閘極和源極間之電位差異在所需之值之範 圍內。 9.如申請專利範圍第6項之半導體積體電路，其特 徵在於該第三和第四MO S電晶體之驅動力對該第五 M〇S電晶體之驅動力之比例受調整成使介於該第一 MO S電晶體之閘極和源極間之電位差異在所需值之範圍 內。 1 0 . —種半導體積體電路，其特徵在於包含： (請先閲讀背面之注意事項再填寫本X) -裝· 訂 本紙張尺度適用中國國家樣準（CNS > A4規格（210X297公釐） -37 - 經濟部中央榇率局貝工消費合作社印笨 申請專利範圍 一訊號輸出端； 第一 MO S電晶體用於訊號輸出，其具有一源極’一 汲極，一閘極，和一背閘極，該源極連接至第一參考電壓 ，該汲極連接至訊號輸出端，和該源極和該背閘極電位隔 離； 第二MO S電晶體，其與第一 MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，一閘極，和一背閘 極，源極連接至第一 MO S電晶體之背閘極且汲極連接至 第一 MO S電晶體之閘極；和 一控制電路，其產生一控制訊號，該控制訊號之值以 類比關係隨著在訊號輸出端上之電壓而改變，供應所產生 之控制訊號至第二MO S電晶體之閘極，和控制控制訊號 之電壓，以使介於第二MO S電晶體之源極和閘極間之電 位差異在第二MO S電晶體由控制訊號設定爲啓動狀態時 ，可位在所需的值之範圍內。 11.如申請專利範圍第10項之半導體積體電路， 其特徵在於 該控制電路進一步供應以第一控制输入訊號和第一參 考電壓，且具有一模式其中該控制訊號之電壓依照第一控 制輸入訊號而設定至第一參考電壓，無關於在該訊號输出 端上之電壓，和 當設定爲第一參考電壓之該控制訊號供應至第二 M〇S電晶體之閘極時，該第二MO S電晶體設定在關閉 狀態。 (請先閲讀背面之注^項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -38 - A8 B8 C8 D8 經濟部中央標準局負工消費合作社印策 六、申請專利範圍 12. 如申請專利範圍第10項之半導體積體電路， 其特徵在於該第二M〇 S電晶體之背閘極連接至第二 MO S電晶體之源極。 13. 如申請專利範圍第1〇項之半導體積體電路， 其特徵在於該控制電路包含： 一訊號反向電路，其具有一輸入點和輸出點，該输入 點連接至該訊號輸出端； 第三MO S電晶體，其與第一MO S電晶體具有相同 的導電型式，且具有一源'極’ 一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在第一參考電壓和用以輸出該 控制訊號之一输出點間’和該閘極供應以第一控制輸入訊 號： 第四MO S電晶體，其與第一MO S電晶體具有相同 的導電型式’且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在該控制訊號之输出點和第二 參考電壓之間，和該閘極連接至第二參考電壓； 第五MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑串聯插入介於該控制訊號之輸出 點和第二參考電壓間之第四MO S電晶體之源和汲極間之 電流路徑，且閘極供應以第一控制输入訊號； 第六MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插入第一參考電壓和該控制訊號 --- (請先閲讀背面之注$項再填寫本頁) 、va T 本紙張尺度適用中國固家標準（CNS ) A4規格（210X297公釐） 經濟部中央揉準局員工消費合作社印装 A8 B8 C8 D8六、申請專利範圍 之輸出點間，且該閘極連接至訊號輸出端；和 第七MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑並連連接介於第四MO S電晶體 之源和汲極間之電流路徑，且閘極連接至訊號反向電路之 输出點。 14.如申請專利範圍第10項之半導體積體電路， 其特徵在於該控制電路包含： 一訊號反向電路，其具有一輸出點和输入點連接至訊 號輸出端； 第三M〇 S電晶體，其與第一MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在第一參考電壓和用以輸出該 控制訊號之一輸出點間，和該閘極供應以第一控制輸入訊 號； —電阻元件具有一電流路徑插在用於控制訊號之輸出 點和第二參考電壓之間； 第四MO S電晶體，其與第一MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在該控制訊號之輸出點和第二 參考電壓之間，且串聯連接至該電阻之電流路徑，該閘極 供應以第一控制輸入訊號： 第五MO S電晶體，其與第一 M〇 S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 本紙張尺度適用中国离家標率（CNS ) A4规格（210X297公釐） ---------餐------ir------^ (請先閲讀背面之注意事項再填寫本頁) -40 - ^17029 經濟部中央標準局負工消费合作社印裝 A8 B8 C8 D8六、申請專利範圍 . 源極和汲極間之電流路徑插在第一參考電壓和用於控制訊 號之輸出點間，該閘極連接至訊號輸出端；和 第六MO S電晶體，其與第一MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑並聯連#至電阻之電流路徑，該 閘極連接至訊號反向電路之輸出點。 15.如申請專利範圍第10項之半導體積體電路， 其特徵在於該控制電路包含： 一訊號反向電路，其具有一輸出點和一輸入點連接至 該訊號輸出端； 第三MO S電晶體，其與第一MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在第一參考電壓和用以输出該 控制訊號之一输出點間，和該閘極供應以第一控制輸入訊 號； 第四MO S電晶體，其與第一MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在該控制訊號之输出點和第二 參考電壓之間，和該閘極連接至第一參考電壓； 第五MO S電晶體，其與第一MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和'汲極間之電流路徑插入介於該控制訊號之输出點和 第二參考電壓間且串聯連接第四MO S電晶體之源和汲極 間之電流路徑，且閘極供應以第一控制輸入訊號； 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. ir 線 -41 - 鋰濟部中央搮率局貝工消費合作社印策 A8 £δ C8 D8六、申請專利範圍 第六MO S電晶體，其與第一MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插入第一參考電壓和該控制訊號 之輸出點間，且該閘極連接至訊號輸出端；和 第七M〇 S電晶體，其與第一M〇 S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑並連連接介於第四MO S電晶體 之源和汲極間之電流路徑，且閘極連接至訊號反向電路之 輸出點》 16.如申請專利範圍第13項之半導體積體電路， 其特徵在於第四和第五MO S電晶體之驅動力對該第六 M〇S電晶體之驅動力之比例受調整成使介於該第二 MO S電晶體之閘極和源極間之電位差異在所需值之範圍 內。 '17.如申請專利範圍第14項之半導體積體電路， 其特徵在於該電阻元件和第四MO S電晶體之驅動力對該 第五MO S電晶體之驅動力之比例受調整成使介於該第二 MO S電晶體之閘極和源極間之電位差異在所需之值之範 圍內。 18.如申請專利範圍第15項之半導體積體電路， 其特徵在於該第四和第五MO S電晶體之驅動力對該第六 MO S電晶體之驅動力之比例受調整成使介於該第二 MO S電晶體之閘極和源極間之電位差異在所需值之範圍 內。 本紙張尺度逍用中固囷家梂準（CNS ) A4規格（210X 297公釐） ---------^------ΐτ------i (請先閱讀背面之注—項再填寫本頁) -42 - 8 8 8 8 ABCD 經濟部中央梂準局負工消費合作社印«. κ、申請專利範圍 1 9 . 一種半導體積體電路，其特徵在於包含： 一訊號输出端； 第一MO S電晶體用於訊號輸出，其具有一源極，一 汲極，一閘極，和一背閘極，該源極連接至第一參考電壓 ，該汲極連接至訊號輸出端，和該源極和該背閘極電位隔 離； 第二MO S電晶體，其與第一MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，一閘極，和一背閘 極，源極連接至第一M 0 S電晶體之背閘極且汲極連接至 第一MO S電晶體之閘極；和 一第一控制電路，其產生第一控制訊號，該第一控制 訊號之值以類比關係隨著在訊號輸出端上之電壓而改變， 供應所產生之控制訊號至第二MO S電晶體之閘極，和控 制第一控制訊號之電壓，以使介於第二MO S電晶體之源 極和閘極間之電位差異在第二MO S電晶體由第一控制訊 號設定爲啓動狀態時，可位在所需的值之範圍內； 第二控制電路，其一端連接至第一參考電壓，且其產 生第二控制訊號以設定第一M〇 S電晶體在關閉狀態，依 照多數之控制輸入訊號； 第三MO S電晶體，其與第一 MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，一閘極，和一背閘 極，而介於源極和汲極間之電流路徑插在第二控制電路之 输出點和第一 MO S電晶體之閘極間，且背閘極連接至第 一 MO S電晶體之背閘極，以形成一共同背閘極；和 (請先閲讀背面之注意事項再填寫本頁) •裝. -a 本紙張又度遑用中國國家標準（CNS ) A4規格（210X：297公釐） AB B8 C8 D8 經濟部中失標準局負工消費合作社印製 六、申請專利範圍 1 第 四 Μ 0 S 電 晶 體 > 其與 第 -- Μ 0 S 電 晶 體 具 有 相 同 1 | 的 導 電 型 式 > 且 具 有 一 源 極 一 汲 極 > ~* 閘 極 和 一 背 閘 1 1 極 9 而 介 於 源 極 和 汲 極 間 之 電 流 路 徑 插 入 訊 號 輸 出 端 和 第 1 1 1 二 Μ 0 S 電 晶 體 之 閘 極 間 > 背 閘 極 連 接 至 第 一 Μ 0 S 電 晶 請 先 Μ 1 1 體 之 背 閘 極 以 形 成 共 同 背 閘 極 » 和 該 閘 極 供 應 以 第 一 控 制 讀 背 1 1 訊 號 〇 之 注 老 1 1 2 0 如 串 請 專 利 範 圍 第 1 9 項 之 半 導 體 積 體 電 路 > 1 項 1 I 再 1 I 其 特 徵 在 於 寫 1 裝 該 第 — 控 制 電 路 進 — 步 供 應 以 第 ___· 控 制 輸 入 訊 號 和 第 本 頁 1 I -- 參 考 電 壓 且 具 有 — 模 式 其 中 該 控 制 訊 m 之 電 壓 依 照 第 1 I — 控 制 輸 入 訊 號 而 設 定 至 第 — 參 考 電 壓 Alf m 關 於 在 介 於 該 1 1 | 第 二 Μ 〇 S 電 晶 體 之 源 和 汲 極 間 之 電 流 路 徑 之 一 端 上 之 電 1 訂 壓 和 1 1 當 設 定 爲 第 一 參 考 電 壓 之 該 控 制 訊 號 供 應 至 第 二 1 1 Μ 0 S 電 晶 體 之 閘 極 時 該 第 二 Μ 0 S 電 晶 體 設 定 在 關 閉 1 | 狀 態 〇 線 | 2 1 如 串 請 專 利 範 圍 第 1 9 項 之 半 導 體積 體 電 路 > 1 I 其 特 徵 在 於 該 第 二 Μ 0 S 電 晶 體 之 背 閘 極 連 接 至 介 於 第 二 1 1 1 Μ 0 S 電 晶 體 之 源 和 汲 極 間 之 電 流 路 徑 之 —· 端 〇 1 1 2 2 如 串 請 專 利 範 圍 第 1 9 項 之 半 導 體 積 體 電 路 » 1 1 其 特 徵 在 於 該 第 ~* 控 制 電 路 包 含 1 1 —· 訊 號 反 向 電 路 » 其 具 有 一 輸 入 點 和 輸 出 點 該 輸 入 1 1 點 連 接 至 該 訊 號 輸 出 端 y 1 I 第 五 Μ 0 S 電 晶 體 9 其 與 第 一 Μ 0 S 電 晶 體 H.W. 具 有 相 同 1 1 1 本紙張尺度適用中國國家棵準（CNS ) A4規格（210X297公釐） -44 - °Π〇29 D8 經濟部中央橾準局*:工消費合作社印裝 六、 申請專利範圍 1 1 的 導 電 型 式 且 具 有 — 源 極 一 汲 極 > 和 一 閘 極 而 介 於 1 I J 源 極 和 汲 極 間 之 電 流 路 徑 插 在 第 —. 參 考 電 壓 和 該 第 一 控 制 1 I 訊 號 之 一 輸 出 點 間 和 — 閘 極 供 應 以 第 一 控 制 輸 入 訊 號 t 1 1 I 第 7^ Μ 0 S 電 晶 體 ruz. 其 與 第 一 Μ 0 S 電 晶 體 具 有 相 同 請 先 Μ 1 1 的 導 電 型 式 且 具 有 一 源 極 一 汲 極 和 一 閘 極 而 介 於 讀 背 Xj 1 1 源 極 和 汲 極 間 之 電 流 路 徑 插 在 該 第 — 控 制 訊 號 之 輸 出 點 和 之 注 1 I 意 1 I 第 二 參 考 電 壓 之 間 和 該 閘 極 連 接 至 第 二 參 考 電 壓 事 項 1 I 真 1 I 第 七 Μ 0 S 電 晶 體 其 與 第 '* Μ 0 S 電 晶 體 具 有 相 反 填 寫 本 1 A 的 導 電 型 式 且 具 有 源 極 —. 汲 極 和 —· 閘 極 而 介 於 頁 1 I 源 極 和 汲 極 間 之 電 流 路 徑 串 聯 插 入 介 於 該 第 — 控 制 訊 號 之 1 1 I 輸 出 點 和 第 二 參 考 電 壓 間 之 第 Μ 0 S 電 晶 體 ruz. 之 源 和 汲 極 1 1 1 間 之 電 流 路 徑 且 閘 極 供 應 以 第 一 控 制 输 入 訊 號 1 訂 第 八 Μ 0 S 電 晶 體 其與 第 ~- Μ 0 S 電 晶 體 具有 相 反 1 1 的 導 電 型 式 且 具 有 ~~- 源 極 一 汲 極 和 一 閘 極 而 介 於 1 1 源 極 和 汲 極 間 之 電 流 路 徑 插 入 第 —* 參 考 電 壓 和 該 第 一 控 制 1 | 訊 號 之 輸 出 點 間 且 該 閘 極 連 接 至 訊 號 输 出 端 和 線 I 第 九 Μ 0 S 電 晶 體 其 與 第 一 Μ 0 S 電 晶 體 具 有 相 反 1 1 的 導 電 型 式 且 具 有 — 源 極 —. 汲 極 和 —. 閘 極 > 而 介 於 1 1 源 極 和 汲 極 間 之 電 流 路 徑 並 連 連 接 介 於 第 Μ 0 S 電 晶 體 1 1 之 源 和 汲 極 間 之 電 流 路 徑 且 閘 極 連 接 至 訊 號 反 向 電 路 之 1 1 输 出 點 〇 1 I 2 3 如 串 請 專 利 範 圍 第 1 9 項 之 半 導 體 積 體 電 路 > 1 I 其 特 徵 在 於 該 控 制 電 路 包 含 1 1 I 一 訊 號 反 向 電 路 其 具 有 輸 出 點 和 輸 入 點 連 接 至 訊 1 1 1 本紙張尺度逍用中國离家標準（CNS ) A4规格（21〇><297公釐） -45 - 經濟部中央梯率局貞工消費合作社印裝 A8 B8 C8 D8 六、申請專利範圍 號输出端； 第五MO S電晶體，其與第一MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在第一參考電壓和用以輸出該 第一控制訊號之一输出點間，和該閘極供應以第一控制輸 入訊號； 一電阻元件具有一電流路徑插在用在第一控制訊號之 輸出點和第二參考電壓之間； 第六MO S電晶體，其與第一MO S具有相反的導電 型式，且具有一源極，一汲極，和一閘極，而介於源極和 汲極間之電流路徑插在該第一控制訊號之输出點和第二參 考電壓之間，且串聯連接至該電阻之電流路徑，該閘極供 應以第一控制輸入訊號： 第七MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在第一參考電壓和用於控制訊 號之输出點間，該閘極連接至訊號輸出端；和 第八MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源\極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑並聯連接至電阻之電流路徑，該 閘極連接至訊號反向電路之輸出點。 2 4 .如申請專利範圍第1 9項之半導體積體電路， 其特徵在於該控制電路包含： 一訊號反向電路，其具有一输出點和一輸入點連接至 本纸張尺度逍用中國國家標準（CNS ) A4規格（210X297公嫠) "~~ -46 - (請先閲讀背面之注意事項再填寫本頁) .裝. 、1T 經濟部中央標隼局貞工消費合作社印*. A8 B8 C8 D8々、申請專利範圍 該訊號输出端； 第五M〇 S電晶體，其與第一 MO S電晶體具有相同 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在第一參考電壓和用以輸出該 第一控制訊號之一輸出點間，和該閘極供應以第一控制輸 入訊號； 第六MO S電晶體，其與第一MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插在該第一控制訊號之輸出點和 第二參考電壓之間，和該閘極連接至第一參考電壓； 第七MO S電晶體，其與第一MO S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插入介於該第一控制訊號之輸出 點和第二參考電壓間且串聯連接第六MO S電晶體之源和 汲極間之電流路徑，且閘極供應以第一控制輸入訊號； 第八MO S電晶體，其與第一 M〇 S電晶體具有相反 的導電型式，且具有一源極，一汲極，和一閘極，而介於 源極和汲極間之電流路徑插入第一參考電壓和該第一控制 訊號之輸出點間，且該閘極連接至訊號輸出端；和 第九MO S電晶體，其與第一 MO S電晶體具有相反 的導電型式，且具有一源極，一汲極’和—閘極’而介於 源極和汲極間之電流路徑並連連接介於第六MO S電晶體 之源和汲極間之電流路徑，且閘極連接至訊號反向電路之 輸出點。 本紙張尺度逍用中國國家揉準（CNS > A4規格（210X297公嫠) ~~ -47 - (請先閲讀背面之注^^項再填寫本頁) •裝· 、1T 3I7029 A8 B8 C8 D8 申請專利範圍 25.如申請專利範圍第22項之半導體稹體電路， 其特徵在於第六和第七MO S電晶體之驅動力對該第八 MO S電晶體之驅動力之比例受調整成使介於該第二 M〇 s電晶體之閘極和源極間之電位差異在所需值之範圍 內β 2 6 .如申請專利範圍第2 3項之半導體積體電路， 其特徵在於該電阻元件和第六M〇S電晶體之驅動力對該 第七MO S電晶體之驅動力之比例受調整成使介於該第二 MO S電晶體之閘極和源'極間之電位差異在所需之值之範 園內。 27.如申請專利範圍第24項之半導體積體電路， 其特徵在於該第六和第七MO S電晶體之驅動力對該第八 MO S電晶體之驅動力之比例受調整成使介於該第二 MO S電晶體之閘極和源極間之電位差異在所需值之範圍 內。 (請先閱讀背面之注項再填寫本頁) .裝. 訂 本紙張尺度逋用中國國家樑準（CNS〉Α4洗格（210X297公釐> -48 -