JP7041368B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP7041368B2 JP7041368B2 JP2019508765A JP2019508765A JP7041368B2 JP 7041368 B2 JP7041368 B2 JP 7041368B2 JP 2019508765 A JP2019508765 A JP 2019508765A JP 2019508765 A JP2019508765 A JP 2019508765A JP 7041368 B2 JP7041368 B2 JP 7041368B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cell
- wiring
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 239000000945 filler Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本開示は、外部とのインターフェースに関わる入出力セル（ＩＯセル）が配置された半導体集積回路装置に関する。
半導体集積回路では、微細化に伴う低電圧化により、回路内における電源電圧降下の抑制に対する要求がより一層厳しくなっている。その一方で、半導体集積回路では、高集積化による消費電力の増加や配線の高抵抗化が進んでいる。このため、外部から供給される電源を、電源電圧降下を抑制するために、より低抵抗で内部回路に供給することが益々困難になっている。
特許文献１では、ＩＯ領域に配置するフィラーセルにおいて、ＩＯセル内のリング電源配線を半導体チップ内部の電源配線と接続することによって、電源電圧降下を抑制する技術が開示されている。
現在、半導体集積回路では、微細化の進展とともに、配線層の多層化が進んでいる。ところが、特許文献１では、多層配線を効果的に利用して電源電圧降下を抑制する技術については、何ら検討がなされていない。
本開示は、ＩＯセルが配置された半導体集積回路装置について、多層配線を利用して電源電圧降下を抑制可能になる構成を提供することを目的とする。
本開示の一態様では、半導体集積回路装置であって、第１方向に並べて配置された複数のＩＯセルからなるＩＯセル列と、前記ＩＯセル列の領域に、前記第１方向に延びるように複数の配線層において形成されており、第１電源電圧を供給する第１電源配線とを備え、前記複数のＩＯセルは、信号の入力、出力または入出力を行う信号ＩＯセルと、第２電源電圧の供給を行う電源ＩＯセルとを含み、前記第１電源配線は、前記複数の配線層の１つである第１層において、前記信号ＩＯセルの領域に形成されている一方、前記電源ＩＯセルの領域に形成されておらず、前記電源ＩＯセルの領域における、前記第１層において、前記第１方向と垂直をなす第２方向に延びるように、前記第２電源電圧を供給する第２電源配線が配置されており、かつ、前記第１方向における両端において、前記第２方向における、前記信号ＩＯセルの領域に形成された前記第１電源配線と同じ位置に、配線片が配置されている。
この態様によると、第１電源電圧を供給する第１電源配線が、ＩＯセル列の領域を、ＩＯセルの並びと同じ第１方向に延びている。この第１電源配線は、複数の配線層において形成されている。これにより、電源配線の抵抗を低減することができ、電源電圧降下を抑制することができる。また、電源ＩＯセルの領域において、第１電源配線が形成されていない配線層である第１層において、第１方向と垂直をなす第２方向に延びており、第２電源電圧を供給する第２電源配線が配置されている。これにより、外部接続パッドからコア領域への電源供給を行うことができるので、電源電圧降下を抑制することができる。さらに、電源ＩＯセルの領域における第１層において、第１方向における両端において、第２方向における信号ＩＯセルの領域に形成された第１電源配線と同じ位置に、配線片が配置されている。これにより、電源ＩＯセル同士の間において、配線のデザインルールエラーが発生することを防ぐことができる。
本開示に係る半導体集積回路装置によると、多層配線を利用して、電源電圧降下を抑制することができる。また、配線のデザインルールエラーが発生することを防ぐことができる。
以下、実施の形態について、図面を参照して説明する。
（第１実施形態）
図１は実施形態に係る半導体集積回路装置（半導体チップ）の全体構成を模式的に示す平面図である。図１に示す半導体集積回路装置１は、内部コア回路が形成されたコア領域２と、コア領域２の周囲に設けられ、インターフェース回路（ＩＯ回路）が形成されたＩＯ領域３とを備えている。ＩＯ領域３には、半導体集積回路装置１の周辺部を囲むように、ＩＯセル列５が設けられている。図１では図示を簡略化しているが、ＩＯセル列５には、インターフェース回路を構成する複数のＩＯセル１０が並んでいる。
図１は実施形態に係る半導体集積回路装置（半導体チップ）の全体構成を模式的に示す平面図である。図１に示す半導体集積回路装置１は、内部コア回路が形成されたコア領域２と、コア領域２の周囲に設けられ、インターフェース回路（ＩＯ回路）が形成されたＩＯ領域３とを備えている。ＩＯ領域３には、半導体集積回路装置１の周辺部を囲むように、ＩＯセル列５が設けられている。図１では図示を簡略化しているが、ＩＯセル列５には、インターフェース回路を構成する複数のＩＯセル１０が並んでいる。
ここでは、ＩＯセル１０は、信号の入力、出力または入出力を行う信号ＩＯセル１１、接地電位（電源電圧ＧＮＤ）を供給するためのＧＮＤＩＯセル２１、主にＩＯ領域３に向けて電源（電源電圧ＶＤＤＩＯ）を供給するためのＩＯ電源ＩＯセル２２、および、主にコア領域２に向けて電源（電源電圧ＶＤＤ）を供給するためのコア電源ＩＯセル２３を含む。ＶＤＤＩＯはＶＤＤよりも高く、例えば、ＶＤＤＩＯは３．３Ｖ、ＶＤＤは１．０Ｖである。本開示では、ＧＮＤＩＯセル、ＩＯ電源ＩＯセルおよびコア電源ＩＯセルを、適宜、まとめて電源ＩＯセルと呼ぶ。
ＩＯ領域３には、ＩＯセル１０が並ぶ方向に延びる電源配線４が設けられている。ここでは、電源配線４は、ＶＤＤＩＯを供給する電源配線４１、ＧＮＤを供給する電源配線４２、および、ＶＤＤを供給する電源配線４３を含む。また図１では図示を省略しているが、半導体集積回路装置１には、複数の外部接続パッドが配置されている。
図２は本実施形態に係る半導体集積回路装置１のＩＯ領域３の構成例を示す平面図であり、図１の部分Ｗの拡大図に相当する。また図３は、図２の構成を電源配線４が形成された配線層別に示した平面図である。なお、図２および図３では、ＩＯセル１０の内部構成や信号配線等については図示を省略している。以下の平面図においても同様である。
図２において、ＩＯセル列５は、Ｘ方向（図面横方向、半導体集積回路装置１の外辺に沿う方向であり、第１方向に相当する）に並ぶ複数のＩＯセル１０、具体的には、信号ＩＯセル１１、並びに、電源セルであるＧＮＤＩＯセル２１、ＩＯ電源ＩＯセル２２およびコア電源ＩＯセル２３を備えている。ここでは、ＩＯセル１０の高さすなわちＹ方向（図面縦方向、第１方向と垂直をなす第２方向に相当する）のサイズは同一としている。また、ＩＯセル１０同士の間に、その隙間を埋めるためのフィラーセル３１，３２，３３が配置されている。ＩＯセル列５の領域には、Ｘ方向に延びる複数の電源配線４、具体的には、ＶＤＤＩＯを供給する電源配線４１、ＧＮＤを供給する電源配線４２、および、ＶＤＤを供給する電源配線４３が設けられている。
信号ＩＯセル１１には、半導体集積回路装置１の外部との間、または、コア領域２との間で信号のやりとりを行うために必要な回路、例えば、レベルシフタ回路、出力バッファ回路、ＥＳＤ回路等が含まれる。これらの回路には、電源配線４から電源が供給される。ＧＮＤＩＯセル２１、ＩＯ電源ＩＯセル２２およびコア電源ＩＯセル２３は、外部接続パッドに供給される各電源を半導体集積回路装置１の内部に供給するものであり、ＥＳＤ回路等を含む。
図３では、電源配線４は、３層（第Ｎ層、第（Ｎ＋１）層、第（Ｎ＋２）層）の配線層に形成されている。Ｎは１以上の整数であり、例えばＮ＝４とすると、電源配線４は第４～６層に形成されたものとなる。図３に示すように、信号ＩＯセル１１の領域では、電源配線４は３層の配線層のいずれにも形成されており、各層の配線はコンタクト４８によって接続されている。すなわち、電源配線４１は、第Ｎ層の配線４１ａ、第（Ｎ＋１）層の配線４１ｂ、および、第（Ｎ＋２）層の配線４１ｃを含む。同様に、電源配線４２は、第Ｎ層の配線４２ａ、第（Ｎ＋１）層の配線４２ｂ、および、第（Ｎ＋２）層の配線４２ｃを含む。電源配線４３は、第Ｎ層の配線４３ａ、第（Ｎ＋１）層の配線４３ｂ、および、第（Ｎ＋２）層の配線４３ｃを含む。フィラーセル３１，３２，３３の領域においても、電源配線４は３層の配線層に形成されている。なお、図示しているコンタクト４８は、当該配線をその下層の配線と接続するものである。
一方、電源ＩＯセルの領域では、Ｘ方向に延びる電源配線４は、第（Ｎ＋１）層には形成されておらず、第Ｎ層および第（Ｎ＋２）層にのみ形成されている。そして、電源ＩＯセルの領域では、第（Ｎ＋１）層において、Ｙ方向に延びる電源配線が設けられている。具体的には、第（Ｎ＋１）層において、ＧＮＤＩＯセル２１には、Ｙ方向に延びており、ＧＮＤを供給する電源配線５１が設けられており、ＩＯ電源ＩＯセル２２には、Ｙ方向に延びており、ＶＤＤＩＯを供給する電源配線５２が設けられており、コア電源ＩＯセル２３には、Ｙ方向に延びており、ＶＤＤを供給する電源配線５３が設けられている。電源配線５１は、ＧＮＤを供給する電源配線４２を構成する配線４２ａ，４２ｃとコンタクト４８を介して接続されている。電源配線５２は、ＶＤＤＩＯを供給する電源配線４１を構成する配線４１ａ，４１ｃとコンタクト４８を介して接続されている。電源配線５３は、ＶＤＤを供給する電源配線４３を構成する配線４３ａ，４３ｃとコンタクト４８を介して接続されている。
さらに、第（Ｎ＋１）層において、電源ＩＯセルの領域には、Ｘ方向における両端において、Ｙ方向における電源配線４の配置位置と同じ位置に、配線片が形成されている。具体的には例えば、ＧＮＤＩＯセル２１の領域には、Ｘ方向における両端において、Ｙ方向における電源配線４１の配置位置と同じ位置に、配線片６１ａ，６１ｂが形成されている。配線片６１ａ，６１ｂは、電源配線４１を構成する配線４１ａ，４１ｃとコンタクト４８を介して接続されている。また、ＧＮＤＩＯセル２１の領域には、Ｘ方向における両端において、Ｙ方向における電源配線４２の配置位置と同じ位置に、配線片６２ａ，６２ｂが形成されている。配線片６２ａ，６２ｂは、電源配線４２を構成する配線４２ａ，４２ｃとコンタクト４８を介して接続されている。また、ＧＮＤＩＯセル２１の領域には、Ｘ方向における両端において、Ｙ方向における電源配線４３の配置位置と同じ位置に、配線片６３ａ，６３ｂが形成されている。配線片６３ａ，６３ｂは、電源配線４３を構成する配線４３ａ，４３ｃとコンタクト４８を介して接続されている。また詳細な説明は省略するが、ＩＯ電源ＩＯセル２２やコア電源ＩＯセル２３の領域にも、ＧＮＤＩＯセル２１の領域と同様に、Ｘ方向における両端において、Ｙ方向における電源配線４の配置位置と同じ位置に、配線片が形成されている。
図２および図３に示すようなＩＯセル列５の設計は、例えば以下のように行われる。図４に示すように、フィラーセルとして、セル幅の異なる複数のセル種を準備する。ここでは、セル幅が０．０１μｍ、１μｍ、５μｍ、１０μｍのセル種を準備するものとする。そして、ＩＯセル列５の設計工程において、各種のＩＯセル１０を所望の位置に配置する。このとき、ＩＯセル１０同士の間をフィラーセルで埋めることができるように配置する。例えば、ここではフィラーセルの最小セル幅が０．０１μｍなので、ＩＯセル１０のＸ方向における配置は、０．０１μｍ単位のグリッド上に乗せることによって行うものとする。そしてＩＯセル１０を配置した後、その間隔を埋めるように、フィラーセルを配置する。例えば、ｋμｍ（ｋは１以上の整数）の間隔に対しては、セル幅１μｍのフィラーセルをｋ個配置すればよい。
以上のような構成により、次のような作用効果が得られる。ＩＯセル列５の領域においてＸ方向に延びる電源配線４が多層配線で構成されているので、電源配線４の抵抗を低く抑えることができ、電源電圧降下を抑制することができる。また、電源ＩＯセル２１，２２，２３に設けられたＹ方向に延びる電源配線５１，５２，５３によって、外部接続パッドからコア領域２への電源供給を行うことができるので、電源電圧降下を抑制することができる。
また、本実施形態では、第（Ｎ＋１）層において、ＧＮＤＩＯセル２１の領域には、Ｘ方向における両端において、Ｙ方向における電源配線４の配置位置と同じ位置に、配線片６１ａ，６１ｂ，６２ａ，６２ｂ，６３ａ，６３ｂが形成されている。同様に、ＩＯ電源ＩＯセル２２およびコア電源ＩＯセル２３の領域にも、Ｘ方向における両端において、Ｙ方向における電源配線４の配置位置と同じ位置に、配線片が形成されている。このため、電源ＩＯセル同士の間に配置されたフィラーセルにおいて、配線のデザインルールエラー（ＤＲＣエラー）が発生することを防ぐことができる。
図５は図２および図３の構成の対比例を示す平面図である。図５の構成は、図３の構成とほぼ同様である。ただし、電源ＩＯセルすなわちＧＮＤＩＯセル２１Ｃ、ＩＯ電源ＩＯセル２２Ｃおよびコア電源ＩＯセル２３Ｃの領域に、Ｘ方向における両端において、配線片が形成されていない点が、図３と異なっている。図５の構成では、第（Ｎ＋１）層において、ＧＮＤＩＯセル２１ＣとＩＯ電源ＩＯセル２２Ｃとの間に挿入されたフィラーセル３２、および、ＩＯ電源ＩＯセル２２Ｃとコア電源ＩＯセル２３Ｃとの間に挿入されたフィラーセル３３におけるＸ方向の配線が、他の配線とは独立した形態になっている。この場合、フィラーセルのセル幅が極小であると、このＸ方向の配線に関して、例えば最小線幅ルールエラーや最小面積ルールエラーのようなデザインルールエラーが発生してしまう。もちろん、フィラーセルのセル幅を十分大きなものにすればデザインルールエラーは発生しないが、この場合には、ＩＯセル列の面積が増加してしまうことになり、また、ＩＯセル１０の配置の自由度が下がることになる。本実施形態によって、このような問題を回避することができる。
（第２実施形態）
図６は第２実施形態に係る半導体集積回路装置１のＩＯ領域３の構成例を示す平面図であり、図１の部分Ｗの拡大図に相当する。なお、図６は図３と同様に、電源配線４が形成された配線層別に示している。
図６は第２実施形態に係る半導体集積回路装置１のＩＯ領域３の構成例を示す平面図であり、図１の部分Ｗの拡大図に相当する。なお、図６は図３と同様に、電源配線４が形成された配線層別に示している。
図６の構成は、図３の構成とほぼ同様である。異なっているのは、第（Ｎ＋１）層において、電源ＩＯセルの領域に、Ｘ方向に延びる電源配線４１，４２，４３のうち当該電源ＩＯセルが供給する電源電圧と同じ電源電圧を供給する電源配線が形成されている点である。そして、形成された電源配線は、Ｙ方向に延びる電源配線と接続されている。具体的には、例えばＧＮＤＩＯセル２１Ａの領域に、電源配線４２を構成する配線４２Ａが形成されており、Ｙ方向に延びる電源配線５１と接続されている。配線４２Ａは、電源配線４２を構成する配線４２ａ，４２ｃとコンタクト４８を介して接続されている。また、ＩＯ電源ＩＯセル２２Ａの領域に、電源配線４１を構成する配線４１Ａが形成されており、Ｙ方向に延びる電源配線５２と接続されている。配線４１Ａは、電源配線４１を構成する配線４１ａ，４１ｃとコンタクト４８を介して接続されている。また、コア電源ＩＯセル２３Ａの領域に、電源配線４３を構成する配線４３Ａが形成されており、Ｙ方向に延びる電源配線５３と接続されている。配線４３Ａは、電源配線４３を構成する配線４３ａ，４３ｃとコンタクト４８を介して接続されている。
本実施形態によると、第１実施形態と同様の作用効果が得られる。すなわち、ＩＯセル列５の領域をＸ方向に延びる電源配線４が多層配線で構成されているので、電源配線４の抵抗を低く抑えることができ、電源電圧降下を抑制することができる。また、電源ＩＯセル２１Ａ，２２Ａ，２３Ａに設けられたＹ方向に延びる電源配線５１，５２，５３によって、外部接続パッドからコア領域２への電源供給を行うことができるので、電源電圧降下を抑制することができる。また、第（Ｎ＋１）層において、ＧＮＤＩＯセル２１Ａの領域には、Ｘ方向における両端において、Ｙ方向における電源配線４の配置位置と同じ位置に、配線片６１ａ，６１ｂ，６３ａ，６３ｂが形成されている。同様に、ＩＯ電源ＩＯセル２２Ａおよびコア電源ＩＯセル２３Ａの領域にも、Ｘ方向における両端において、Ｙ方向における電源配線４の配置位置と同じ位置に、配線片が形成されている。このため、電源ＩＯセル同士の間に配置されたフィラーセルにおいて、配線のデザインルールエラーが発生することを防ぐことができる。
さらに、第（Ｎ＋１）層において、ＧＮＤＩＯセル２１Ａの領域において、Ｘ方向に延びる電源配線４２Ａが形成されており、Ｙ方向に延びる電源配線５１と接続されている。同様に、ＩＯ電源ＩＯセル２２Ａの領域において、Ｘ方向に延びる電源配線４１Ａが形成されており、Ｙ方向に延びる電源配線５２と接続されている。コア電源ＩＯセル２３Ａの領域において、Ｘ方向に延びる電源配線４３Ａが形成されており、Ｙ方向に延びる電源配線５３と接続されている。これにより、電源配線４の抵抗をさらに低く抑えることができ、電源電圧降下をより一層抑制することができる。
図７は図６の構成の対比例を示す平面図である。図７の構成は、図６の構成とほぼ同様である。ただし、電源ＩＯセル、すなわちＧＮＤＩＯセル２１Ｄ、ＩＯ電源ＩＯセル２２Ｄおよびコア電源ＩＯセル２３Ｄの領域に、Ｘ方向における両端において、配線片が形成されていない点が、図６と異なっている。図７の構成では、第（Ｎ＋１）層において、ＧＮＤＩＯセル２１ＤとＩＯ電源ＩＯセル２２Ｄとの間に挿入されフィラーセル３２、および、ＩＯ電源ＩＯセル２２Ｄとコア電源ＩＯセル２３Ｄとの間に挿入されたフィラーセル３３のＸ方向の配線の一部が、他の配線とは独立した形態になっている。この場合、フィラーセルのセル幅が極小であると、この配線に関して、例えば最小線幅ルールエラーや最小面積ルールエラーのようなデザインルールエラーが発生してしまう。もちろん、フィラーセルのセル幅を十分大きなものにすれば、ＤＲＣエラーは発生しないが、この場合には、ＩＯセル列の面積が増加してしまうことになり、また、ＩＯセルの配置の自由度が下がる。なお、フィラーセル３２，３３の配線のうち、ＧＮＤＩＯセル２１Ｄに設けられた配線４２Ａ、ＩＯ電源ＩＯセル２２Ｄに設けられた配線４１Ａ、および、コア電源ＩＯセル２３Ｄに設けられた配線４３Ａと接続された配線については、ＤＲＣエラーの問題は解消している。ただし、その他の配線に関しては、ＤＲＣエラーの問題が残っている。本実施形態により、このような問題を回避することができる。
（他の設計手法の例）
上述の実施形態では、電源ＩＯセルが、Ｘ方向における両端に形成された配線片を備えているものとした。そして、このような電源ＩＯセルと、信号ＩＯセルとを並べて配置し、そのＩＯセル同士の間にフィラーセルを配置して、ＩＯセル列５を設計するものとした。ただし、上述の実施形態に係る構成例は、他の設計手法によっても実現することができる。
上述の実施形態では、電源ＩＯセルが、Ｘ方向における両端に形成された配線片を備えているものとした。そして、このような電源ＩＯセルと、信号ＩＯセルとを並べて配置し、そのＩＯセル同士の間にフィラーセルを配置して、ＩＯセル列５を設計するものとした。ただし、上述の実施形態に係る構成例は、他の設計手法によっても実現することができる。
例えば、図８に示すように、セル幅が小さいフィラーセルとして、セル幅よりも長い配線を有するセル種を準備する。ここでは、セル幅が０．０１μｍ、１μｍのセル種について、セル幅よりも十分に長い配線を持たせている。この配線の長さは、他の配線とは独立して配置されたとしても、ＤＲＣエラーが発生しない長さとしている。そして、ＩＯセル１０として、信号ＩＯセル１１と、Ｘ方向における両端に配線片が形成されていない電源ＩＯセル２１Ｃ，２２Ｃ，２３Ｃを配置し、ＩＯセル１０同士の間をフィラーセルによって埋める。
この設計手法によって、例えばセル幅が１μｍのフィラーセルがＩＯセル同士の間に配置されると、電源ＩＯセルの領域には、Ｘ方向における両端において、Ｙ方向における電源配線４の配置位置と同じ位置に、配線片が位置することになる。すなわち、このような設計手法によっても、上述の実施形態のようなＩＯセル列５の構成を実現することができる。
また、フィラーセルを用いない設計手法も可能である。例えば図９に示すように、ＩＯセル同士の間の領域に、ラウターによって、配線を配置してもよい。図９では、第（Ｎ＋１）層の配線層を示している。この場合の設計方法は次のとおりである。まず、各種のＩＯセル（信号ＩＯセル１１および電源ＩＯセル２１，２２，２３）を所望の位置に配置する。そして、ＩＯセル同士の間の領域に、ラウターによって配線を引く。具体的には、電源配線４１，４２，４３が形成された配線層（ここでは第Ｎ～第（Ｎ＋２）層）において、Ｘ方向に延びる配線を、Ｙ方向において電源配線４１，４２，４３が配置された位置に配置する。これにより、例えば、電源ＩＯセル２１が備えている配線片６１ａ，６１ｂ，６２ａ，６２ｂ，６３ａ，６３ｂは、ラウターによる配線と接続される。もし可能であれば、ラウターによる配線に、上層または下層配線と接続するためのコンタクトを配置してもよい。
この方法によって、上述の実施形態と同様のレイアウト構成が得られる。またこの方法では、ＩＯセル同士の間隔がフィラーセルのセル幅によって制約されることがないので、ＩＯセルの配置の自由度がより高くなる。また、ＩＯセル同士の間隔が非常に広くなった場合でも、ＩＯセル同士の間に、電源ＩＯセルにおいてＹ方向に延びる電源配線を形成する配線層（ここでは第（Ｎ＋１）層）において、Ｘ方向に延びる電源配線を生成することができるので、フィラーセルを用いる方法と同様に、ＩＯセル列に形成されたリング電源配線の抵抗を十分低く抑えることができる。
なお、上述した各実施形態では、ＩＯセル列５は、半導体集積回路装置１の周辺部を囲むように設けられているものとしたが、これに限られるものではなく、例えば、半導体集積回路装置１の周辺部の一部に設けられていてもよい。また、本実施形態の構成は、ＩＯセル列５の全体にわたって適用されている必要はなく、その一部の範囲において適用されていればよい。
本開示によると、ＩＯセルが配置された半導体集積回路装置について、多層配線を利用して電源電圧降下を抑制可能になるので、例えば、ＬＳＩの性能向上に有用である。
１ 半導体集積回路装置
４ 電源配線
５ ＩＯセル列
１０ ＩＯセル
１１ 信号ＩＯセル
２１，２１Ａ ＧＮＤＩＯセル（電源ＩＯセル）
２２，２２Ａ ＩＯ電源ＩＯセル（電源ＩＯセル）
２３，２３Ａ コア電源ＩＯセル（電源ＩＯセル）
４１，４１ａ～４１ｃ，４１Ａ 電源配線
４２，４２ａ～４２ｃ，４２Ａ 電源配線
４３，４３ａ～４３ｃ，４３Ａ 電源配線
４８ コンタクト
５１，５２，５３ 電源配線
６１ａ，６１ｂ，６２ａ，６２ｂ，６３ａ，６３ｂ 配線片
４ 電源配線
５ ＩＯセル列
１０ ＩＯセル
１１ 信号ＩＯセル
２１，２１Ａ ＧＮＤＩＯセル（電源ＩＯセル）
２２，２２Ａ ＩＯ電源ＩＯセル（電源ＩＯセル）
２３，２３Ａ コア電源ＩＯセル（電源ＩＯセル）
４１，４１ａ～４１ｃ，４１Ａ 電源配線
４２，４２ａ～４２ｃ，４２Ａ 電源配線
４３，４３ａ～４３ｃ，４３Ａ 電源配線
４８ コンタクト
５１，５２，５３ 電源配線
６１ａ，６１ｂ，６２ａ，６２ｂ，６３ａ，６３ｂ 配線片
Claims (4)
- 半導体集積回路装置であって、
第１方向に並べて配置された複数のＩＯセルからなるＩＯセル列と、
前記ＩＯセル列の領域に、前記第１方向に延びるように複数の配線層において形成されており、第１電源電圧を供給する第１電源配線とを備え、
前記複数のＩＯセルは、信号の入力、出力または入出力を行う信号ＩＯセルと、第２電源電圧の供給を行う電源ＩＯセルとを含み、
前記第１電源配線は、前記複数の配線層の１つである第１層において、前記信号ＩＯセルの領域に形成されている一方、前記電源ＩＯセルの領域に形成されておらず、
前記電源ＩＯセルの領域における、前記第１層において、
前記第１方向と垂直をなす第２方向に延びるように、前記第２電源電圧を供給する第２電源配線が配置されており、かつ、
前記第１方向における両端において、前記第２方向における、前記信号ＩＯセルの領域に形成された前記第１電源配線と同じ位置に、配線片が配置されている
ことを特徴とする半導体集積回路装置。 - 請求項１記載の半導体集積回路装置において、
前記第１電源配線は、前記複数の配線層のうち前記第１層以外の第２層において、前記電源ＩＯセルの領域に形成されており、
前記配線片は、前記第２層に形成された前記第１電源配線と、コンタクトを介して接続されている
ことを特徴とする半導体集積回路装置。 - 請求項１記載の半導体集積回路装置において、
前記第１電源電圧と前記第２電源電圧とは、同一電圧である
ことを特徴とする半導体集積回路装置。 - 請求項１記載の半導体集積回路装置において、
前記ＩＯセル列の領域に、前記第１方向に延びるように、複数の配線層において形成されており、前記第２電源電圧を供給する第３電源配線とを備え、
前記第３電源配線は、前記第１層において、前記信号ＩＯセルの領域および前記電源ＩＯセルの領域に形成されており、
前記電源ＩＯセルの領域における、前記第１層において、前記第３電源配線は前記第２電源配線と接続されている
ことを特徴とする半導体集積回路装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017064568 | 2017-03-29 | ||
| JP2017064568 | 2017-03-29 | ||
| PCT/JP2018/005924 WO2018180010A1 (ja) | 2017-03-29 | 2018-02-20 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018180010A1 JPWO2018180010A1 (ja) | 2020-02-06 |
| JP7041368B2 true JP7041368B2 (ja) | 2022-03-24 |
Family
ID=63674982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019508765A Active JP7041368B2 (ja) | 2017-03-29 | 2018-02-20 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10886220B2 (ja) |
| JP (1) | JP7041368B2 (ja) |
| CN (1) | CN110392922B (ja) |
| WO (1) | WO2018180010A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7323847B2 (ja) | 2020-02-26 | 2023-08-09 | 株式会社ソシオネクスト | 半導体集積回路装置 |
| WO2023286506A1 (ja) * | 2021-07-16 | 2023-01-19 | ローム株式会社 | Ｉ／ｏ回路、半導体装置、セルライブラリ、半導体装置の回路設計方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196875A (ja) | 2004-12-16 | 2006-07-27 | Canon Inc | 半導体装置 |
| WO2006103897A1 (ja) | 2005-03-09 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| JP4267542B2 (ja) | 2004-08-26 | 2009-05-27 | 三井化学株式会社 | ポリオレフィン鎖を含有する樹脂及びその用途 |
| JP2009117625A (ja) | 2007-11-07 | 2009-05-28 | Sony Corp | 半導体集積回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267542A (ja) * | 1991-02-22 | 1992-09-24 | Fujitsu Ltd | 半導体集積回路のレイアウト方法および装置 |
| JP2822781B2 (ja) * | 1992-06-11 | 1998-11-11 | 三菱電機株式会社 | マスタスライス方式半導体集積回路装置 |
| JPH0637287A (ja) * | 1992-07-16 | 1994-02-10 | Fujitsu Ltd | ゲートアレイ |
| JPH0794587A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 半導体装置、半導体設計方法及びその設計装置 |
| JP4963144B2 (ja) * | 2000-06-22 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US6518787B1 (en) * | 2000-09-21 | 2003-02-11 | Triscend Corporation | Input/output architecture for efficient configuration of programmable input/output cells |
| JP2009026868A (ja) * | 2007-07-18 | 2009-02-05 | Panasonic Corp | 半導体集積回路およびその設計方法 |
| JP5528662B2 (ja) * | 2007-09-18 | 2014-06-25 | ソニー株式会社 | 半導体集積回路 |
| JP2009123993A (ja) * | 2007-11-16 | 2009-06-04 | Nec Electronics Corp | 半導体集積回路装置 |
| JP5363044B2 (ja) * | 2008-07-22 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US8549257B2 (en) * | 2011-01-10 | 2013-10-01 | Arm Limited | Area efficient arrangement of interface devices within an integrated circuit |
-
2018
- 2018-02-20 JP JP2019508765A patent/JP7041368B2/ja active Active
- 2018-02-20 CN CN201880015876.XA patent/CN110392922B/zh active Active
- 2018-02-20 WO PCT/JP2018/005924 patent/WO2018180010A1/ja active Application Filing
-
2019
- 2019-08-29 US US16/555,890 patent/US10886220B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4267542B2 (ja) | 2004-08-26 | 2009-05-27 | 三井化学株式会社 | ポリオレフィン鎖を含有する樹脂及びその用途 |
| JP2006196875A (ja) | 2004-12-16 | 2006-07-27 | Canon Inc | 半導体装置 |
| WO2006103897A1 (ja) | 2005-03-09 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| JP2009117625A (ja) | 2007-11-07 | 2009-05-28 | Sony Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110392922A (zh) | 2019-10-29 |
| US10886220B2 (en) | 2021-01-05 |
| JPWO2018180010A1 (ja) | 2020-02-06 |
| US20190385945A1 (en) | 2019-12-19 |
| CN110392922B (zh) | 2022-09-30 |
| WO2018180010A1 (ja) | 2018-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10777505B2 (en) | Method of fabricating integrated circuit having staggered conductive features | |
| US9800048B2 (en) | Integrated circuit with interface circuitry, and an interface cell for such interface circuitry | |
| US20140346678A1 (en) | Parallel Signal Via Structure | |
| JP7041368B2 (ja) | 半導体集積回路装置 | |
| US9032353B2 (en) | Method and system for three-dimensional layout design of integrated circuit elements in stacked CMOS | |
| US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
| JP5358672B2 (ja) | 半導体集積回路装置 | |
| JP5325824B2 (ja) | 半導体装置の電源配線レイアウト方法及び電源配線レイアウト装置 | |
| JP7140994B2 (ja) | 半導体集積回路装置 | |
| JP5097997B2 (ja) | 配線素子ブロックとそれを含む半導体チップ | |
| JPWO2017183352A1 (ja) | 半導体チップおよびこれを備えた半導体装置 | |
| TWI648836B (zh) | 帶有介面電路系統之積體電路及用於此類介面電路系統之介面單元 | |
| JP7323847B2 (ja) | 半導体集積回路装置 | |
| JP7157350B2 (ja) | 半導体集積回路装置 | |
| JP3589931B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP5956964B2 (ja) | 半導体装置 | |
| JP6836137B2 (ja) | 半導体装置及びそのレイアウト設計方法 | |
| JP2009158561A (ja) | 半導体装置 | |
| JP2008060215A (ja) | 半導体装置 | |
| JP2010186941A (ja) | 半導体装置 | |
| JP2006324701A (ja) | 多層配線装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190802 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7041368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |