CN117546281A - I/o电路、半导体装置、单元库和设计半导体装置的电路的方法 - Google Patents

I/o电路、半导体装置、单元库和设计半导体装置的电路的方法 Download PDF

Info

Publication number
CN117546281A
CN117546281A CN202280044122.3A CN202280044122A CN117546281A CN 117546281 A CN117546281 A CN 117546281A CN 202280044122 A CN202280044122 A CN 202280044122A CN 117546281 A CN117546281 A CN 117546281A
Authority
CN
China
Prior art keywords
circuit
protection element
buffer
power supply
power line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280044122.3A
Other languages
English (en)
Inventor
吉村贤一
木村启明
冈田友和
黑土勇二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117546281A publication Critical patent/CN117546281A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • G06F30/3953Routing detailed
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/38Circuit design at the mixed level of analogue and digital signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/20Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

例如,I/O电路(140)通过自由地组合单元库(10)中包括的多种标准单元来形成。所述多种标准单元至少包括第一标准单元(11X、11Y)和第二标准单元(12A)。所述第一标准单元(11X、11Y)包括第一保护元件(11Xa、11Ya)和第一电源线(L11),所述第一电源线(L11)形成在所述第一保护元件(11Xa、11Ya)上方的区域中,以便与所述第一保护元件(11Xa、11Ya)导通。所述第二标准单元(12A)包括第二保护元件(12a)和第二电源线(L21),所述第二保护元件(12a)以与所述第一保护元件(11Xa、11Ya)的布局相同的布局形成,所述第二电源线(L21)形成在所述第二保护元件(12a)上方的区域中,以便在与所述第一电源线(L11)隔离的同时与所述第二保护元件(12a)导通。

Description

I/O电路、半导体装置、单元库和设计半导体装置的电路的 方法
技术领域
本文公开的发明涉及I/O(输入/输出)电路、半导体装置、单元库和设计半导体装置的电路的方法。
背景技术
通常已知的是一种通过自由组合单元库中包括的多种标准单元来设计半导体装置的电路的方法。
与刚才已经提到的内容相关的已知技术的示例见于下面标识的专利文献1和2中。
引文列表
专利文献
专利文献1:JP-A-2010-28126
专利文献2:JP-A-2010-192932
发明内容
技术问题
不方便的是,在常规单元库的情况下,不可能通过组合标准单元来形成具有例如当在使用不同供应电压的多个电路之间共享单个焊盘时所需的保护系统的I/O电路。
鉴于本发明人遇到的上述问题,本文公开的本发明的目的是通过组合标准单元来形成具有期望保护系统的I/O电路。
问题的解决方案
根据本文所公开的内容的一个方面,一种I/O电路通过自由地组合单元库中包括的多种标准单元来形成。所述多种标准单元至少包括第一标准单元和第二标准单元。所述第一标准单元包括第一保护元件和第一电源线,所述第一电源线形成在所述第一保护元件上方的区域中,以便与所述第一保护元件导通。所述第二标准单元包括第二保护元件和第二电源线,所述第二保护元件以与所述第一保护元件的布局相同的布局形成,所述第二电源线形成在所述第二保护元件上方的区域中,以便在与所述第一电源线隔离的同时与所述第二保护元件导通。
参考结合附图对本发明优选实施例的以下详细描述,本发明的其他特征、元件、步骤、益处和特性将变得更加清楚。
本发明的有益效果
根据本文公开的本发明,可以通过组合标准单元来形成具有期望保护系统的I/O电路。
附图说明
图1是示出使用半导体装置的应用的一个配置示例的示意图。
图2是示出第一比较示例的I/O电路的示意图。
图3是示出第二比较示例的I/O电路的示意图。
图4是示出第三比较示例的I/O电路的示意图。
图5是示出根据第一实施例的I/O电路的示意图。
图6是示出根据第二实施例的I/O电路的示意图。
图7是示出根据第三实施例的I/O电路的示意图。
具体实施方式
<半导体装置(应用)>
图1是示出使用半导体装置的应用的一个配置示例的示意图。该配置示例中的半导体装置100是经由车载网络接收指令以控制包含在各种终端装置中的控制器(诸如ECU[电子控制单元])的车载集成通信IC。半导体装置100包括多个外部端子T1至T5作为用于与装置外部建立电连接的装置。
外部端子T1是用于从电池接收电力的电源端子。外部端子T2至T4是用于通过任何协议(诸如I2C[内部集成电路]、SPI[串行外围接口]、GPIO[通用输入/输出]或PWM[脉冲宽度调制])与各种终端装置(例如,LED[发光二极管]照明装置200、马达装置300和开关装置400)执行信号交换的通信端子。外部端子T5是连接到任何车载网络(例如LIN(本地互连网络)、CXPI(时钟扩展外围接口)和CAN(控制器局域网))的网络端子。
LED照明装置200包括LED 210和LED驱动器IC 220,LED驱动器IC 220响应于来自半导体装置100的指令而控制LED 210的发光。
马达装置300包括马达310和马达驱动器IC 320,马达驱动器IC 320响应于来自半导体装置100的指令而控制马达310的旋转。
开关装置400包括开关410和开关监测器IC 420,开关监测器IC 420监测开关410的接通/关断状态以将监测结果通知给半导体装置100。
仍然参考图1,将描述半导体装置100的内部配置。该配置示例中的半导体装置100包括电源供应电路110、数字电路120(图1中的数字电路120A和120B)、模拟电路130、I/O电路140和电源开关SW。
电源供应电路110从馈送到外部端子T1的电池电压产生预定的内部供应电压,并将预定的内部供应电压提供给半导体装置100中的不同块。集成在半导体装置100中的电路块属于AO(始终接通)区域或PSO(部分关断)区域。AO区域是不管半导体装置100是处于正常模式(对应于第一工作模式)还是处于待机模式(即,第二操作模式)都始终保持在通电状态的区域。另一方面,PSO区域布置在电源开关SW的下游,并且当半导体装置100处于正常模式(其中SW接通)时,它处于通电状态,并且当半导体装置100处于待机模式(其中SW关断)时,它处于断电状态。不用说,电源供应电路110被实施在AO区域中。
数字电路120A是在AO区域中实施的电路块之一,并且包括电源控制器、低速振荡器、一些测试电路等。
数字电路120B是在PSO区域中实施的电路块之一,并且包括CPU(中央处理单元)、SRAM(静态随机存取存储器)、高速振荡器、其他测试电路、LIN/CAN/CXPI接口、I2C/SPI接口、GPIO接口等。
模拟电路130包括闪存存储器、DAC(数模转换器)、ADC(模数转换器)等。模拟电路130可以被实施在AO区域或PSO区域中。
I/O电路140是在外部端子T1至T5和内部电路(电源供应电路110、数字电路120A和120B、以及模拟电路130)之间执行信号交换的前端电路。I/O电路140可以沿着半导体装置100的四个侧面布置,以便如在半导体装置100的平面图中看到的那样围绕刚刚提到的内部电路。
基于来自数字电路120A(特别是电源控制器)的指令,电源开关SW在导通和关断状态之间切换从电源供应电路110到PSO区域的电源供应路径。
<I/O电路(第一比较示例)>
图2是示出I/O电路140的第一比较示例(将与稍后描述的第一实施例至第三实施例中的每一个实施例进行比较的共同配置示例)的示意图。在图2中的左侧示出了I/O电路140的示意性电路图。另一方面,在图2中的右侧示出了在xy平面上看到的I/O电路140的示意性电路布局。
第一比较示例的I/O电路140通过自由组合I/O单元库10中包括的多种标准单元来形成。I/O单元库10从在计算机上执行的电路设计程序读取,并且它可以被理解为一种电路设计数据库。上述多种标准单元的形状和布局被标准化,使得即使一个标准单元用另一标准单元代替,也不需要对布置在其周围的标准单元进行修改。
将简要描述使用I/O单元库10设计半导体装置100的电路(特别地,I/O电路140)的方法。首先执行的是选择、布置和自由组合I/O单元库10中包括的多种标准单元的步骤。接下来执行的是铺设电源线、信号线等以便将多种自由组合的标准单元连接到其他电路块的步骤。最后执行的是验证所设计的电路是否满足期望条件(诸如电特性)的步骤。
以这种方式,使用I/O单元库10设计半导体装置100的电路有助于减少电路设计者的负担并减少设计误差。
根据图2所示的内容,第一比较示例中的I/O电路140通过将相同种类的I/O单元11X和11Y与另一种类的I/O单元12组合作为上述多个标准单元来形成。
I/O单元11X包括保护元件11Xa和I/O缓冲器11Xb。I/O单元12包括保护元件12a和I/O缓冲器12b。I/O单元11Y包括保护元件11Ya和I/O缓冲器11Yb。
保护元件11Xa包括静电保护二极管D1和D2。静电保护二极管D1的阴极(对应于节点n1)连接到被馈送有第一供应电压VDDH的电源线L11。静电保护二极管D1的阳极和静电保护二极管D2的阴极都经由配线L1连接到焊盘PAD1。静电保护二极管D2的阳极(对应于节点n2)连接到被馈送有基准供应电压GND(接地电压)的电源线L12。
保护元件12a包括静电保护二极管D3和D4。静电保护二极管D3的阴极(对应于节点n3)连接到被馈送有第一供应电压VDDH的电源线L11。静电保护二极管D3的阳极和静电保护二极管D4的阴极都经由配线L2连接到焊盘PAD1。静电保护二极管D4的阳极(对应于节点n4)连接到被馈送有基准供应电压GND的电源线L12。
保护元件11Ya包括静电保护二极管D5和D6。静电保护二极管D5的阴极(对应于节点n5)连接到被馈送有第一供应电压VDDH的电源线L11。静电保护二极管D5的阳极和静电保护二极管D6的阴极都经由配线L3连接到焊盘PAD2。静电保护二极管D6的阳极(对应于节点n6)连接到被馈送有基准供应电压GND的电源线L12。
I/O缓冲器11Xb是被形成为以便连接到保护元件11Xa的输入缓冲器、输出缓冲器或输入/输出缓冲器。I/O缓冲器11Xb的电源节点(对应于节点n7)连接到被馈送有第一供应电压VDDH的电源线L41。I/O缓冲器11Xb的接地节点(对应于节点n8)连接到被馈送有基准供应电压GND的电源线L42。
I/O缓冲器12b是被形成为以便连接到保护元件12a的输入缓冲器、输出缓冲器或输入/输出缓冲器。这里,包括在I/O单元12中的I/O缓冲器12b未被使用,并且保护元件12a和模拟电路31直接连接在一起。因此,I/O缓冲器12b的电源节点和接地节点都是开路的。
I/O缓冲器11Yb是是被形成为以便连接到保护元件11Ya的输入缓冲器、输出缓冲器或输入/输出缓冲器。I/O缓冲器11Yb的电源节点(对应于节点n9)连接到被馈送有第一供应电压VDDH的电源线L41。I/O缓冲器11Yb的接地节点(对应于节点n10)连接到被馈送有基准供应电压GND的电源线L42。
以这种方式,I/O单元11X和12都连接到焊盘PAD1。因此,在半导体装置100中,可以根据其用途不同地使用焊盘PAD1。
数字电路21经由I/O单元11X连接到焊盘PAD1,并且通过被馈送有第一供应电压VDDH来操作。
数字电路22经由I/O单元11Y连接到焊盘PAD2,并且通过被馈送有第一供应电压VDDH来操作。
模拟电路31经由I/O单元12连接到焊盘PAD1,并且通过被馈送有第一供应电压VDDH来操作。
上述数字电路21和22可以被理解为属于先前描述的数字电路120A或120B(图1)。模拟电路31可以被理解为属于先前描述的模拟电路130(图1)。
如在xy平面上所见,I/O单元11X、11Y和12以相同的矩形形状形成,并且分别包括在I/O单元11X、11Y和12中的保护元件11Xa、11Ya和12a以相同的布局布置。此外,I/O缓冲器11Xb、11Yb和12b也以相同的布局布置。
如在xy平面上所见,I/O单元11X、11Y和12在示意图中沿着第一方向x(示意图平面上的上下方向)从上向下以11X、12和11Y的顺序排列。
电源线L11(用于保护元件的VDDH馈线)沿着第一方向x铺设,以便依次经过保护元件11Xa、12a和11Ya上方的区域,并且经由节点n1、n3和n5(通过接触孔、过孔等)分别与保护元件11Xa、12a和11Ya导通。
同样地,电源线L12(用于保护元件的GND馈线)沿着第一方向x平行于电源线L11铺设,以便依次经过保护元件11Xa、12a和11Ya上方的区域,并且经由节点n2、n4和n6(通过接触孔、过孔等)分别与保护元件11Xa、12a和11Ya导通。
电源线L41(用于I/O缓冲器的VDDH馈线)沿着第一方向x铺设,以便依次经过I/O缓冲器11Xb、12b和11Yb上方的区域,并且经由节点n7和n9(通过接触孔、过孔等)分别与保护元件11Xb和11Yb导通。
同样地,电源线L42(用于I/O缓冲器的GND馈线)沿着第一方向x平行于电源线L41铺设,以便依次经过I/O缓冲器11Xb、12b和11Yb上方的区域,并且经由节点n8和n10(通过接触孔、过孔等)分别与I/O缓冲器11Xb和11Yb导通。
另一方面,配线L1至L3沿着垂直于第一方向x的第二方向y(示意图平面上的左右方向)铺设。
这里,要满足以下条件:直接连接到保护元件11Xa、11Ya和12a的电路应当使用与分别馈送到保护元件11Xa、11Ya和12a的供应电压相同的供应电压来操作。
根据示意图中所示的内容,保护元件11Xa和直接连接到保护元件11Xa的I/O缓冲器11Xb都被馈送有第一供应电压VDDH。同样地,保护元件12a和直接连接到保护元件12a的模拟电路31(忽略未使用的I/O缓冲器12b)都被馈送有第一供应电压VDDH。保护元件11Ya和直接连接到保护元件11Ya的I/O缓冲器11Yb都被馈送有第一供应电压VDDH。因此,满足上述条件。
<I/O电路(第二比较示例)>
图3是示出I/O电路140的第二比较示例(将与稍后描述的第一实施例至第三实施例中的每一个实施例进行比较的共同配置示例)的示意图。如先前参考的图2中,在图3中的左侧示出了I/O电路140的示意性电路图。另一方面,在图3中的右侧示出了在xy平面上看到的I/O电路140的示意性电路布局。
第二比较示例的I/O电路140通过将I/O单元13、14和15组合作为I/O单元库10中包括的多种标准单元来形成。
I/O单元13包括保护元件13a和I/O缓冲器13b。I/O单元14包括保护元件14a和限制电阻器14b。I/O单元15包括保护元件15a和I/O缓冲器15b。
保护元件13a包括静电保护二极管D7。静电保护二极管D7的阴极(对应于节点n11)连接到被馈送有第一供应电压VDDH的电源线L11。静电保护二极管D7的阳极(对应于节点n12)经由配线L4连接到焊盘PAD3。焊盘PAD3对应于被馈送有基准供应电压GND(接地电压)的GND焊盘。
保护元件14a包括静电保护二极管D8和D9。静电保护二极管D8的阴极(对应于节点n13)连接到被馈送有第一供应电压VDDH的电源线L11。静电保护二极管D8的阳极和静电保护二极管D9的阴极都经由配线L5连接到焊盘PAD4。静电保护二极管D9的阳极(对应于节点n14)连接到被馈送有基准供应电压GND的电源线L12。
保护元件15a包括静电保护二极管D10。静电保护二极管D10的阴极(对应于节点n15)通过配线L6连接到焊盘PAD5。焊盘PAD5对应于被馈送有第一供应电压VDDH的电源焊盘。静电保护二极管D10的阳极(对应于节点n16)连接到被馈送有基准供应电压GND的电源线L12。
I/O缓冲器13b是被形成为以便连接到保护元件13a的输入缓冲器、输出缓冲器或输入/输出缓冲器。这里,包括在I/O单元13中的I/O缓冲器13b未被使用。因此,I/O缓冲器13b的电源节点和接地节点都是开路的。
限制电阻器14b是被形成为以便连接到保护元件14a的电阻元件。
I/O缓冲器15b是被形成为以便连接到保护元件15a的输入缓冲器、输出缓冲器或输入/输出缓冲器。这里,包括在I/O单元15中的I/O缓冲器15b未被使用。因此,I/O缓冲器15b的电源节点和接地节点都是开路的。
模拟电路32经由I/O单元14连接到焊盘PAD4,并且通过被馈送有第一供应电压VDDH来操作。模拟电路32可以被理解为属于先前描述的模拟电路130(图1)。
如在xy平面上所见,I/O单元13至15以相同的矩形形状形成,并且分别包括在I/O单元13至15中的保护元件13a至15a以相同的布局布置。此外,I/O缓冲器13b、限制电阻器14b和I/O缓冲器15b也以相同的布局布置。
如在xy平面上所见,I/O单元13至15在示意图中沿着第一方向x(示意图平面上的上下方向)从上向下以13、14和15的顺序排列。
电源线L11(用于保护元件的VDDH馈线)沿着第一方向x铺设,以便依次经过保护元件13a、14a和15a上方的区域,并且经由节点n11、n13和n15(通过接触孔、过孔等)分别与保护元件13a、14a和15a导通。
同样地,电源线L12(用于保护元件的GND馈线)沿着第一方向x平行于电源线L11铺设,以便依次经过保护元件13a、14a和15a上方的区域,并且经由节点n12、n14和n16(通过接触孔、过孔等)分别与保护元件13a、14a和15a导通。
电源线L41(用于I/O缓冲器的VDDH馈线)沿着第一方向x铺设,以便依次经过I/O缓冲器13b、限制电阻器14b和I/O缓冲器15b上方的区域。这里,电源线L41不与I/O缓冲器13b、限制电阻器14b和I/O缓冲器15b中的任何一个导通。
同样地,电源线L42(用于I/O缓冲器的GND馈线)沿着第一方向x平行于电源线L41铺设,以便依次经过I/O缓冲器13b、限制电阻器14b和I/O缓冲器15b上方的区域。这里,电源线L42与先前描述的电源线L41一样不与I/O缓冲器13b、限制电阻器14b和I/O缓冲器15b中的任何一个导通。
另一方面,配线L4至L6沿着垂直于第一方向x的第二方向y(示意图平面上的左右方向)铺设。
以这种方式,通过自由地组合I/O单元库10中包括的多种标准单元,例如第一比较示例(图2)中的I/O单元11X和11Y或者第二比较示例(图3)中的I/O单元12至15,可以设计各种I/O电路140。
<I/O电路(第三比较示例)>
图4是示出I/O电路140的第三比较示例(将与稍后描述的第一实施例至第三实施例进行比较的共同配置示例)的示意图。如先前参考的图2和图3中,在图4中的左侧示出了I/O电路140的示意性电路图。另一方面,在图4中的右侧示出了在xy平面上看到的I/O电路140的示意性电路布局。
第三比较示例具有与先前描述的第一比较示例(图2)基本上类似的配置。这里,当在数字电路21和模拟电路31(特别地,诸如需要高精度的ADC的电路)之间共享单个焊盘PAD1时,优选的是在数字电路21和22与模拟电路31之间使用单独的电源供应系统,以防止由数字电路21和22的操作引起的电源供应噪声影响模拟电路31。
根据图4所示的内容,数字电路21和22(对应于第一内部电路)被馈送有先前描述的第一供应电压VDDH。另一方面,模拟电路31(对应于第二内部电路)被馈送有不同于第一供应电压VDDH的跨系统的第二供应电压VDDA。
利用这种配置,不同的供应电压(即第一供应电压VDDH和第二供应电压VDDA)分别馈送到先前描述的保护元件12a和直接连接到保护元件12a的模拟电路31(忽略未使用的I/O缓冲器12b)。也就是说,不能满足直接连接到保护元件12a的电路应当使用与馈送到保护元件12a的供应电压相同的供应电压来操作的上述条件。
因此,利用到目前为止描述的I/O单元库10,不可能实现例如当在使用不同供应电压的数字电路21和模拟电路31之间共享单个焊盘PAD1时所需的保护系统。
因此,在第三比较示例中,有必要在I/O电路140外部提供被馈送有与模拟电路32共同的第二供应电压VDDA的单独保护元件40(二极管D11和D12)。这导致用于保护元件40的增加的电路面积和复杂的芯片设计。
鉴于上述问题,下面将呈现一种新颖的I/O单元库10,利用该I/O单元库10,即使例如当在使用不同供应电压的数字电路21和模拟电路31之间共享单个焊盘PAD1时,也可以通过组合标准单元来形成具有期望保护系统的I/O电路140。
<I/O电路(第一实施例)>
图5是示出根据第一实施例的I/O电路140的示意图。如先前参考的图2至图4中,在图5中的左侧示出了I/O电路140的示意性电路图。另一方面,在图5中的右侧示出了在xy平面上看到的I/O电路140的示意性电路布局。
虽然基于先前描述的第一比较示例(图2),但是第一实施例的I/O电路140使用新颖的I/O单元12A代替先前描述的I/O单元12来形成。也就是说,在I/O电路140的电路设计中使用的I/O单元库10包括现有I/O单元11X和11Y(均对应于第一标准单元)和新颖的I/O单元12A(对应于第二标准单元)作为多种类型的标准单元。不用说,I/O单元库10可以包括任何其他标准单元(诸如先前描述的I/O单元12至15)。
I/O单元12A与先前描述的I/O单元12一样包括保护元件12a和I/O缓冲器12b。如在xy平面上所见,I/O单元11X、11Y和12A以相同的矩形形状形成,并且分别包括在I/O单元11X、11Y和12A中的保护元件11Xa、11Ya和12a以相同的布局布置。此外,I/O缓冲器11Xb、11Yb和12b也以相同的布局布置。在这方面,与先前描述的第一比较示例(图2)没有区别,但是I/O单元12A包括电源线L21和L51作为其独特的电路元件。
电源线L21(对应于第二电源线)在与先前描述的电源线L11和L12(对应于第一电源线)隔离的同时形成在保护元件12a上方的区域中,以便经由先前描述的节点n3与保护元件12a导通。根据图5所示的内容,在保护元件12a上方的区域中,先前描述的电源线L11被部分移除,并且电源线L21被铺设在空置区域中。
电源线L51(对应于第五电源线)在与电源线L41和L42(对应于第四电源线)隔离的同时形成在I/O缓冲器12b上方的区域中,以便与上述电源线L21导通。根据图5所示的内容,在I/O缓冲器12b上方的区域中,先前描述的电源线L41和L42被部分移除,并且电源线L51被铺设在空置区域中。电源线L51沿着第二方向y(示意图平面上的左右方向)延伸到I/O单元12A的端部(图5中的左端),并且在I/O电路140的外部,与被馈送有第二供应电压VDDA的电源线L52导通。
以这种方式,在I/O单元12A中,作为从第一供应电压VDDH改变保护元件12a的电源连接目的地所需的电源线L51的配线区域,使用I/O缓冲器12b上方的区域。因此,可以选择保护元件12a的电源连接目的地而不改变保护元件12a和I/O缓冲器12b的电路配置和布局。具体地,利用第一实施例的I/O电路140,可以向保护元件12a馈送不同于第一供应电压VDDH的第二供应电压VDDA。
因此,可以向保护元件12a和模拟电路31两者馈送公共的第二供应电压VDDA。因此,在例如在使用不同供应电压的数字电路21和模拟电路31之间共享单个焊盘PAD1的情况下,可以满足直接连接到保护元件12a的电路应当使用与馈送到保护元件12a的供应电压相同的供应电压操作的上述条件。
特别地,在新颖的I/O单元12A的情况下,与先前描述的第三比较示例(图4)不同,不需要单独的保护元件40(图4)。也就是说,在第一实施例的I/O电路140的情况下,可以在保持其面积与使用单个电源供应系统的第一比较示例的I/O电路140(图2)的面积相当的同时,将连接到模拟电路31的保护元件12a的电源供应系统与保护元件11Xa和11Ya的电源供应系统分开。
这里,I/O单元12A中的I/O缓冲器12b是不可用的。然而,这是较小的缺点,因为当I/O单元12A连接到模拟电路31时,I/O缓冲器12b首先是不必要的(参见图2)。当I/O单元12A连接到数字电路时,可以在数字电路中提供单独的I/O缓冲器。I/O缓冲器通常需要比保护元件更小的面积;因此,与需要单独的保护元件40的第三比较示例(参见图4)相比,仍然可以抑制面积的增加。
<I/O电路(第二实施例)>
图6是示出根据第二实施例的I/O电路140的示意图。如先前参考的图2至图5中,在图6中的左侧示出了I/O电路140的示意性电路图。另一方面,在图6中的右侧示出了在xy平面上看到的I/O电路140的示意性电路布局。
虽然基于先前描述的第一比较示例(图5),但是第二实施例的I/O电路140使用I/O单元12B代替先前描述的I/O单元12A来形成。I/O单元12B具有与先前描述的I/O单元12A基本上类似的配置,但是还包括电源线L31以及电源线L61和L62(参见图6中的长划虚线)。
电源线L31(对应于第三电源线)被形成为以便在先前描述的电源线L21(对应于第二电源线)上方或下方经过的同时与电源线L11(对应于第一电源线)导通。
根据图6所示的内容,如在xy平面上所见,电源线L11和L21在保持彼此距离的同时从示意图中沿着第一方向x(示意图平面上的上下方向)从上向下以L11、L21和L11的顺序排列。电源线L31被形成在与电源线L11和L21的配线层不同的配线层中,以便如在xy平面上看到的那样位于电源线L11和L21上方或下方。然后,电源线L11和L31经由节点n17和n18(通过接触孔、过孔等)彼此导通。
利用这种配置,在I/O单元12B内部,由电源线L21分开的电源线L11的各个部分可以经由电源线L31彼此导通。因此,分别连接到I/O单元11X和11Y的电源线L11的各个部分不需要在I/O单元12B外部重新连接在一起,并且这有助于简化配线布局。
类似的描述适用于电源线L61和L62(对应于第六电源线);具体地,这些可以被形成为以便在上述电源线L51(对应于第五电源线)上方或下方经过的同时分别与电源线L41和L42(对应于第四电源线)导通。根据图6所示的内容,电源线L41和L61经由节点n19和n20(通过接触孔、过孔等)彼此导通。电源线L42和L62经由节点n21和N22(通过接触孔、过孔等)彼此导通。
通过这种配置,在I/O单元12B内部,由电源线L51分开的电源线L41的各个部分和电源线L42的各个部分可以分别经由电源线L61和L62导通。因此,电源线L41和L42的分别连接到I/O单元11X和11Y的各个部分不需要在I/O单元12B外部重新连接,并且这有助于简化配线布局。
<I/O电路(第三实施例)>
图7是示出根据第三实施例的I/O电路140的示意图。如先前参考的图2至图6中,在图7中的左侧示出了I/O电路140的示意性电路图。另一方面,在图7中的右侧示出了在xy平面上看到的I/O电路140的示意性电路布局。
虽然基于先前描述的第一比较示例(图5),但是第三实施例的I/O电路140使用I/O单元12C代替先前描述的I/O单元12A来形成。
I/O单元12C具有与先前描述的I/O单元12A和12B基本上类似的配置,但是在I/O缓冲器12b上方的区域中具有先前描述的用于铺设电源线L51的非配线区域。也就是说,在I/O缓冲器12b上方的区域中,先前描述的电源线L41和L42被部分移除,并且空置区域被固定为它作为用于铺设电源线L51的区域。
以这种方式,电源线L51不是I/O单元12C的必要电路元件;因此,可以在通过自由地组合I/O单元库10中包括的多种标准单元来确定I/O电路140的轮廓之后单独地铺设电源线L51。
<概述>
以下是本文描述的各种实施例的概述。
根据本文所公开的内容的一个方面,一种I/O电路通过自由地组合单元库中包括的多种标准单元来形成。所述多种标准单元至少包括第一标准单元和第二标准单元。所述第一标准单元包括第一保护元件和第一电源线,所述第一电源线形成在所述第一保护元件上方的区域中,以便与所述第一保护元件导通。所述第二标准单元包括第二保护元件和第二电源线,所述第二保护元件以与所述第一保护元件的布局相同的布局形成,所述第二电源线形成在所述第二保护元件上方的区域中,以便在与所述第一电源线隔离的同时与所述第二保护元件导通。(第一结构)
在根据上述第一结构的I/O电路中,优选地,所述多种标准单元沿着第一方向排列,并且所述第一电源线沿着所述第一方向铺设。(第二结构)
在根据上述第一结构或第二结构的I/O电路中,优选地,所述第二标准单元还包括第三电源线,所述第三电源线被形成为以便在所述第二电源线上方或下方经过的同时与所述第一电源线导通。(第三结构)
在根据上述第三结构的I/O电路中,优选地,所述第一标准单元还包括第一缓冲器或第一电阻器和第四电源线,所述第一缓冲器或第一电阻器被形成为以便连接到所述第一保护元件,所述第四电源线形成在所述第一缓冲器或所述第一电阻器上方的区域中。所述第二标准单元优选地还包括第二缓冲器或第二电阻器,所述第二缓冲器或第二电阻器以与所述第一缓冲器或所述第一电阻器的布局相同的布局形成以便连接到所述第二保护元件。(第四结构)
在根据上述第四结构的I/O电路中,优选地,在所述第二缓冲器或所述第二电阻器上方的区域中提供了第五电源线或非配线区域,所述第五电源线被形成为以便在与所述第四电源线隔离的同时与所述第二电源线导通,所述非配线区域用于形成所述第五电源线。(第五结构)
在根据上述第四结构或第五结构的I/O电路中,优选地,所述第一缓冲器和所述第二缓冲器均是输入缓冲器、输出缓冲器或输入/输出缓冲器。(第六结构)
根据本文所公开的内容的另一方面,一种半导体装置包括:根据上述第一结构至第六结构中的任一结构的I/O电路;第一内部电路,所述第一内部电路连接到所述第一标准单元,并且所述第一内部电路被配置为从所述第一电源线接收电力;以及,第二内部电路,所述第二内部电路连接到所述第二标准单元,并且所述第二内部电路被配置为从所述第二电源线接收电力。(第七结构)
根据上述第七结构的半导体装置优选地还包括焊盘,所述焊盘被配置为使所述第一标准单元和所述第二标准单元都连接到所述焊盘。(第八结构)
根据本文所公开的内容的又一方面,一种单元库从在计算机上执行的电路设计程序读取,并且包括可以被自由组合以形成半导体装置中的I/O电路的多种标准单元。所述多种标准单元至少包括第一标准单元和第二标准单元。所述第一标准单元包括第一保护元件和第一电源线,所述第一电源线形成在所述第一保护元件上方的区域中,以便与所述第一保护元件导通。所述第二标准单元包括第二保护元件和第二电源线,所述第二保护元件以与所述第一保护元件的布局相同的布局形成,所述第二电源线形成在所述第二保护元件上方的区域中,以便在与所述第一电源线隔离的同时与所述第二保护元件导通。(第九结构)
根据本文所公开的又一方面,一种使用根据上述第九结构的单元库来设计半导体装置的电路的方法包括:选择、布置和自由组合单元库中包括的多种标准单元的步骤;以及,铺设电源线和信号线以便将所述多种自由组合的标准单元连接到其他电路块的步骤。(第十结构)
<进一步的修改>
本文公开的各种技术特征可以以不同于上述实施例的任何其他方式实施,并且允许在不脱离其技术独创性的情况下进行任何修改。也就是说,上述实施例应当被理解为在每个方面都是说明性的而非限制性的。本发明的范围不是由上面给出的实施例的描述限定,而是由所附权利要求限定,并且应当被理解为包含在与权利要求的意义和范围等同的意义和范围上进行的任何修改。
附图标记列表
10 单元库
11X、11Y、12、12A、12B、12C、13、14、15 标准单元
11Xa、11Yb、12a、13a、14a、15a 保护元件
11Xb、11Yb、12b、13b、15b I/O缓冲器
14b 限制电阻器
21、22 数字电路
31、32 模拟电路
40 保护元件
100 半导体装置
110 电源供应电路
120 数字电路
120A 数字电路(AO区域)
120B 数字电路(PSO区域)
130 模拟电路
140 I/O电路
200 LED照明装置
210 LED
220 LED驱动器IC
300 马达装置
310 马达
320 马达驱动器IC
400 开关装置
410 开关
420 开关监测器IC
D1至D12 静电保护二极管
L1至L6 配线
L11、L12 电源线
L21 电源线
L31 电源线
L41、L42 电源线
L51、L52 电源线
L61、L62 电源线
n1至n22 节点
PAD1至PAD5 焊盘
SW 电源开关
T1至T5 外部端子。

Claims (10)

1.一种I/O电路,所述I/O电路是通过自由地组合单元库中包括的多种标准单元所形成的,其中,
所述多种标准单元至少包括第一标准单元和第二标准单元,
所述第一标准单元包括:
第一保护元件,以及
第一电源线,所述第一电源线形成在所述第一保护元件上方的区域中,以便与所述第一保护元件导通,并且
所述第二标准单元包括:
第二保护元件,所述第二保护元件以与所述第一保护元件的布局相同的布局形成,以及
第二电源线,所述第二电源线形成在所述第二保护元件上方的区域中,以便在与所述第一电源线隔离的同时与所述第二保护元件导通。
2.根据权利要求1所述的I/O电路,其中,
所述多种标准单元沿着第一方向排列,并且
所述第一电源线沿着所述第一方向铺设。
3.根据权利要求1或2所述的I/O电路,其中,
所述第二标准单元还包括第三电源线,所述第三电源线被形成为在所述第二电源线上方或下方经过的同时与所述第一电源线导通。
4.根据权利要求3所述的I/O电路,其中,
所述第一标准单元还包括:
第一缓冲器或第一电阻器,所述第一缓冲器或第一电阻器被形成为连接到所述第一保护元件,以及
第四电源线,所述第四电源线形成在所述第一缓冲器或所述第一电阻器上方的区域中,并且
所述第二标准单元还包括第二缓冲器或第二电阻器,所述第二缓冲器或第二电阻器以与所述第一缓冲器或所述第一电阻器的布局相同的布局形成以便连接到所述第二保护元件。
5.根据权利要求4所述的I/O电路,其中,
在所述第二缓冲器或所述第二电阻器上方的区域中提供了
第五电源线,所述第五电源线被形成为在与所述第四电源线隔离的同时与所述第二电源线导通,或者
非配线区域,所述非配线区域用于形成所述第五电源线。
6.根据权利要求4或5所述的I/O电路,其中,
所述第一缓冲器和所述第二缓冲器均是输入缓冲器、输出缓冲器或输入/输出缓冲器。
7.一种半导体装置,包括:
根据权利要求1至6中任一项所述的I/O电路;
第一内部电路,所述第一内部电路连接到所述第一标准单元,所述第一内部电路被配置为从所述第一电源线接收电力;以及
第二内部电路,所述第二内部电路连接到所述第二标准单元,所述第二内部电路被配置为从所述第二电源线接收电力。
8.根据权利要求7所述的半导体装置,还包括焊盘,所述焊盘被配置为使所述第一标准单元和所述第二标准单元都连接到所述焊盘。
9.一种单元库,所述单元库是从在计算机上执行的电路设计程序读取的,所述单元库包括能够自由组合以形成半导体装置中的I/O电路的多种标准单元,其中,
所述多种标准单元至少包括第一标准单元和第二标准单元,
所述第一标准单元包括:
第一保护元件,以及
第一电源线,所述第一电源线形成在所述第一保护元件上方的区域中,以便与所述第一保护元件导通,并且
所述第二标准单元包括:
第二保护元件,所述第二保护元件以与所述第一保护元件的布局相同的布局形成,以及
第二电源线,所述第二电源线形成在所述第二保护元件上方的区域中,以便在与所述第一电源线隔离的同时与所述第二保护元件导通。
10.一种设计半导体装置的电路的方法,所述方法使用根据权利要求9所述的单元库,所述方法包括:
选择、布置和自由组合单元库中包括的多种标准单元的步骤;以及
铺设电源线和信号线以便将所述多种自由组合的标准单元连接到其他电路块的步骤。
CN202280044122.3A 2021-07-16 2022-06-13 I/o电路、半导体装置、单元库和设计半导体装置的电路的方法 Pending CN117546281A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021117798 2021-07-16
JP2021-117798 2021-07-16
PCT/JP2022/023609 WO2023286506A1 (ja) 2021-07-16 2022-06-13 I/o回路、半導体装置、セルライブラリ、半導体装置の回路設計方法

Publications (1)

Publication Number Publication Date
CN117546281A true CN117546281A (zh) 2024-02-09

Family

ID=84919227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280044122.3A Pending CN117546281A (zh) 2021-07-16 2022-06-13 I/o电路、半导体装置、单元库和设计半导体装置的电路的方法

Country Status (5)

Country Link
US (1) US20240119215A1 (zh)
JP (1) JPWO2023286506A1 (zh)
CN (1) CN117546281A (zh)
DE (1) DE112022002544T5 (zh)
WO (1) WO2023286506A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267542A (ja) * 1991-02-22 1992-09-24 Fujitsu Ltd 半導体集積回路のレイアウト方法および装置
JPH05175432A (ja) * 1991-06-24 1993-07-13 Hitachi Ltd 半導体装置
JPH11214521A (ja) * 1998-01-22 1999-08-06 Mitsubishi Electric Corp 半導体集積回路および半導体集積回路の製造方法
JP2000106419A (ja) * 1998-09-29 2000-04-11 Oki Electric Ind Co Ltd Ic設計用ライブラリ及びレイアウトパターン設計方法
JP3372918B2 (ja) * 1999-12-21 2003-02-04 日本電気株式会社 設計支援システム及びセル配置方法
JP3672912B2 (ja) * 2003-01-20 2005-07-20 Necマイクロシステム株式会社 半導体集積回路の自動レイアウト方法、及び半導体集積回路の自動レイアウトプログラム
JP4978998B2 (ja) * 2004-03-12 2012-07-18 ローム株式会社 半導体装置
JP2009081293A (ja) * 2007-09-26 2009-04-16 Oki Semiconductor Co Ltd 半導体チップ、及び複数の半導体チップが搭載された半導体装置
JP5159736B2 (ja) 2009-09-14 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置、セルライブラリおよび半導体集積回路の設計方法
JP2010192932A (ja) 2010-05-07 2010-09-02 Panasonic Corp 標準セル、標準セルライブラリおよび半導体集積回路
JP2013021249A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体集積装置
JP2014241497A (ja) * 2013-06-11 2014-12-25 ローム株式会社 半導体集積回路
JP7041368B2 (ja) * 2017-03-29 2022-03-24 株式会社ソシオネクスト 半導体集積回路装置

Also Published As

Publication number Publication date
US20240119215A1 (en) 2024-04-11
JPWO2023286506A1 (zh) 2023-01-19
WO2023286506A1 (ja) 2023-01-19
DE112022002544T5 (de) 2024-02-29

Similar Documents

Publication Publication Date Title
JP5231393B2 (ja) 多電圧チップのためのパワーokの伝達
US8423946B1 (en) Circuitry having programmable power rails, architectures, apparatuses, and systems including the same, and methods and algorithms for programming and/or configuring power rails in an integrated circuit
US7543249B2 (en) Embedded switchable power ring
US8026537B2 (en) Semiconductor integrated circuit having an oblique global signal wiring and semiconductor integrated circuit wiring method
EP1649493B1 (en) Nested voltage island architecture
US5083181A (en) Semiconductor integrated circuit device and wiring method thereof
JP3768813B2 (ja) 並列電源システムおよび電子装置
CN117546281A (zh) I/o电路、半导体装置、单元库和设计半导体装置的电路的方法
EP3206106B1 (en) Power-domain assignment
US7768334B2 (en) Semiconductor integrated circuit
US20150200667A1 (en) Collapsible glue logic systems and methods
CN101996967B (zh) 用于多电源芯片的电源总线结构
US6529039B2 (en) Semiconductor device
JP2011081449A (ja) 処理システム及びスイッチ状態判定装置
Mahdoum Architectural synthesis of networks on chip
JP2007027401A (ja) 半導体装置
JP2005294406A (ja) 半導体集積回路装置および半導体集積回路装置の配線方法
KR20010107757A (ko) 전자 장치와, 이를 사용하는 기기 및 시스템
Hastings et al. PSoC® 3 and PSoC 5LP–Pin Selection for Analog Designs
JP2005259781A (ja) 半導体集積回路の製造方法
US7596774B2 (en) Hard macro with configurable side input/output terminals, for a subsystem
GB2371691A (en) An apparatus for and method of interfacing between integrated circuits having differing voltage tolerances
US8436645B2 (en) Information generating apparatus and operation method thereof
JP2011258706A (ja) 集積回路、集積回路設計装置及び集積回路設計方法
JPH0774614A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination