JP2016066823A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2016066823A JP2016066823A JP2016012264A JP2016012264A JP2016066823A JP 2016066823 A JP2016066823 A JP 2016066823A JP 2016012264 A JP2016012264 A JP 2016012264A JP 2016012264 A JP2016012264 A JP 2016012264A JP 2016066823 A JP2016066823 A JP 2016066823A
- Authority
- JP
- Japan
- Prior art keywords
- region
- buffer
- circuit
- semiconductor integrated
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
コア領域と、
前記コア領域の各辺に沿って、それぞれ1列に配置された複数のパッドと、
レベルシフタ回路、I/Oロジック回路およびI/Oバッファ回路を含む複数のI/Oセルとを有し、
前記複数のパッドの各々は、接続される前記複数のI/Oセルの各々に含まれるI/Oロジック回路およびI/Oバッファ回路と平面視して重なって配置され、
前記I/Oロジック回路が配置されたI/Oロジック領域、および、前記I/Oバッファ回路が配置されたI/Oバッファ領域は、前記コア領域の辺に平行な方向に互いに並んで配置されている。
第1の実施形態に係る半導体集積回路装置について、図面を参照して説明する。図1は、本実施形態に係る半導体集積回路装置におけるパッド領域の構成を拡大して示した図である。図1を参照すると、パッド領域70には、複数のI/Oセル40が配置されている。また、各I/Oセル40は、レベルシフタ回路が配置されたレベルシフタ領域10と、I/Oロジック回路が配置されたI/Oロジック領域20と、I/Oバッファ回路が配置されたI/Oバッファ領域30とを含む。
第2の実施形態に係る半導体集積回路装置について、図面を参照して説明する。第1の実施形態のように、I/Oロジック領域20をI/Oバッファ領域30の隣に配置したことにより、ラッチアップが生じやすくなる。本実施形態では、ラッチアップを防止するための構成を備えた半導体集積回路装置を提供する。
第3の実施形態に係る半導体集積回路装置について、図面を参照して説明する。図13を参照して上述したように、関連技術の半導体集積回路(図11、図12)においてI/Oセル140を高さ方向(図13の縦方向)にそのまま縮小した場合、I/O電源配線143、145、および、I/Oグランド配線144、146の幅が細くなり、電源供給特性が劣化する。本実施形態では、かかる問題を解消する半導体集積回路装置を提供する。
第4の実施形態に係る半導体集積回路装置について、図面を参照して説明する。本実施形態は、第1の実施形態に係る半導体集積回路装置のI/Oセル40の変形例を提供する。図9は、本実施形態に係る半導体集積回路装置の構成を示すレイアウト図である。
第5の実施形態に係る半導体集積回路装置について、図面を参照して説明する。本実施形態は、電源セル(図8(b))の変形例を提供する。図10は、本実施形態に係る半導体集積回路装置の構成を示すレイアウト図である。
11 レベルシフタ回路
12 I/O電位領域
13 コア電位領域
20、120 I/Oロジック領域
21 I/Oロジック回路
30、130 I/Oバッファ領域
31、35、131、135 レジスタ領域
32、132 Nバッファ領域
33、34、133、134 ダイオード素子領域
36、136 Pバッファ領域
37 I/Oバッファ回路
40、140 I/Oセル
41、141 コア電源配線
42、142 コアグランド配線
43、143、145 I/O電源配線
44、144、146 I/Oグランド配線
50、150 パッド
60、160 コア領域
61 コアロジック回路
70、170 パッド領域
80 電源セル
81 回路A領域
82 回路B領域
A、B 回路
C1 容量素子
D1〜D3 ダイオード素子
DNW ディープN型ウェル
IN1、IN2 インバータ
M1 MOSトランジスタ
N1 Nバッファ(NMOSトランジスタ)
NW N型ウェル
P1 Pバッファ(PMOSトランジスタ)
PAD パッド
P−Sub P型基板
PW P型ウェル
R1〜R7 抵抗素子
T1〜T5 トランジスタ
VCCQ I/O電源電位
VDD コア電源電位
VSS コアグランド電位
VSSQ I/Oグランド電位
Claims (6)
- コア領域と、
前記コア領域の各辺に沿って、それぞれ1列に配置された複数のパッドと、
レベルシフタ回路、I/Oロジック回路およびI/Oバッファ回路を含む複数のI/Oセルとを有し、
前記I/Oロジック回路が配置されたI/Oロジック領域、および、前記I/Oバッファ回路が配置されたI/Oバッファ領域は、前記コア領域の辺に平行な方向に互いに並んで配置され、
前記複数のパッドの各々は、接続される前記複数のI/Oセルの各々に含まれるI/Oロジック回路およびI/Oバッファ回路と平面視して重なって配置され、
前記レベルシフタ回路は、前記I/Oロジック回路に供給される第1の電源電位が供給される回路が設けられた第1電位領域と、コア領域に供給される第2の電源電位が供給される回路が設けられた第2電位領域とを有し、
前記レベルシフタ回路の前記第1電位領域、および、前記I/Oバッファ領域は、前記コア領域の辺に平行な方向に互いに並んで配置されている、
ことを特徴とする半導体集積回路装置。 - 前記I/Oロジック領域を構成するディープN型ウェル(Deep N−Well)、および、前記I/Oバッファ領域を構成するディープN型ウェルは、互いに分離されていることを特徴とする、請求項1に記載の半導体集積回路装置。
- 前記I/Oロジック回路および前記I/Oバッファ回路は、前記第1の電位が供給される第1の配線を共有するとともに、第3の電位が供給される第2の配線を共有することを特徴とする、請求項1または2に記載の半導体集積回路装置。
- 前記第1の電位および前記第3の電位は、それぞれ、前記I/Oバッファ回路および前記I/Oロジック回路に対する電源電位およびグランド電位であることを特徴とする、請求項3に記載の半導体集積回路装置。
- 前記I/Oバッファ回路は、PバッファとNバッファとを有し、
前記レベルシフタ回路の前記第1電位領域は、前記Pバッファが配置されるPバッファ領域と前記コア領域との間に配置されていることを特徴とする、請求項3または4に記載の半導体集積回路装置。 - 前記I/Oバッファ領域は、PMOSトランジスタ、NMOSトランジスタ、第1および第2の抵抗素子、ならびに、第1および第2のダイオード素子を備え、
前記PMOSトランジスタは、ゲート端子が前記I/Oロジック回路に接続され、ソース端子またはドレイン端子の一方がバックゲート端子および前記第1の配線に接続され、他方が前記第1の抵抗素子の第1の端子に接続され、
前記第1の抵抗素子は、第2の端子が前記パッドに接続され、
前記第1のダイオード素子は、前記第1の配線と前記パッドとの間に接続され、
前記NMOSトランジスタは、ゲート端子が前記I/Oロジック回路に接続され、ソース端子またはドレイン端子の一方がバックゲート端子および前記第2の配線に接続され、他方が前記第2の抵抗素子の第1の端子に接続され、
前記第2の抵抗素子は、第2の端子が前記パッドに接続され、
前記第2のダイオード素子は、前記第2の配線と前記パッドとの間に接続されていることを特徴とする、請求項3ないし5のいずれか1項に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016012264A JP6118923B2 (ja) | 2016-01-26 | 2016-01-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016012264A JP6118923B2 (ja) | 2016-01-26 | 2016-01-26 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011229075A Division JP5896682B2 (ja) | 2011-10-18 | 2011-10-18 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016066823A true JP2016066823A (ja) | 2016-04-28 |
JP6118923B2 JP6118923B2 (ja) | 2017-04-19 |
Family
ID=55805871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016012264A Active JP6118923B2 (ja) | 2016-01-26 | 2016-01-26 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6118923B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418239A (en) * | 1987-07-13 | 1989-01-23 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
JPH0193145A (ja) * | 1987-10-02 | 1989-04-12 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH04332151A (ja) * | 1991-05-07 | 1992-11-19 | Nec Eng Ltd | 半導体集積回路のレイアウト法 |
JPH05308136A (ja) * | 1992-04-01 | 1993-11-19 | Nec Corp | マスタスライス集積回路 |
JP2002151590A (ja) * | 2000-11-10 | 2002-05-24 | Seiko Epson Corp | I/oセル配置方法及び半導体装置 |
JP2005072566A (ja) * | 2003-08-06 | 2005-03-17 | Sanyo Electric Co Ltd | 半導体装置 |
JP2005286266A (ja) * | 2004-03-31 | 2005-10-13 | Nec Electronics Corp | 半導体装置およびその検査方法と製造方法 |
JP2006202866A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体装置 |
JP2010147282A (ja) * | 2008-12-19 | 2010-07-01 | Renesas Technology Corp | 半導体集積回路装置 |
JP2010161158A (ja) * | 2009-01-07 | 2010-07-22 | Renesas Technology Corp | 半導体集積回路装置 |
-
2016
- 2016-01-26 JP JP2016012264A patent/JP6118923B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418239A (en) * | 1987-07-13 | 1989-01-23 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
JPH0193145A (ja) * | 1987-10-02 | 1989-04-12 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH04332151A (ja) * | 1991-05-07 | 1992-11-19 | Nec Eng Ltd | 半導体集積回路のレイアウト法 |
JPH05308136A (ja) * | 1992-04-01 | 1993-11-19 | Nec Corp | マスタスライス集積回路 |
JP2002151590A (ja) * | 2000-11-10 | 2002-05-24 | Seiko Epson Corp | I/oセル配置方法及び半導体装置 |
JP2005072566A (ja) * | 2003-08-06 | 2005-03-17 | Sanyo Electric Co Ltd | 半導体装置 |
JP2005286266A (ja) * | 2004-03-31 | 2005-10-13 | Nec Electronics Corp | 半導体装置およびその検査方法と製造方法 |
JP2006202866A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体装置 |
JP2010147282A (ja) * | 2008-12-19 | 2010-07-01 | Renesas Technology Corp | 半導体集積回路装置 |
JP2010161158A (ja) * | 2009-01-07 | 2010-07-22 | Renesas Technology Corp | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6118923B2 (ja) | 2017-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10692856B2 (en) | Semiconductor integrated circuit device | |
CN108630607B (zh) | 半导体集成电路装置 | |
JP5896682B2 (ja) | 半導体集積回路装置 | |
TWI496225B (zh) | Semiconductor integrated circuit device | |
JP6326553B2 (ja) | 半導体装置 | |
JP2007067207A (ja) | 半導体装置 | |
US20150048425A1 (en) | Gate array architecture with multiple programmable regions | |
JP6342165B2 (ja) | 半導体装置及びioセル | |
US11824055B2 (en) | Semiconductor integrated circuit device | |
US8788984B2 (en) | Gate array architecture with multiple programmable regions | |
JP7415183B2 (ja) | 半導体集積回路装置 | |
CN107112281B (zh) | 半导体装置以及其设计方法 | |
JP2013120852A (ja) | スタンダードセル、および、半導体集積回路 | |
JP7140994B2 (ja) | 半導体集積回路装置 | |
JP6118923B2 (ja) | 半導体集積回路装置 | |
JP6483309B2 (ja) | 半導体装置及びioセル | |
WO2024047820A1 (ja) | 半導体集積回路装置 | |
JP7323847B2 (ja) | 半導体集積回路装置 | |
US20230135349A1 (en) | Multi-row height composite cell with multiple logic functions | |
JP6480057B2 (ja) | 半導体装置 | |
US10417368B2 (en) | Semiconductor device and layout design method thereof | |
JP2014041986A (ja) | 半導体装置 | |
JP5956964B2 (ja) | 半導体装置 | |
JP2013140888A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6118923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |