JP7415183B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP7415183B2
JP7415183B2 JP2021554531A JP2021554531A JP7415183B2 JP 7415183 B2 JP7415183 B2 JP 7415183B2 JP 2021554531 A JP2021554531 A JP 2021554531A JP 2021554531 A JP2021554531 A JP 2021554531A JP 7415183 B2 JP7415183 B2 JP 7415183B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021554531A
Other languages
English (en)
Other versions
JPWO2021090471A1 (ja
Inventor
真久 飯田
敏宏 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2021090471A1 publication Critical patent/JPWO2021090471A1/ja
Application granted granted Critical
Publication of JP7415183B2 publication Critical patent/JP7415183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11892—Noise prevention (crosstalk)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本開示は、コア領域とＩＯ領域とが形成された半導体集積回路装置に関する。
近年の半導体集積回路装置は、高速化が進むとともに微細化が進み、電源電圧の低電圧化が進んでいる。このため、電源電圧変動による誤動作等の課題が大きくなっている。電源電圧変動抑制のために半導体集積回路装置内にトランジスタで形成された電源間容量を備えることが広く行われている。
特許文献１では、ＩＯセルにおいて、論理回路部と容量部とが隣接して配置されている。論理回路部および容量部に対する配線を同層に配置することにより、論理回路部および容量部の配置を容易化している。また、容量部を論理回路部に近接して配置することにより、論理回路部で発生するノイズを効果的に削減している。
特許文献２では、ＩＯセル同士の間に容量部を設けている。これにより、ＩＯセル同士の間において、ノイズ源の近くに均等に容量部を配置することができる。この容量部は、トランジスタのチャネル領域とソース・ドレインのオーバーラップ容量（非配線・コンタクト寄生容量）とを容量としている。
特開２０００－３３２２０１号公報 特開２００６－１８６１５６号公報
ところで、電源電圧の低電圧化が進むとともにトランジスタで形成された電源間容量の容量値が低下する課題がある。特許文献１，２には、コンタクトや配線間寄生容量などを用いた容量部の低電圧特性改善については言及されていない。
本開示は、半導体集積回路装置が低電圧で動作するとき、電源間容量の容量値の低下を抑止することを目的とする。
本開示の第１態様では、半導体集積回路装置であって、内部回路が形成されたコア領域と、コア領域と半導体集積回路装置の一辺との間にあるＩＯ領域を含む。ＩＯ領域は、複数のＩＯセルを含む。ＩＯセルは、一端が第１電源電圧の供給を受ける第１外部接続パッドに接続され、他端が出力にそれぞれ接続された、第１導電型の第１出力トランジスタと、一端が第１電源電圧と異なる第２電源電圧の供給を受ける第２外部接続パッドに接続され、他端が出力にそれぞれ接続された、第２導電型の第２出力トランジスタとを備える。第１および第２外部接続パッドの間に、容量トランジスタが設けられており、容量トランジスタは、平面視で、第１および第２出力トランジスタと半導体集積回路装置の一辺との間に配置されている。容量トランジスタのゲート長は、第１および第２出力トランジスタのゲート長よりも小さい。
この態様によると、第１出力トランジスタは、第１電源電圧の供給を受ける第１外部接続パッドと出力との間に設けられている。第２出力トランジスタは、第２電源電圧の供給を受ける第２外部接続パッドと出力との間に設けられている。第１および第２外部接続パッドの間に容量トランジスタが設けられている。容量トランジスタは、第１および第２出力トランジスタと半導体集積回路装置の一辺との間に配置されている。容量トランジスタのゲート長は、第１および第２出力トランジスタのゲート長よりも小さい。このため、容量トランジスタの閾値電圧は、第１および第２出力トランジスタの閾値電圧よりも低くなる。これにより、容量トランジスタは、低電圧においてもゲート配線の下にチャネルが形成され、低電圧においてより大きな容量値が得られる。したがって、半導体集積回路装置が低電圧で動作するとき、電源間容量の容量値の低下を抑止することができる。
本開示の第２態様では、半導体集積回路装置であって、内部回路が形成されたコア領域と、コア領域と半導体集積回路装置の一辺との間にあるＩＯ領域を含む。ＩＯ領域は、第１および第２のＩＯセルを含む。第１のＩＯセルは、一端が第１電源電圧の供給を受ける第１外部接続パッドに接続され、他端が第１出力にそれぞれ接続された、第１導電型の第１出力トランジスタと、一端が第１電源電圧と異なる第２電源電圧の供給を受ける第２外部接続パッドに接続され、他端が第１出力にそれぞれ接続された、第２導電型の第２出力トランジスタとを備える。第１および第２外部接続パッドの間に、第１容量トランジスタが設けられており、第１容量トランジスタは、平面視で、第１および第２のＩＯセルの間に配置されており、第１容量トランジスタのゲート長は、第１および第２出力トランジスタのゲート長よりも小さい。
この態様によると、第１出力トランジスタは、第１電源電圧の供給を受ける第１外部接続パッドと第１出力との間に設けられている。第２出力トランジスタは、第２電源電圧の供給を受ける第２外部接続パッドと第１出力との間に設けられている。第１および第２外部接続パッドの間に第１容量トランジスタが設けられている。第１容量トランジスタは、第１および第２のＩＯセルの間に配置されている。第１容量トランジスタのゲート長は、第１および第２出力トランジスタのゲート長よりも小さい。このため、第１容量トランジスタの閾値電圧は、第１および第２出力トランジスタの閾値電圧よりも低くなる。これにより、第１容量トランジスタは、低電圧においてもゲート配線の下にチャネルが形成され、低電圧においてより大きな容量値が得られる。したがって、半導体集積回路装置が低電圧で動作するとき、電源間容量の容量値の低下を抑止することができる。
本開示は、半導体集積回路装置が低電圧で動作するとき、電源間容量の容量値の低下を抑止できる。
実施形態に係る半導体集積回路装置の全体構成を模式的に示す平面図。 実施形態に係るＩＯセルに構成される回路図。 実施形態に係るＩＯセルの平面図。 実施形態に係る第１出力部および第２出力部の平面図。 実施形態に係る容量部の平面図。 実施形態に係る容量部の断面図。 実施形態に係る容量部と従来の容量部との容量値を比較したグラフ。 変形例に係る容量部の平面図。 実施形態に係る半導体集積回路装置の他のレイアウト構造を示す平面図。 実施形態に係る半導体集積回路装置の他のレイアウト構造を示す平面図。
以下、実施の形態について、図面を参照して説明する。
（実施形態）
図１は実施形態に係る半導体集積回路装置の全体構成を模式的に示す平面図である。図１に示す半導体集積回路装置１は、内部コア回路が形成されたコア領域２と、コア領域２の周囲に設けられ、インターフェース回路（ＩＯ回路）が形成されたＩＯ領域３とを備えている。ＩＯ領域３には、半導体集積回路装置１の周辺部を囲むように、ＩＯセル列５が設けられている。図１では図示を簡略化しているが、ＩＯセル列５には、インターフェース回路を構成する複数のＩＯセル１０が並んでいる。なお、以下の説明において、半導体集積回路装置１の外周のうちの一辺を、半導体集積回路装置の一辺ということがある。
図２は実施形態に係るＩＯセルに構成される回路図を示す。各ＩＯセル１０は、ＩＯセル回路が構成されている。各ＩＯセル回路は、出力トランジスタＰ１，Ｎ１および容量トランジスタＮ２により構成される。出力トランジスタＰ１はＰ型ＦＥＴ（Field Effect Transistor）であり、出力トランジスタＮ１および容量トランジスタＮ２はＮ型ＦＥＴである。なお、ＩＯセル１０には、ＩＯセル回路以外の回路も含まれるが、図示は省略している。
出力トランジスタＰ１は、ソースが外部接続パッドＰＤ１に接続され、ドレインが外部接続パッドＰＤ３に接続されており、ゲートに駆動信号ＩＮ１を受ける。出力トランジスタＮ１は、ソースが外部接続パッドＰＤ２に接続され、ドレインが外部接続パッドＰＤ３に接続されており、ゲートに駆動信号ＩＮ２を受ける。容量トランジスタＮ２は、ソースおよびドレインが外部接続パッドＰＤ２に接続されており、ゲートが外部接続パッドＰＤ１に接続されている。外部接続パッドＰＤ１は、電源電圧ＶＤＤＩＯを供給する電源に接続されている。外部接続パッドＰＤ２は、接地電位（電源電圧ＶＳＳ）を供給する電源に接続されている。外部接続パッドＰＤ３は、出力ＯＵＴ（出力ノードに相当）に接続されている。
すなわち、出力トランジスタＰ１は、駆動信号ＩＮ１に従って、ソースに受けた電源電圧ＶＤＤＩＯを出力ＯＵＴに出力する。出力トランジスタＮ１は、駆動信号ＩＮ２に従って、ソースに受けた電源電圧ＶＳＳを出力ＯＵＴに出力する。
また、容量トランジスタＮ２は、ゲートに電源電圧ＶＤＤＩＯが供給されることによりチャネルが形成されるため、ゲート酸化膜が容量として機能する。
なお、出力トランジスタＰ１，Ｎ１は、複数段のＰ型およびＮ型トランジスタで構成されてもよい。
また、ＩＯセル１０にトランジスタ以外の素子が含まれてもよい。例えば、出力トランジスタＰ１のソースと外部接続パッドＰＤ１との間、および、出力トランジスタＮ１のソースと外部接続パッドＰＤ２の間に、抵抗素子を挿入してもよい。
また、出力トランジスタＰ１に代えて、外部接続パッドＰＤ１，ＰＤ３の間に、Ｎ型ＦＥＴを挿入してもよいし、出力トランジスタＮ１に代えて、外部接続パッドＰＤ１，ＰＤ３の間に、Ｐ型ＦＥＴを挿入してもよい。
（ＩＯセルの構成）
図３は実施形態に係るＩＯセルの平面図を示す。ＩＯセル１０は、第１出力部１１と、第２出力部１２と、容量部１３とを備える。ＩＯセル１０では、第１出力部１１、第２出力部１２および容量部１３が、Ｘ方向（図面横方向、半導体集積回路装置１の一辺に沿う方向と垂直をなす方向であり、第４方向に相当する）に並んで配置されている。第２出力部１２は、Ｘ方向において、第１出力部１１の、コア領域２側に配置されている。容量部１３は、Ｘ方向において、第１出力部１１の、半導体集積回路装置１の一辺側に配置されており、ＩＯセル１０の図面右端に配置されている。
図３に示すように、第１出力部１１、第２出力部１２および容量部１３には、複数の出力トランジスタＰ１、複数の出力トランジスタＮ１および複数の容量トランジスタＮ２がそれぞれ配置されている。具体的に、第１出力部１１には、複数の出力トランジスタＰ１が、Ｘ方向およびＹ方向（図面縦方向、半導体集積回路装置１の一辺に沿う方向であり、第３方向に相当する）に並ぶように配置されている。第２出力部１２には、複数の出力トランジスタＮ１が、Ｘ方向およびＹ方向に並ぶように配置されている。容量部１３には、複数の容量トランジスタＮ２が、Ｘ方向およびＹ方向に並ぶように配置されている。第１出力部１１における複数の出力トランジスタＰ１は、並列に接続されている。第２出力部１２における複数の出力トランジスタＮ１は、並列に接続されている。容量部１３における複数の容量トランジスタＰ１は、並列に接続されている。
なお、図示は省略するが、ＩＯセル１０の上層には、外部接続パッドＰＤ１～ＰＤ３が形成されている。
また、図３では、第２出力部１２が第１出力部１１の図面左側に配置されているが、第２出力部１２が第１出力部１１の図面右側に配置されてもよいし、第１出力部１１および第２出力部１２がＹ方向に並べて配置されていてもよい。
また、第１出力部１１、第２出力部１２および容量部１３は、Ｘ方向に隣接して配置されているが、隣接して配置されていなくてもよい。例えば、第１出力部１１および第２出力部の間に、ＥＳＤ(Electrostatic discharge)保護回路や抵抗素子が配置されてもよい。ただし、容量部１３が第１出力部１１および第２出力部１２のいずれか一方と隣接して配置されている方が、電源電圧抑制効果が大きくなる。
また、ＩＯセル１０は、容量部１３（容量トランジスタＮ２）を備えるとしたが、容量部１３を備えなくてもよい。この場合、容量部１３は、Ｘ方向において、ＩＯセル１０の、半導体集積回路装置１の一辺側（図面右側）に配置される。
図４は第１出力部および第２出力部の平面図を示す。図４に示すように、図面右側にはＮウェル領域２１が形成されており、図面左側にはＰウェル領域２２が形成されている。
Ｎウェル領域２１には、Ｘ方向に延びており、Ｐ型半導体を含む拡散領域３１，３２が形成されている。拡散領域３１，３２の間のチャネル領域上に、図略のゲート酸化膜を介して、Ｘ方向に延びるゲート配線３３が形成されている。ゲート配線３３の図面下側に設けられた拡散領域３１が出力トランジスタＰ１のソースとなり、ゲート配線３３の図面上側に設けられた拡散領域３２が出力トランジスタＰ１のドレインとなり、ゲート配線３３が出力トランジスタＰ１のゲートとなる。なお、以下の説明において、拡散領域３１を出力トランジスタＰ１のソース３１といい、拡散領域３２を出力トランジスタＰ１のドレイン３２という。
Ｐウェル領域２２には、Ｘ方向に延びており、Ｎ型半導体を含む拡散領域３４，３５が形成されている。拡散領域３４，３５の間のチャネル領域上に、図略のゲート酸化膜を介して、Ｘ方向に延びるゲート配線３６が形成されている。ゲート配線３６の図面下側に設けられた拡散領域３４が出力トランジスタＮ１のソースとなり、ゲート配線３６の図面上側に設けられた拡散領域３５が出力トランジスタＮ１のドレインとなり、ゲート配線３６が出力トランジスタＮ１のゲートとなる。なお、以下の説明において、拡散領域３４を出力トランジスタＮ１のソース３４といい、拡散領域３５を出力トランジスタＮ１のドレイン３５という。
ゲート配線３３，３６のＹ方向の長さは、同一の長さＬｇｄで形成されている。このため、出力トランジスタＰ１，Ｎ１のゲート長は同一のゲート長Ｌｇｄとなっている。
出力トランジスタＰ１，Ｎ１の上層のＭ１配線層には、Ｘ方向に延びる配線４１～４４と、Ｙ方向に延びる配線５１～５５とが形成されている。配線４１は、コンタクト６１を介して、ソース３１と接続されている。配線４２は、コンタクト６１を介して、ドレイン３２と接続されている。配線４３は、コンタクト６１を介して、ソース３４と接続されている。配線４４は、コンタクト６１を介して、ドレイン３５と接続されている。配線５１は、コンタクト６２を介して、ゲート配線３３と接続されている。配線５２は、コンタクト６２を介して、ゲート配線３６と接続されている。なお、配線５１，５２が駆動信号ＩＮ１，ＩＮ２の入力を受ける配線であり、配線５３が出力ＯＵＴに相当する。また、配線５４，５５が、電源電圧ＶＤＤＩＯ，ＶＳＳを供給する配線にそれぞれ相当する。
Ｍ１配線層の上層のＭ２配線層には、Ｘ方向に延びる配線７１～７３が形成されている。配線７１は、コンタクト８１を介して配線４１と接続されており、コンタクト８２を介して配線５４と接続されている。配線７２は、コンタクト８１を介して配線４３と接続されており、コンタクト８２を介して配線５５と接続されている。配線７３は、コンタクト８１を介して配線４２，４４と接続されており、コンタクト８２を介して配線５３と接続されている。
すなわち、出力トランジスタＰ１は、ソース３１が、コンタクト６１、配線４１、コンタクト８１、配線７１、コンタクト８２および配線５４を介して、電源電圧ＶＤＤＩＯの供給を受け、ドレイン３２が、コンタクト６１、配線４２、コンタクト８１、配線７３、コンタクト８２および配線５３を介して、出力ＯＵＴと接続される。トランジスタＮ１は、ソース３４が、コンタクト６１、配線４３、コンタクト８１、配線７２、コンタクト８２および配線５５を介して、電源電圧ＶＳＳの供給を受け、ドレイン３５が、コンタクト６１、配線４４、コンタクト８１、配線７３、コンタクト８２および配線５３を介して、出力ＯＵＴと接続される。
図５は容量部の平面図を示し、図６は容量部の断面図を示す。具体的に、図６は図５のＹ－Ｙ’の断面図を示す。容量部１３では、容量トランジスタＮ２がＹ方向に隣接して配置されている。また、Ｙ方向に隣接して配置された容量トランジスタＮ２同士は、互いのゲート配線間に形成された拡散領域を共有している。
図５に示すように、Ｐウェル領域２２には、Ｘ方向に延びており、Ｎ型半導体を含む拡散領域３７，３８が形成されている。拡散領域３７，３８の間のチャネル領域上に、図略のゲート酸化膜を介して、Ｘ方向に延びるゲート配線３９が形成されている。ゲート配線３９の図面下側に設けられた拡散領域３７が容量トランジスタＮ２のソースおよびドレインのいずれか一方となり、ゲート配線３９の図面上側に設けられた拡散領域３８が容量トランジスタＮ２のソースおよびドレインのいずれか他方となり、ゲート配線３９が容量トランジスタＮ２のゲートとなる。なお、以下の説明において、便宜上、拡散領域３７を容量トランジスタＮ２のソース３７といい、拡散領域３８をトランジスタＮ２のドレイン３８という。
Ｍ１配線層には、Ｘ方向に延びる配線４５，４６が形成されている。配線４５は、コンタクト６３を介して、ソース３７と接続されている。配線４６は、コンタクト６４を介して、ドレイン３８と接続されている。配線５４は、コンタクト６５を介して、ゲート配線３９と接続されている。
Ｍ２配線層には、Ｘ方向に延びる配線７４～７６が形成されている。配線７４は、コンタクト８３を介して配線４５と接続されており、コンタクト８４を介して配線５５と接続されている。配線７５は、コンタクト８４を介して配線５４と接続されている。配線７６は、コンタクト８３を介して配線４６と接続されており、コンタクト８４を介して配線５５と接続されている。
すなわち、容量トランジスタＮ２は、ソース３７が、コンタクト６３、配線４５、コンタクト８３、配線７４、コンタクト８４および配線５５を介して電源電圧ＶＳＳの供給を受け、ドレイン３８が、コンタクト６４、配線４６、コンタクト８３、配線７６、コンタクト８４および配線５５を介して、電源電圧ＶＳＳの供給を受け、ゲート配線３９が、コンタクト６５および配線５４を介して、電源電圧ＶＤＤＩＯの供給を受ける。これにより、ソース３７およびドレイン３８の間にチャネル領域が発生し、ゲート酸化膜を介して、電源電圧ＶＤＤＩＯ，ＶＳＳの間に容量が発生する。
また、図６に示すように、ゲート配線３９とコンタクト６３，６４との間に、それぞれ、オーバーラップ・フリンジ容量が発生する。
また、配線７５と配線７４，７６との間に、それぞれ、配線間容量が発生する。
そして、容量トランジスタＮ２のゲート配線３９のＹ方向の長さＬｇｃは、出力トランジスタＰ１，Ｎ１のゲート配線３３，３６のＹ方向の長さＬｇｄよりも短く形成されている。すなわち、容量トランジスタＮ２のゲート長Ｌｇｃは、出力トランジスタＰ１，Ｎ１のゲート長Ｌｇｄよりも短い。
図７は本実施形態に係る容量部と従来の容量部との容量値を比較したグラフである。図７では、実線が本実施形態に係る容量部１３の容量値であり、破線が従来の容量部の容量値である。図７に示すように、低電圧動作時（例えば、０．６Ｖ付近）において、本実施形態に係る容量部は、従来の容量部よりも、容量値（Ｃ）が高い。
出力トランジスタＰ１，Ｎ１では、ソースおよびドレイン間に高電圧が印加されることによるリーク電流の増大の抑制や、ホットキャリア劣化の抑制などのために、ゲート長Ｌｇｄが一定以上の長さとする必要がある。これに対して、容量トランジスタＮ２は、ソースおよびドレインに供給される電圧が同一電位であるため、ゲート長Ｌｇｃをゲート長Ｌｇｄよりも小さくしてもよい。
容量トランジスタＮ２は、ゲート配線３９に印加される電源電圧ＶＤＤＩＯがトランジスタの閾値電圧を超えると、ゲート配線３９の下に形成されるチャネルにより容量値（図７のゲート容量に相当）が大きくなる。従来の容量部では、単位面積あたりの容量値を大きくするために、容量トランジスタＮ２のゲート長Ｌｇｃをできるだけ大きくして単位面積あたりのゲート面積を大きくすることが行われる。しかし、電源電圧ＶＤＤＩＯが低い場合（例えば、電源電圧ＶＤＤＩＯが０．６Ｖ以下の場合）、ゲート配線３９の下に形成されるチャネルが不十分で十分な容量値を得られない。
そこで、本実施形態では、容量トランジスタＮ２のゲート長Ｌｇｃを、出力トランジスタＰ１，Ｎ１のゲート長Ｌｇｄよりも小さくしている。すなわち、単位面積あたりのゲート面積が小さくなるため、容量トランジスタＮ２の閾値電圧が下がる。これにより、低電圧においてもゲート配線の下にチャネルが形成され、低電圧においてより大きな容量値が得られる。
特に、電源電圧ＶＤＤＩＯがより低い場合、電源電圧変動による誤動作等の問題が発生しやすい。このため、本実施形態に係る容量トランジスタＮ２（容量部１３）は、低電圧領域においてより大きな容量値を得られることから、低電圧での電源電圧変動抑制に効果的である。
さらに、Ｍ１配線層において、容量トランジスタＮ２のソース３７およびドレイン３８の上部に配線４５，４６がそれぞれ設けられている。Ｍ２配線層において、容量トランジスタＮ２のソース３７、ドレイン３８およびゲート配線３９の上部に配線７４～７６が設けられている。これにより、容量トランジスタＮ２のソース３７、ドレイン３８およびゲート配線３９の上部に、配線間容量（図７における配線間容量に相当）を構成することができる。
ここで、容量トランジスタＮ２のゲート長Ｌｇｃを小さくすることによって単位面積あたりに敷設される配線数が多くなり、配線間距離を一定とした場合、単位面積あたりの配線間容量が大きくなる。これにより、ゲート容量に配線間容量を加えた総容量に関しても、広い電圧範囲において、容量トランジスタＮ２のゲート長Ｌｇｃを小さくした方がより大きな容量値が得られる。したがって、電源電圧変動抑制により効果的である。
以上の構成により、ＩＯ領域３は、内部回路が形成されたコア領域２と半導体集積回路装置１の一辺との間に配置される。ＩＯ領域３は、複数のＩＯセル１０を含む。ＩＯセル１０は、ソース３１が電源ＶＤＤＩＯの供給を受ける外部接続パッドＰＤ１に接続され、ドレイン３２が出力ＯＵＴにそれぞれ接続された、出力トランジスタＰ１と、ソース３４が電源ＶＳＳの供給を受ける外部接続パッドＰＤ２に接続され、ドレイン３５が出力ＯＵＴにそれぞれ接続された、出力トランジスタＮ１とを備える。外部接続パッドＰＤ１，ＰＤ２の間に、容量トランジスタＮ２が設けられている。容量部１３（容量トランジスタＮ２）は、平面視で、第１出力部１１（出力トランジスタＰ１）および第２出力部１２（出力トランジスタＮ１）と半導体集積回路装置１の一辺との間に配置されている。容量トランジスタＮ２のゲート長Ｌｇｃは、出力トランジスタＰ１，Ｎ１のゲート長Ｌｇｄよりも小さい。このため、容量トランジスタＮ２の閾値電圧は、出力トランジスタＰ１，Ｎ１の閾値電圧よりも低くなる。これにより、容量トランジスタは、低電圧においてもゲート配線の下にチャネルが形成され、低電圧においてより大きな容量値が得られる。したがって、半導体集積回路装置が低電圧で動作するとき、電源間容量の容量値の低下を抑止することができる。
また、容量トランジスタＮ２のソース３７およびドレイン３８は、Ｘ方向に延びている。容量トランジスタＮ２のソース３７およびドレイン３８の上層において、Ｘ方向に延びており、ソース３７と平面視で重なる配線４５と、Ｘ方向に延びており、ドレイン３８と平面視で重なる配線４６とが形成されている。配線４５，４６は、コンタクト６３，６４を介して、ソース３７およびドレイン３８とそれぞれ接続されている。これにより、ゲート配線３９とコンタクト７１，７２との間に、それぞれ、オーバーラップ・フリンジ容量が発生する。したがって、電源間容量の容量値を増加させることができる。
また、Ｍ２配線層において、容量トランジスタＮ２のソース３７、ドレイン３８およびゲート配線３９の上部に配線７４～７６が設けられている。これにより、容量トランジスタＮ２のソース３７、ドレイン３８およびゲート配線３９の上部に、配線間容量を構成することができる。したがって、電源間容量の容量値を増加させることができる。
（容量部の変形例）
図８は実施形態の変形例に係る容量部の平面図を示す。具体的に、図８（ａ）は拡散層～Ｍ２配線層の容量部のレイアウト構造を示し、図８（ｂ）はＭ２配線層～Ｍ３配線層の容量部のレイアウト構造を示す。
図８では、図５と比較すると、Ｍ２配線層の上層のＭ３配線層に、Ｍ２配線層に形成された配線を接続する配線９１，９２が形成されている。
具体的に、Ｍ３配線層には、Ｙ方向に延びる配線９１，９２が形成されている。配線９１は、コンタクト１０１を介して、複数の配線７４および複数の配線７６と接続されている。配線９２は、コンタクト１０２を介して、複数の配線７５と接続されている。
Ｍ３配線層にＹ方向に延びる配線９１，９２を形成することにより、配線間容量をさらに増加させることができる。
なお、Ｍ３配線層にＸ方向に延びる配線を形成してもよい。この場合、Ｍ３配線層の配線は、コンタクトを介して、配線７４～７６のうちのいずれか１つの配線と接続されるように形成される。
また、配線９１，９２は、Ｍ３配線層よりも上層に形成されていてもよい。
（半導体集積回路装置の他のレイアウト構造その１）
図９は半導体集積回路装置の他のレイアウト構造を示す平面図である。図９では、図３と比較すると、ＩＯ領域３に、Ｙ方向に隣接して配置されたＩＯセル１０を含むＩＯセル列５ａが配置されている。ＩＯセル列５ａには、ＩＯセル１０同士の間に、Ｘ方向に延びるように形成された容量部１４が配置されている。なお、図示を省略するが、容量部１４には、複数の容量トランジスタＮ２が配置されている。
図９に示すように、各ＩＯセル１０は、図面右端に容量部１３が形成されている。
図９では、容量量１４は、第２出力部１２同士の間、第１出力部１１同士の間および容量部１３同士の間の領域に、配置されている。ここで、ＩＯセル１０同士の間の領域には、第１出力部１１、第２出力部１２に共通して接続される配線が一般的に設けられる。このため、ＩＯセル１０同士の間の領域において、第１出力部１１同士および第２出力部１２同士の間の領域では、配線間容量を設けることが難しい。したがって、ＩＯセル１０同士の間の領域において、容量部１３同士の間の領域に、容量部１４を設けることによって、配線間容量が設けやすくなる。
なお、ＩＯセル１０同士の間に、容量部１４を形成しなくてもよいし、ＩＯセル１０に容量部１３を形成しなくてもよい。
（半導体集積回路装置の他のレイアウト構造その２）
図１０は半導体集積回路装置の他のレイアウト構造を示す平面図である。図１０（ａ）～（ｃ）では、ＩＯ領域３には、Ｙ方向に並んで配置されたＩＯセルを含むＩＯセル列が、Ｘ方向に２列配置されている。また、Ｙ方向に隣接して配置されたＩＯセル同士の間に容量部１４が形成されており、ＩＯセル列同士の間に容量部１５が形成されている。なお、図示を省略するが、容量部１５には、複数の容量トランジスタＮ２が配置されている。また、ＩＯセル列５ｂには、ＩＯセル１０をＸ方向に反転して配置したＩＯセル１０ａがＹ方向に並んで配置されている。
図１０（ａ）では、図面左側（コア領域２側）および図面右側（Ｘ方向における半導体集積回路装置１の一辺側）には、それぞれ、ＩＯセル１０を含むＩＯセル列５ａが配置されている。
図１０（ｂ）では、図面左側には、ＩＯセル１０ａを含むＩＯセル列５ｂが配置されており、図面右側には、ＩＯセル１０を含むＩＯセル列５ａが配置されている。
図１０（ｃ）では、図面左側には、ＩＯセル１０を含むＩＯセル列５ａが配置されており、図面右側には、ＩＯセル１０ａを含むＩＯセル列５ｂが配置されている。この配置では、ＩＯセル１０，１０ａの容量部１３および容量部１４，１５が近接して設けられるため、電源電圧抑制効果が大きくなる。
なお、図１０（ａ）～（ｃ）では、ＩＯ領域３に、Ｘ方向に並んだ２列のセル列が配置されているが、ＩＯ領域３に、Ｘ方向に並んだ２列以上のセル列を配置してもよい。
なお、上述した実施形態および変形例では、ＩＯセル列５は、半導体集積回路装置１の周辺部を囲むように設けられているものとしたが、これに限られるものではなく、例えば、半導体集積回路装置１の周辺部の一部に設けられていてもよい。また、本実施形態の構成は、ＩＯセル列５の全体にわたって適用されている必要はなく、その一部の範囲において適用されていればよい。
また、上述した実施形態および変形例では、出力トランジスタＰ１，Ｎ１のゲート配線３３，３６のＹ方向における長さＬｇｄ（ゲート長Ｌｇｄ）は同一であるが、これに限らない。少なくとも、容量トランジスタＮ２のゲート配線３９のＹ方向の長さＬｇｃ（ゲート長Ｌｇｃ）が、ゲート配線３３，３６のＹ方向におけるいずれの長さよりも短ければよい。
また、上述した実施形態および変形例では、容量トランジスタＮ２のソース３７およびドレイン３８等の延びる方向（第２方向に相当）と、半導体集積回路装置１の一辺に沿う方向（第３方向に相当）とが一致しており、容量トランジスタＮ２のソース３７およびドレイン３８等の延びる方向と垂直をなす方向（第１方向に相当）と、半導体集積回路装置１の一辺に沿う方向と垂直をなす方向（第４方向に相当）とが一致しているものとして説明しているが、これに限られない。例えば、平面視において、トランジスタの向きが９０度回転した場合、第１方向と第３方向とが一致し、第２方向と第４方向とが一致することとなる。
本開示によると、ＩＯセルが配置された半導体集積回路装置について、半導体集積回路装置が低電圧で動作するとき、電源間容量の容量値の低下を抑止することができる。
１ 半導体集積回路装置
２ コア領域
３ ＩＯ領域
５，５ａ，５ｂ ＩＯセル列
１０，１０ａ ＩＯセル
１１ 第１出力部
１２ 第２出力部
１３～１５ 容量部
３１，３４，３７ 拡散領域（ソース）
３２，３５，３８ 拡散領域（ドレイン）
３３，３６，３９ ゲート配線
４１～４６，５１～５５，７１～７６，９１，９２ 配線
６１～６５，８１～８４，１０１，１０２ コンタクト
Ｎ１，Ｐ１ 出力トランジスタ
Ｎ２ 容量トランジスタ
ＰＤ１～ＰＤ３ 外部接続パッド

Claims (16)

  1. 半導体集積回路装置であって、
    内部回路が形成されたコア領域と、前記コア領域と当該半導体集積回路装置の一辺との間にあるＩＯ領域とを含み、
    前記ＩＯ領域は、複数のＩＯセルを含み、
    前記ＩＯセルは、
    一端が第１電源電圧の供給を受ける第１外部接続パッドに接続され、他端が出力ノードに接続された、第１導電型の第１出力トランジスタと、
    一端が前記第１電源電圧と異なる第２電源電圧の供給を受ける第２外部接続パッドに接続され、他端が前記出力ノードに接続された、第２導電型の第２出力トランジスタと
    を備え、
    前記第１および第２外部接続パッドの間に、容量トランジスタが設けられており、
    前記容量トランジスタは、平面視で、前記第１および第２出力トランジスタと当該半導体集積回路装置の前記一辺との間に配置されており、
    前記容量トランジスタのゲート長は、前記第１および第２出力トランジスタのゲート長よりも小さい
    ことを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置において、
    前記容量トランジスタのソースおよびドレインは、第１方向に延びており、
    前記容量トランジスタのソースおよびドレインの上層において、
    前記第１方向に延びており、前記容量トランジスタのソースと平面視で重なる第１配線と、
    前記第１方向に延びており、前記容量トランジスタのドレインと平面視で重なる第２配線とが形成されており、
    前記第１および第２配線は、第１および第２コンタクトを介して、前記容量トランジスタのソースおよびドレインとそれぞれ接続されている
    ことを特徴とする半導体集積回路装置。
  3. 請求項２記載の半導体集積回路装置において、
    前記容量トランジスタのゲートは、前記第１方向に延びており、
    前記第１および第２配線の上層において、
    前記第１方向に延びており、前記第１配線と平面視で重なっており、かつ、前記第１配線と接続された第３配線と、
    前記第１方向に延びており、前記第２配線と平面視で重なっており、かつ、前記第２配線と接続された第４配線と、
    前記第１方向に延びており、前記容量トランジスタのゲートと平面視で重なっており、かつ、前記容量トランジスタのゲートと接続された第５配線とが形成されている
    ことを特徴とする半導体集積回路装置。
  4. 請求項３記載の半導体集積回路装置において、
    前記第３～第５配線の上層において、
    前記第１方向と垂直をなす第２方向に延びており、前記第３および第４配線と接続された第６配線と、
    前記第２方向に延びており、前記第５配線と接続された第７配線とが形成されている
    ことを特徴とする半導体集積回路装置。
  5. 請求項１記載の半導体集積回路装置において、
    前記第１および第２出力トランジスタ、ならびに、前記容量トランジスタは、平面視で、当該半導体集積回路装置の前記一辺に沿う方向である第３方向と垂直をなす第４方向に並んで配置されていることを特徴とする半導体集積回路装置。
  6. 請求項５記載の半導体集積回路装置において、
    前記第２出力トランジスタは、平面視で、前記第４方向において、前記第１出力トランジスタの、前記コア領域の側に配置されており、
    前記容量トランジスタは、平面視で、前記第４方向において、前記第１出力トランジスタの、当該半導体集積回路装置の前記一辺の側に配置されていることを特徴とする半導体集積回路装置。
  7. 請求項１記載の半導体集積回路装置において、
    前記第１電源電圧は、前記第２電源電圧よりも高い電圧であり、
    前記第１出力トランジスタは、Ｐ型のトランジスタであり、
    前記第２出力トランジスタは、Ｎ型のトランジスタであることを特徴とする半導体集積回路装置。
  8. 請求項１記載の半導体集積回路装置において、
    前記容量トランジスタは、ゲートが前記第１外部接続パッドに接続され、ソースおよびドレインが前記第２外部接続パッドにそれぞれ接続された、Ｎ型のトランジスタであることを特徴とする半導体集積回路装置。
  9. 半導体集積回路装置であって、
    内部回路が形成されたコア領域と、前記コア領域と当該半導体集積回路装置の一辺との間にあるＩＯ領域とを含み、
    前記ＩＯ領域は、第１および第２のＩＯセルを含み、
    前記第１のＩＯセルは、
    一端が第１電源電圧の供給を受ける第１外部接続パッドに接続され、他端が第１出力ノードに接続された、第１導電型の第１出力トランジスタと、
    一端が前記第１電源電圧と異なる第２電源電圧の供給を受ける第２外部接続パッドに接続され、他端が前記第１出力ノードに接続された、第２導電型の第２出力トランジスタと
    を備え、
    前記第１および第２外部接続パッドの間に、第１容量トランジスタが設けられており、
    前記第１容量トランジスタは、平面視で、前記第１および第２のＩＯセルの間に配置されており、
    前記第１容量トランジスタのゲート長は、前記第１および第２出力トランジスタのゲート長よりも小さい
    ことを特徴とする半導体集積回路装置。
  10. 請求項９記載の半導体集積回路装置において、
    前記第１および第２のＩＯセルは、平面視で、当該半導体集積回路装置の前記一辺に沿う方向である第３方向に隣接して配置されていることを特徴とする半導体集積回路装置。
  11. 請求項１０記載の半導体集積回路装置において、
    前記第１のＩＯセルは、
    前記第１および第２外部接続パッドの間に、設けられた第２容量トランジスタ
    をさらに備え、
    前記第２のＩＯセルは、
    一端が前記第１外部接続パッドに接続され、他端が第２出力ノードに接続された、前記第１導電型の第３出力トランジスタと、
    一端が前記第２外部接続パッドに接続され、他端が前記第２出力ノードに接続された、前記第２導電型の第４出力トランジスタと
    前記第１および第２外部接続パッドの間に、設けられた第３容量トランジスタと
    をさらに備え、
    前記第２および第３容量トランジスタは、平面視で、前記第３方向と垂直をなす第４方向において、前記第１および第２のＩＯセルの、当該半導体集積回路装置の前記一辺の側の端にそれぞれ配置されている
    ことを特徴とする半導体集積回路装置。
  12. 請求項９記載の半導体集積回路装置において、
    前記第１および第２のＩＯセルは、平面視で、当該半導体集積回路装置の前記一辺に沿う方向である第３方向と垂直をなす第４方向に隣接して配置されていることを特徴とする半導体集積回路装置。
  13. 請求項１２記載の半導体集積回路装置において、
    前記第１のＩＯセルは、
    前記第１および第２外部接続パッドの間に、設けられた第２容量トランジスタをさらに備え、
    前記第２のＩＯセルは、
    一端が前記第１外部接続パッドに接続され、他端が第２出力ノードに接続された、前記第１導電型の第３出力トランジスタと、
    一端が前記第２外部接続パッドに接続され、他端が前記第２出力ノードに接続された、前記第２導電型の第４出力トランジスタと
    前記第１および第２外部接続パッドの間に、設けられた第３容量トランジスタと
    をさらに備える
    ことを特徴とする半導体集積回路装置。
  14. 請求項１３記載の半導体集積回路装置において、
    前記第２および第３容量トランジスタは、平面視で、前記第４方向において、前記第１および第２のＩＯセルの、当該半導体集積回路装置の前記一辺の側の端にそれぞれ配置されていることを特徴とする半導体集積回路装置。
  15. 請求項１３記載の半導体集積回路装置において、
    前記第２容量トランジスタは、平面視で、前記第４方向において、前記第１のＩＯセルの、前記コア領域の側の端に配置されており、
    前記第３容量トランジスタは、平面視で、前記第４方向において、前記第２のＩＯセルの、当該半導体集積回路装置の前記一辺の側の端に配置されている
    ことを特徴とする半導体集積回路装置。
  16. 請求項１３記載の半導体集積回路装置において、
    前記第２容量トランジスタは、平面視で、前記第４方向において、前記第１のＩＯセルの、当該半導体集積回路装置の前記一辺の側の端に配置されており、
    前記第３容量トランジスタは、平面視で、前記第４方向において、前記第２のＩＯセルの、前記コア領域の側の端に配置されている
    ことを特徴とする半導体集積回路装置。
JP2021554531A 2019-11-08 2019-11-08 半導体集積回路装置 Active JP7415183B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/043824 WO2021090471A1 (ja) 2019-11-08 2019-11-08 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPWO2021090471A1 JPWO2021090471A1 (ja) 2021-05-14
JP7415183B2 true JP7415183B2 (ja) 2024-01-17

Family

ID=75849711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021554531A Active JP7415183B2 (ja) 2019-11-08 2019-11-08 半導体集積回路装置

Country Status (3)

Country Link
US (1) US20220254811A1 (ja)
JP (1) JP7415183B2 (ja)
WO (1) WO2021090471A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217526B2 (en) * 2019-02-28 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with source resistor and manufacturing method thereof
US20230207553A1 (en) * 2021-12-27 2023-06-29 International Business Machines Corporation Backside power rails and power distribution network for density scaling
WO2024029040A1 (ja) * 2022-08-04 2024-02-08 株式会社ソシオネクスト 半導体集積回路装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195254A (ja) 1999-01-04 2000-07-14 Mitsubishi Electric Corp 半導体装置
JP2001284537A (ja) 2000-04-03 2001-10-12 Nec Corp 半導体装置およびその製造方法
JP2005302832A (ja) 2004-04-07 2005-10-27 Sanyo Electric Co Ltd 半導体集積回路
JP2007273846A (ja) 2006-03-31 2007-10-18 Fujitsu Ltd デカップリングコンデンサ及び半導体集積回路装置
JP2007299860A (ja) 2006-04-28 2007-11-15 Nec Electronics Corp 半導体装置
JP2008147338A (ja) 2006-12-08 2008-06-26 Nec Electronics Corp 半導体集積回路装置
JP2008166495A (ja) 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2009135282A (ja) 2007-11-30 2009-06-18 Nec Electronics Corp 半導体集積回路
US20100315748A1 (en) 2009-06-10 2010-12-16 Hong Kong Applied Science & Technology Research Institute Company Limited ESD Protection using a Capacitivly-Coupled Clamp for Protecting Low-Voltage Core Transistors from High-Voltage Outputs
JP5190670B2 (ja) 2008-03-06 2013-04-24 三浦工業株式会社 冷却機の殺菌方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190670A (ja) * 1992-01-16 1993-07-30 Toshiba Corp 半導体集積回路装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195254A (ja) 1999-01-04 2000-07-14 Mitsubishi Electric Corp 半導体装置
JP2001284537A (ja) 2000-04-03 2001-10-12 Nec Corp 半導体装置およびその製造方法
JP2005302832A (ja) 2004-04-07 2005-10-27 Sanyo Electric Co Ltd 半導体集積回路
JP2007273846A (ja) 2006-03-31 2007-10-18 Fujitsu Ltd デカップリングコンデンサ及び半導体集積回路装置
JP2007299860A (ja) 2006-04-28 2007-11-15 Nec Electronics Corp 半導体装置
JP2008147338A (ja) 2006-12-08 2008-06-26 Nec Electronics Corp 半導体集積回路装置
JP2008166495A (ja) 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2009135282A (ja) 2007-11-30 2009-06-18 Nec Electronics Corp 半導体集積回路
JP5190670B2 (ja) 2008-03-06 2013-04-24 三浦工業株式会社 冷却機の殺菌方法
US20100315748A1 (en) 2009-06-10 2010-12-16 Hong Kong Applied Science & Technology Research Institute Company Limited ESD Protection using a Capacitivly-Coupled Clamp for Protecting Low-Voltage Core Transistors from High-Voltage Outputs

Also Published As

Publication number Publication date
WO2021090471A1 (ja) 2021-05-14
JPWO2021090471A1 (ja) 2021-05-14
US20220254811A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
US10692856B2 (en) Semiconductor integrated circuit device
US7508696B2 (en) Decoupling capacitor for semiconductor integrated circuit device
JP7415183B2 (ja) 半導体集積回路装置
JP4841204B2 (ja) 半導体装置
JP6326553B2 (ja) 半導体装置
US20100109063A1 (en) Semiconductor device having MOS gate capacitor
US10453840B2 (en) Semiconductor integrated circuit
JP2008172121A (ja) 半導体集積回路装置
US9941270B2 (en) Semiconductor device and design method of same
JP5896682B2 (ja) 半導体集積回路装置
US6399991B1 (en) Semiconductor integrated circuit
US11063035B2 (en) Semiconductor integrated circuit device
CN114600242A (zh) 半导体集成电路装置
KR101279186B1 (ko) 반도체 장치
JP6118923B2 (ja) 半導体集積回路装置
WO2024029040A1 (ja) 半導体集積回路装置
WO2024047820A1 (ja) 半導体集積回路装置
JP6480057B2 (ja) 半導体装置
JP3535744B2 (ja) 半導体集積回路
CN117916874A (zh) 半导体集成电路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231211

R150 Certificate of patent or registration of utility model

Ref document number: 7415183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150