JPH04332151A - 半導体集積回路のレイアウト法 - Google Patents
半導体集積回路のレイアウト法Info
- Publication number
- JPH04332151A JPH04332151A JP10119091A JP10119091A JPH04332151A JP H04332151 A JPH04332151 A JP H04332151A JP 10119091 A JP10119091 A JP 10119091A JP 10119091 A JP10119091 A JP 10119091A JP H04332151 A JPH04332151 A JP H04332151A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- input
- output buffer
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特にチップ上におけるパッドのレイアウト法に関する。
特にチップ上におけるパッドのレイアウト法に関する。
【０００２】
【従来の技術】従来の半導体集積回路におけるパッドと
入出力バッファ回路の配置は、図２に示すように、半導
体集積回路チップ１１の外側周辺近傍にパッド１２を配
置し、このパッド１２に隣接し且つ内部論理回路１４と
の間の位置に入出力バッファ回路１３を配置してなって
いる。
入出力バッファ回路の配置は、図２に示すように、半導
体集積回路チップ１１の外側周辺近傍にパッド１２を配
置し、このパッド１２に隣接し且つ内部論理回路１４と
の間の位置に入出力バッファ回路１３を配置してなって
いる。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
集積回路におけるパッドと入出力バッファ回路の配置で
は、パッドと入出力バッファ回路が基板上で互いに重な
らないように配置されているため、多くのレイアウト面
積を必要としている。昨今、半導体集積回路は多ピン化
の方向にあり、この従来の配置ではパッドと入出力バッ
ファ回路のレイアウト面積が増大して、製造歩留りの低
下や製造価格が上昇するという問題点がある。
集積回路におけるパッドと入出力バッファ回路の配置で
は、パッドと入出力バッファ回路が基板上で互いに重な
らないように配置されているため、多くのレイアウト面
積を必要としている。昨今、半導体集積回路は多ピン化
の方向にあり、この従来の配置ではパッドと入出力バッ
ファ回路のレイアウト面積が増大して、製造歩留りの低
下や製造価格が上昇するという問題点がある。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
のレイアウト法は、外部回路と電気的に接続するために
用いるパッドと入出力バッファ回路とを有する半導体集
積回路チップにおいて、前記入出力バッファ回路の上面
に前記パッドを重ねて配置したものである。
のレイアウト法は、外部回路と電気的に接続するために
用いるパッドと入出力バッファ回路とを有する半導体集
積回路チップにおいて、前記入出力バッファ回路の上面
に前記パッドを重ねて配置したものである。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示す半導体集積
回路チップの平面図である。
回路チップの平面図である。
【０００７】本実施例は、半導体集積回路チップ１の外
側周辺近傍に外部回路と電気的に接続するために用いる
パッド２及び入出力バッファ回路３を重ねて配置し、半
導体集積回路チップ１の内側には要求機能を構成するた
めの内部論理回路４を配置してなっている。
側周辺近傍に外部回路と電気的に接続するために用いる
パッド２及び入出力バッファ回路３を重ねて配置し、半
導体集積回路チップ１の内側には要求機能を構成するた
めの内部論理回路４を配置してなっている。
【０００８】パッド２と入出力バッファ回路３の配置は
、基板上にまず入出力バッファ回路３を配置し、つぎに
この入出力バッファ回路３の上に重ねてパッド２を配置
する。こうすることにより、パッド２と入出力バッファ
回路３のレイアウト面積を小さく抑えることができる。
、基板上にまず入出力バッファ回路３を配置し、つぎに
この入出力バッファ回路３の上に重ねてパッド２を配置
する。こうすることにより、パッド２と入出力バッファ
回路３のレイアウト面積を小さく抑えることができる。
【０００９】
【発明の効果】以上説明したように本発明は、半導体集
積回路においてパッドと入出力バッファ回路を基板上で
重なるように配置しているので、半導体集積回路の面積
を小さくすることができ、製造歩留りの向上や製造価格
が低下するという効果を有する。
積回路においてパッドと入出力バッファ回路を基板上で
重なるように配置しているので、半導体集積回路の面積
を小さくすることができ、製造歩留りの向上や製造価格
が低下するという効果を有する。
【図１】本発明の一実施例の半導体集積回路チップの平
面図である。
面図である。
【図２】従来技術の半導体集積回路チップの平面図であ
る。
る。
１，１１ 半導体集積回路チップ２，１２
パッド ３，１３ 入出力バッファ回路 ４，１４ 内部論理回路
パッド ３，１３ 入出力バッファ回路 ４，１４ 内部論理回路
Claims (1)
- 【請求項１】 外部回路と電気的に接続するために用
いるパッドと入出力バッファ回路とを有する半導体集積
回路チップにおいて、前記入出力バッファ回路の上面に
前記パッドを重ねて配置したことを特徴とする半導体集
積回路のレイアウト法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119091A JPH04332151A (ja) | 1991-05-07 | 1991-05-07 | 半導体集積回路のレイアウト法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10119091A JPH04332151A (ja) | 1991-05-07 | 1991-05-07 | 半導体集積回路のレイアウト法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04332151A true JPH04332151A (ja) | 1992-11-19 |
Family
ID=14294044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10119091A Pending JPH04332151A (ja) | 1991-05-07 | 1991-05-07 | 半導体集積回路のレイアウト法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04332151A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089771A (ja) * | 2011-10-18 | 2013-05-13 | Renesas Electronics Corp | 半導体集積回路装置 |
| JP2016066823A (ja) * | 2016-01-26 | 2016-04-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
1991
- 1991-05-07 JP JP10119091A patent/JPH04332151A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089771A (ja) * | 2011-10-18 | 2013-05-13 | Renesas Electronics Corp | 半導体集積回路装置 |
| JP2016066823A (ja) * | 2016-01-26 | 2016-04-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0927512A (ja) | 半導体装置 | |
| JPH04332151A (ja) | 半導体集積回路のレイアウト法 | |
| JPH02284448A (ja) | 半導体装置 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH02267947A (ja) | 半導体装置 | |
| JPS59139660A (ja) | 半導体装置 | |
| JP2002270779A (ja) | 半導体装置 | |
| JPH0476927A (ja) | 半導体集積回路 | |
| JPH06232328A (ja) | Ｌｏｃ型半導体装置 | |
| JPS60101938A (ja) | 半導体装置 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JPH08264673A (ja) | 集積回路装置 | |
| JP2004103751A (ja) | 半導体装置 | |
| JPS5898938A (ja) | 半導体集積回路 | |
| JPH02142151A (ja) | 集積回路装置 | |
| JPH0369151A (ja) | Ｍｏｓ型半導体集積回路装置 | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPH0393252A (ja) | 半導体入出力回路の接続装置 | |
| JPS59167036A (ja) | 半導体集積回路 | |
| JPH098227A (ja) | 半導体集積回路装置 | |
| JPH04348048A (ja) | 半導体装置 | |
| JPS63186438A (ja) | 集積回路装置 | |
| JPS6320440U (ja) | ||
| JPS60119724A (ja) | 半導体装置の製造方法 |