JPH0393252A - 半導体入出力回路の接続装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はゲートアレイ等に用いられている、ＬＳＩの
入出力セルの電極パッドを改良して、設計の自由度を向
上させた、半導体入出力回路の接続装置に関する。

（従来の技術） 半導体入出力回路の接続装置として、例えば第４図に示
すようなゲートアレイＩＣに用いられるものがある。

ゲートアレイＩＣについて述べると、半導体基板ｌの中
心郁には、単純なゲートＩＣである基本セル２を、アレ
イ状に規則正しく並べてロジック部を形成しておき、半
導体基板１の周辺部には、入力保護素子及び出力トラン
ジスタを有する入出力セル３が形成されている。そして
実現すべき回路が決まると配線用マスクを作製し、トラ
ンジスタや抵抗間及び入出力セルを配線によって接続す
ることにより、所望のＩＣが完或する。

入出力セル３の具体的な例としては、第５図に示すよう
に、半導体基板１にＰ形出力トランジスタ領域５、Ｎ形
出力トランジスタ領域６、入力保護抵抗領域７、電極パ
ッド部８があり、電極？ッド部８に、外部接続用ボンデ
ィングワイヤ９が熱圧接されて、電気的に接続されるよ
うなものがある。そして実現すべき回路が決まれば、そ
れに従ってＰ形出力トランジスタ領域５の接続部Ｇ　ｔ
，　Ｓ　１，　Ｄ　ｓ及びＮ形出力トランジスタ領域６
の接続部Ｇ２。Ｓ　２．Ｄ　２と、入力保護抵抗領域７
及び電極パッド部８を適宜配線加工して、仕様に合った
入出力回路を形成する。

第６図は主に使われる３通りの出力回路の例を示し、第
６図（ａ）はＰ形出力トランジスタ１０及びＮ形出力ト
ランジスタ１１により、インバータを構威したもの、第
６図（ｂ）はＰ形出力トランジスタ１０により、オープ
ントレインを構戊したもの、第６図（Ｃ）はＮ形出力ト
ランジスタにより、オープントレインを構威したもので
あるｔ また第７図の（ａ）（ｂ）（ｃ）は、第６図の（ａ）（
ｂ）（ｃ）の回路を実現したもので、第７図（ａ）は各
出力トランジスタ１０．１１の接続部Ｇ■，　Ｇ　２を
内部ロジック部と接続し、接続？Ｄ■，Ｄ２を電極パッ
ド８と接続し、接続部Ｓｔ，Ｓ２を接地するが、これら
を金属配線層１２によって接続して、インバータを実現
したものである。第７図（ｂ）はＰ形出力トランジスタ
１０の各接続部を金属配線層１２により、接続部Ｇ１を
内部ロジック部と接続し、接続部Ｄ１を電極パッド８と
接続し、接続部Ｓ１を接地して、Ｐ形トランジスタトレ
インを実現したものである。第７図（Ｃ）はＮ形出力ト
ランジスタ１１の各接続部を金属配線層１２により、接
続部Ｇ２を内部ロジック部と接続し、接続部Ｄ２を電極
パッド８と接続し、接続部Ｓ２を接地して、Ｎ形トラン
ジスタトレインを実現したものである。このように各出
力の仕様毎に、金属配線層ｌ２のパターンを変えて各出
力セルを構戒している。

（発明が解決しようとする課題） ところでこのような従来の半導体入出力回路の構戒例に
あっては、入出力の仕様の変更が発生した場合には、上
記の金属配線層のパターンを変更しなければ修正できな
い構戊となっていたため、変更する度に配線用マスクか
ら作製し直し、配線を接続加工して修正することが必要
になるため、修正の費用及び日数がか＼って、ＩＣ開発
コストが増大し、納期が遅延する原因となるという問題
があった。また内部ロジック回路は同じで出力回路だけ
を変更し、ＩＣのバリエーションを加える場合でも、配
線用マスクから作戒するため、上記と同様な問題があっ
た。この発明は、このような従来の課題に着目してなさ
れたもので、配線パターンの変更を行うことなく、異な
った出力回路が実現できる、半導体入出力回路の接続装
置を提供することをその目的とする。

（課題を解決するための手段） 本発明は、上記の課題を解決するための手段として、そ
の構或を、半導体基板上に形成された入力回路素子もし
くは出力回路素子が該基板上に形成された電極パッドに
接続され、該電極パッドに該基板外との接続用ボンディ
ングワイヤが接合されている半導体入出力回路において
、前記素子の一つの端子と接続される第１の電極パッド
と、該第１の電極パッドに隣接して設けられ、第１の電
極パッドに接続された素子とは別の素子の一つの端子、
電源部、接続郁のいづれかと接続される第２の電極パッ
ドと、該第１及び第２の電極パッド上面に亘って形成さ
れたボンディング部とを有することとした。

（作用） 次に本発明の作用を説明する。半導体基板上に形成され
た入出力回路素子が該基板上に形成された電極パッドに
接続され、該電極パッドに基板外との接続用ポンディン
グワイヤが接合されている場合に、前記素子の一つの端
子と接続される第ｌの電極パッドと、該第１の電極パッ
ドに隣接して設けられ、第１の電極パッドに接続された
素子とは別の素子の一つの端子、電源部、接続部のいづ
れかと接続される第２の電極パッドとの上面に亘って形
成されることとなるので、異なった電極パッドに亘るよ
うに、ボンディングワイヤを接続することにより、異な
った回路が実現できる。

？実施例） 以下、この発明の実施例を図面に基づいて説明する。

第１図は本発明の一実施例の構威図で、第６図の出力回
路を、第７図（ａ），（ｂ）．（ｃ）のように、金属配
線層１２によって、その都度適合するよう接続したもの
を、本発明の装置によって実現したものである。第１図
（ａ）はＰ形出力トランジスタ２０およびＮ形出力トラ
ンジスタ２１により、インバータを構威したもの、第１
図（ｂ）はＰ形出力トランジスタ２０により、オープン
トレインを構威したもの、第１図（Ｃ）はＮ形出力トラ
ンジスタ２１により、オーブントレインを構威したもの
である。またＰ形出力トランジスタ２０は、接続部Ｇ■
，Ｓ．，Ｄ■があり、Ｎ形出力トランジスタ２ｌは、接
続部Ｇ２．　Ｓ　２ｔ　Ｄ　＊があることは従来例と同
様である。即ち半導体の出力回路素子であるＰ形出力ト
ランジスタ２０、Ｎ形出力トランジスタ２１が電極パッ
ト２３に接続され、電極パッド２３が外部接続用ボンデ
ィ？グワイヤ２４に接合されている半導体出力回路であ
るが、電極パッド２３が４つの小片３１，３２，３３，
３４に分割されており、ボンディングワイヤ２４は、４
つに分割された電極パッド２３のうちの、２つの上面に
亘って形戊されている。

電極パッド２３の小片３１，３２，３３．３４のうち、
３１．３２はＮ形出力トランジスタ２１のトレインＤ２
に、小片３３．３４はＰ形出カトランジスタ２０のトレ
インＤ１に、金属配線層２５によって接続されている。

また両者のトランジスタの接続点Ｇ■，　Ｇ　２は内部
ロジック郁と金属配線層２５によってｖｃ続し、接続点
Ｓ．．Ｓ２は接地されている。小片３１，３２，３３．
３４の間のスリット２６の幅は、ほぼ一定でＬｏｇ程度
であり、ボンデ・イングワイヤ２４はこのスリットを中
心に、電極パッド２３に熱圧着されているため、ボンデ
ィングワイヤが圧着された電極パッド小片の隣同士は、
電気的に接続されてた状態となる。

よって第１図（ａ）のようなインバータを構戊するには
、電極パッド小片３２．３３の２つのスリット部を中心
に、小片の上面に亘ってボンディングワイヤ２４を接合
する。そうすると電極バット小片３２．３３はボンデイ
ングワイヤ２４を介してｔ１ｃ続されるため、Ｐ形およ
びＮ形の出力トランジスタ２０．２１の各トレインＤ０
、Ｄ２が接続されることになり、インバータ出力回路が
実現できる。

第１図（ｂ）のように、Ｐ形トランジスタｌＯによって
オープントレインを構戒するには、電極パッド小片３３
．３４の２つのスリット部を中心に、小片の上面に亘っ
てボンディングワイヤ２４を接合する。そうすると電極
パッド小片３３．３４がボンディングワイヤ２４を介し
て接続されるため、Ｐ形出力トランジスタ２０のトレイ
ンＤエのみが外部接続されて、Ｐ形トランジスタオーブ
ントレインが実現できる。また第１図（Ｃ）に示すよう
に、Ｎ形出力トランジスタ１ｌによってオープントレイ
ンを構戒するには、電極パッド小片３１．３２の２つの
スリット部を中心に、小片の上面に亘ってボンディング
ワイヤ２４を接合する。そうすると電極パッド小片３３
．３４がボンディングワイヤ２４を介して接続されるた
め、Ｎ形出力トランジスタ２１のトレインＤ２のみが外
部接続されて、Ｎ形トランジスタオープントレインが実
現できる。

こうして実現しようとする回路が異なるときでも、異な
った位置の電極パッド２３に、ボンディングワイヤ２４
を接合することにより、金属配線層２５による配線パタ
ーンを変更することなく、種々の回路を実現できる。分
割された電極パッド小片３１，３２，３３．３４のサイ
ズは、１３０ｘ５０ＪＬｍ程度、スリット巾は１　０　
ｐ．ｍ程度、ボンディングワイヤ２４のネイルヘット部
２７の直径は、９０１Ｌｍ程度であり、ボンディングワ
イヤ２４を接続するワイヤボンダ設備の、位置精度が２
ｐ．ｍ程度であっても、充分実現可能である。

第２図は本発明の他の実施例で、入力保護回路に適用し
た場合である。第２図（ａ）に示すように、Ｐ形出力ト
ランジスタ４０，Ｎ形出力トランジスタ４１，保護抵抗
４２、電極パッド４３があり、電極パッド４３は、小片
５１，５２，５３．５４に分割されていて、金属配線層
４５により、これらが結ばれている。そして電極パッド
４３の小片５１，５２，５３，５４の内の２つに、外郭
接続用ボンディングワイヤ４４が接合されて、入力セル
が構威されている。そこで電極パッド小片５２．５３に
ボンディングワイヤ４４が接続されれば、第２図（ｂ）
のような通常使用される入力保護回路が構或でき、また
仕様変更等により、入力電位をＶＤ．）に固定する必要
があれば、ボンディングワイヤ４４を電極パッド小片５
１，５２間に接続して、第２図（Ｃ）に示すような回路
構或とし、入力電位なｖｓｓに固定する必要があれば、
ボンディングワイヤ４４を電極パッド小片５３．５４間
に接続して、第２図（ｄ）に示すような回路構戒とする
ことができる。

第３図は本発明のさらに他の実施例で、第２図における
入力保護抵抗を、出力保護素子として利用したものであ
る。第３図（ａ）に示すように、Ｐ形出力トランジスタ
６０，Ｎ形出力トランジスタ６１、保護抵抗６２、電極
パッド６３があり、電極パッド６３は、小片７１，７２
，７３．７４に分割されていて、金属配線層６５はより
、これらが結ばれている。そして電極パッド６３の小片
７１，７２，７３．７４の内の２つに、外部接続用ボン
ディングワイヤ６４が接合されて、出力セルが構威され
ている。そこで電極パッド小片７２．７３にボンディン
グヮイヤ６４が接続されれば、第３図（ｂ）のような保
護抵抗なしの出力回路を構戊でき、またボンディングヮ
イヤ６４を電極パッド小片７１．７２間に接続すれば、
第３図（Ｃ）に示すような保護抵抗を持った出力回路を
構威し、ボンディングヮイヤ６４を電極パッド小片７３
．７４間に接続すれば、第３図（ｄ）に示すようなイン
バータ回路とすることができる。

このようにゲートアレイＩＣの仕様変更等が発生しても
、金属配線層による配線パターンはそのままでよいので
、配線マスクを作製し直す必要もなく、最終工程である
ワイヤボンディングの接続位置を変更するだけで、仕様
変更や種々の用途への変更に容易に対応できる。

なお上記３つの実施例では、電極パッド小片が４つで、
その２つに亘ってボンディングワイヤを接続するものに
ついて述べたが、回路素子ノ一つの端子と接続される第
１の電極パッドと、該第１の電極パッドに隣接して設け
られ、第１の電極パッドに接続された素子とは別の素子
の一つの端子、電源部、接続部のいづれか少なくとも該
第１及び第２の電極パッドとの上面に亘ってボンディン
グ部が形成されていればよく他に小片が３つのものでも
適用でき、さらに回路が複雑で小片の数が５つまたはそ
れ以上のもので、３つまたはそれ以上の小片に亘って接
続するものでもよい。さらに半導体回路が電極パッドに
接続され、該電極パッドに外部接続用ボンディングワイ
ヤが接合されているものであれば、本発明の接続装置を
分圧抵抗のタップ出しの変更や、コンデンサの容量調整
にも応用することができる。

（発明の効果） 以上説明したように、この発明によれば、半導体基板上
に形成された入力回路素子もしくは出力回路素子が該基
板上に形成された電極パッドに接続され、該電極パッド
に基板外部との接続用ボンディングワイヤが接合されて
いる半導体入出力回路において、前記素子の一つの端子
と接続される第１の電極パッドと、該第１の電極パッド
に隣接して設けられ、第１の電極パッドに接続された素
子とは別の素子の一つの端子、電源部、接続部のいづれ
かと接続される第２の電極パッドと、少なくとも該第１
及び第２の電極パッド上面に亘って形成されたボンディ
ング部とを右することとしたため、ＩＣ完戒後に入出力
回路の変更が発生しても、配線マスクから作製し直す必
要がなく、単にボンディングワイヤの接続位置を変更す
るだけでよいため、製造コストの大幅な低減と、納期の
短縮が可能となり、しかもこれらが特殊な技術を導入す
ることなく行えるという効果がある。またこれによって
ＩＣ設計の自由度も向上するという二次的な効果をも宥
することとなる。

【図面の簡単な説明】

第１図（ａ）（ｂ）（ｃ）は本発明の一実施例の構戊を
示す図、第２図（ａ）（ｂ）（ｃ）（ｄ）は他の実施例
を示す図、第３図（ａ）（ｂ）（ｃ）（ｄ）は更に他の
実施例を示す図、第４図はゲートアレイＩＣを示す平面
図、第５図はゲートアレイＩＣの入出力セルの構或を示
す図、第６図（ａ）（ｂ）（Ｃ）はその特回路例を示す
図、第７図（ａ）（ｂ）（Ｃ）は第６図の回路例を従来
技術により実現したものの回路図である。 ２３・・・電極パッド ２４・・・ボンディングワイヤ 第 勺 図 館 ２ 図 第 ３ 図 第 ４ 図 笛 ６ 図 第 ７ 図

Claims (1)

1. 【特許請求の範囲】 半導体基板上に形成された入力回路素子もしくは出力回
   路素子が該基板上に形成された電極パッドに接続され、
   該電極パッドに基板外との接続用ボンディングワイヤが
   接合されている半導体入出力回路において、 前記素子の一つの端子と接続される第１の電極パッドと
   、該第１の電極パッドに隣接して設けられ、第１の電極
   パッドに接続された素子とは別の素子の一つの端子、電
   源部、接続部のいづれかと接続される第２の電極パッド
   と、少なくとも該第１及び第２の電極パッド上面に亘っ
   て形成されたボンディング部とを有することを特徴とす
   る半導体入出力回路の接続装置。