JPS63291452A - システム機能を備えた半導体集積回路装置 - Google Patents

システム機能を備えた半導体集積回路装置

Info

Publication number
JPS63291452A
JPS63291452A JP62127628A JP12762887A JPS63291452A JP S63291452 A JPS63291452 A JP S63291452A JP 62127628 A JP62127628 A JP 62127628A JP 12762887 A JP12762887 A JP 12762887A JP S63291452 A JPS63291452 A JP S63291452A
Authority
JP
Japan
Prior art keywords
functions
semiconductor integrated
integrated circuit
individual
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62127628A
Other languages
English (en)
Inventor
Yasuo Komiyama
小宮山　康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62127628A priority Critical patent/JPS63291452A/ja
Publication of JPS63291452A publication Critical patent/JPS63291452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシステム機能を持った半導体集積回路装置に関
する。
〔従来の技術〕
チップに多数の機能を盛り込み複雑に入り組んだ回路構
成によりシステム機能を持った一つのチップが半導体集
積回路としての動作をする。第２図に示すように従来の
半導体集積回路装置は各チップ２にボンディング用パッ
ト３・・・を備え、外部との接続ばパット３からボンデ
ィングワイヤを介してケースのリード端子に結ばれてい
た。
〔発明が解決しようとする問題点〕
ところで、半導体集積回路は微細加工技術で作られてい
るため、製造後の不良解析が困難である。
又、初期での内部ブロック（小機能）の動作確認、特性
確認ができにくいという欠点がある。
本発明の目的は前記問題点を解消し、不良解析を容易な
らしめ、かつ初期での内部ブロックの動作確認、特性確
認を容易ならしめる半導体集積回路装置を提供すること
にある。
〔問題点を解決するための手段〕
本発明はシステム機能を持った半導体集積回路装置にお
いて、該半導体集積回路を機能別に分割する切断領域と
、機能別に分離される機能領域内に設けた。半導体集積
回路外部との接続用ボンディングバットとを有すること
を特徴とするシステム機能を備えた半導体集積回路装置
である。
〔実施例〕
次に本発明について第１図を用いて説明する。
第１図（ａ）　、　（ｂ）　、　（ｃ）　、　（ｄ）は
本発明の実施例の構成図である。第１図（ａ）、（ｂ）
に示すようにウェハー１はシリコンの結晶で作られた基
板１０に写真食刻技術を用いた微細加工で素子、配線を
施したパターン９で作られている。ウェハー１はシステ
ム機能を持ったチップ２と個々の回路機能を持ったチッ
プ５．６，７，８を接続するボンディングパット３で構
成している。
チップ２は第１図（ｃ）に示すように４つの回路機能に
分離可能なように配置設計し、個々のチップ５．６，７
．８の間にボンディングパット３．・・・を並べ、この
チップ２を切断領域４にそって分割することにより、個
々の回路機能独自の機能を果たす。
第１図（ｄ）は本発明の実施例のチップ分割の一例を示
している 〔発明の効果〕 以上説明したように本発明は半導体集積回路を機能別に
分離することにより、分離した個々の回路機能を独自に
使用することができ、また分離した回路機能をボンディ
ングパットを介して有機的に結げば汎用性、実用性に優
れた半導体集積回路装置を形成できる効果を有するもの
である。
【図面の簡単な説明】
第１図（ａ）は本発明の実施例を示すウェハーの正面図
、第１図（ｂ）は第１図（ａ）のＡ部拡大断面図、第１
図（ｃ）はチップ配列を示す図、第１図（ｄ）は分割し
たチップを示す図、第２図は従来例を示す図である。 １・・・ウェハー　　　　２・・・チップ（システム機
能）３・・・ボンディングパット　４・・・切断領域５
．６，７１８・・・チップ（小機能）９・・・パターン
１０・・・基板

Claims (1)

    【特許請求の範囲】
  1. （１）システム機能を持った半導体集積回路装置におい
    て、該半導体集積回路を機能別に分割する切断領域と、
    機能別に分離される機能領域内に設けた、半導体集積回
    路外部との接続用ボンディングパットとを有することを
    特徴とするシステム機能を備えた半導体集積回路装置。
JP62127628A 1987-05-25 1987-05-25 システム機能を備えた半導体集積回路装置 Pending JPS63291452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62127628A JPS63291452A (ja) 1987-05-25 1987-05-25 システム機能を備えた半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62127628A JPS63291452A (ja) 1987-05-25 1987-05-25 システム機能を備えた半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS63291452A true JPS63291452A (ja) 1988-11-29

Family

ID=14964788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62127628A Pending JPS63291452A (ja) 1987-05-25 1987-05-25 システム機能を備えた半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS63291452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016080A (en) * 1988-10-07 1991-05-14 Exar Corporation Programmable die size continuous array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016080A (en) * 1988-10-07 1991-05-14 Exar Corporation Programmable die size continuous array

Similar Documents

Publication Publication Date Title
US6555923B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
JP2681427B2 (ja) 半導体装置
JPS63291452A (ja) システム機能を備えた半導体集積回路装置
US5126828A (en) Wafer scale integration device
JPH065663A (ja) 評価用半導体装置
JP3692353B2 (ja) 半導体装置のアッセンブリ方法
US20010052635A1 (en) Semiconductor integrated circuit device
JPS6393125A (ja) 半導体集積回路
JP2533810B2 (ja) 半導体装置
JPS601844A (ja) 半導体集積回路装置
JPS6226186B2 (ja)
JPH05129520A (ja) 半導体集積回路装置及びその製造方法
JPH01114049A (ja) サイズ可変の集積回路チップ
JPS59186347A (ja) 集積回路の端子構造
JPH05190674A (ja) 半導体集積回路装置
JPS6081852A (ja) 半導体装置
JPH04124844A (ja) 半導体装置のボンディングパッド電極の構造
JPH08264673A (ja) 集積回路装置
JPH01222458A (ja) 半導体集積回路
JPH022164A (ja) 集積回路
JPS62173728A (ja) 混成集積回路
JPH0547995A (ja) マルチチツプモジユール
JPH04107846A (ja) 半導体装置
JPS60263442A (ja) 半導体装置およびその製造方法
JPS6380558A (ja) 半導体集積回路