JPH02142151A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH02142151A
JPH02142151A JP29665588A JP29665588A JPH02142151A JP H02142151 A JPH02142151 A JP H02142151A JP 29665588 A JP29665588 A JP 29665588A JP 29665588 A JP29665588 A JP 29665588A JP H02142151 A JPH02142151 A JP H02142151A
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
lead
bump
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29665588A
Other languages
English (en)
Inventor
Yasuo Oyama
大山 泰男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29665588A priority Critical patent/JPH02142151A/ja
Publication of JPH02142151A publication Critical patent/JPH02142151A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路装置に関し、特にリードを複数のチ
ップで共用化し、高密度に実装できる構造を有する集積
回路装置に関する。
〔従来の技術〕
従来、集積回路チップ表面の周辺部に形成した複数個の
リード接続用バンプと、テープに固着されたリードフレ
ームのリードとを直接ボンディング接続(以下、TAB
(Tape Automated Bonding)と
略記する)する集積回路装置は1個の集積回路チップの
一主面上に形成された複数個のバンプに対して1組のT
AB!J−ドのそれぞれのリードがボンディングされて
いた。そのため1組のTABリードの片面側にのみ集積
回路チップが搭載されていた。
〔発明が解決しようとする課題〕
上述した従来の集積回路装置では、1組のTABリード
の片面側にバンプを介して1個の集積回路チップがボン
ディングされているだけであったので、最終的に組み立
てた時のチップ実装密度が低いという欠点がある。
〔目的〕
本発明の目的は、L組のTAB!J−ドに搭載される集
積回路チップの数を増やし、チップを小面積で高密度に
実装された集積回路装置を提供することにある。
〔課題を解決するための手段〕
本発明の集積回路装置は、集積回路チップ表面の周辺部
に形成した複数個のリード接続用バンプとテープに固着
されたリードフレームを直接ポンディング接続する集積
回路装置において第1のチップ及び第2のチップが共通
のリードフレームに対し、上面及び下面に個々にポンデ
ィングされ、第1のチップのチップサイズは、第2のチ
ップのバンプ形成領域の内周よりも小さいことを特徴と
する。このような構成により、1組のTAEリードにつ
いて、上下両面に別個の集積回路チップを搭載でき、実
装密度を高めることができるものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の第1の実施例であり、第2図は第1
図A−A’間の断面図である。第1図および第2図に示
すようにリード4に対して第1のチップlがバンプ3′
を介して接続され、その外側で第2のチップ2がバンプ
3を介して接続されており、第1のチップl及び第2の
チップ2はそれぞれ、リード4の上下面にポンティング
されている。第1のチップ1側から、第2のチップ2を
見た時には、第1図のように第2のチップ2のバンプ3
が形成される領域の内周より第1のチップlの外周が小
さくなっている。
本発明の集積回路を形成する方法を第3図〜第5図に断
面図として示す。第3図の第1のチップ1は従来通りリ
ード4をバンプ3′を介してポンディングし、次に上面
外周部にバンプ3を持つ第2のチップ2を第3図の様に
第1のチップ1に伸延するリード直下にバンプ3が配置
されるように設置する。第4図にリード4を第2のチッ
プ2にハンプ3を介してポンディングする工程を示す。
ポンディングツール5は、第2のチップ2のポンディン
グ領域すなわち、バンプ3の形成されている外周領域の
み押さえ、第1のチップlには、接触しない様に内側が
えぐれている。こうして第5図に示すように第1のチッ
プ1がバンプ3′を介してリード4に接続さh、第2の
チップ2がバンプ3を介して第1のチップ1の外側でリ
ード4に接続された構成が得られる。このような構成の
TAB’)−ドは、第1のチップと第2のチップに共通
の信号を与える場合、あるいは、電源電位を与える場合
に有効である。
第6図は本発明の第2の実施例を示す平面図である。リ
ード6は、第2のチップにバンプ3が形成されていない
ため、第2のチップ2には接続されていない。また、リ
ード7は、第2のチップに形成されたバンプ3にのみ接
続され、第1のチップlまで達していない。したがって
、第1の実施例の様に全てのリードを第1のチップ1お
よび第2のチップ2で共用させなくとも良い為、第1お
よび第2のチップで入出力の信号が異なる場合には接続
が不要となるバンプを形成せずにTABリードと個別に
接続することができる。また、不要なバンプを形成しな
くても良いため、集積回路チップ内の能動回路領域を増
加させることができる。
〔発明の効果〕
以上説明した様に本発明は、−組のTAB !J −ド
を複数のチップで共用することにより、集積回路チップ
を従来より高密度で実装することができ機能を小さな面
積で実現できる効果がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す平面図、第2図は
、第1図のA−A’の断面図、第3図〜第5図は、第1
の実施例の集積回路装置を得るための製造方法を示す工
程断面図、第6図は本発明の第2の実施例を示す平面図
である。 ■・・・・・・第1のチップ、2・・・・・・第2のチ
ップ、3.3′・・・・・・バンプ、4・・・・・・リ
ード、5・・・・・・ポンディングツール、6・・・・
・・第1のチップにのみポンディングされたリード、7
・・・・・・第2のチップにのみポンディングされたリ
ード。 代理人 弁理士  内 原   晋 へ 第2図 第4区 第5図

Claims (1)

    【特許請求の範囲】
  1. 集積回路チップ表面の周辺部に形成した複数個のリード
    接続用バンプとテープに固着されたリードフレームのリ
    ードを直接ボンディング接続する集積回路装置において
    、第1のチップ及び、第2のチップが共通のリードフレ
    ームの上面及び下面に個々にボンディングされているこ
    とを特徴とする集積回路装置。
JP29665588A 1988-11-22 1988-11-22 集積回路装置 Pending JPH02142151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29665588A JPH02142151A (ja) 1988-11-22 1988-11-22 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29665588A JPH02142151A (ja) 1988-11-22 1988-11-22 集積回路装置

Publications (1)

Publication Number Publication Date
JPH02142151A true JPH02142151A (ja) 1990-05-31

Family

ID=17836358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29665588A Pending JPH02142151A (ja) 1988-11-22 1988-11-22 集積回路装置

Country Status (1)

Country Link
JP (1) JPH02142151A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313367A (en) * 1990-06-26 1994-05-17 Seiko Epson Corporation Semiconductor device having a multilayer interconnection structure
US5376825A (en) * 1990-10-22 1994-12-27 Seiko Epson Corporation Integrated circuit package for flexible computer system alternative architectures
DE102007055508A1 (de) * 2007-11-21 2009-06-04 Danfoss A/S Vorrichtung zum Erzeugen von elektrischer Energie

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212035A (ja) * 1985-03-15 1986-09-20 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212035A (ja) * 1985-03-15 1986-09-20 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313367A (en) * 1990-06-26 1994-05-17 Seiko Epson Corporation Semiconductor device having a multilayer interconnection structure
US5376825A (en) * 1990-10-22 1994-12-27 Seiko Epson Corporation Integrated circuit package for flexible computer system alternative architectures
DE102007055508A1 (de) * 2007-11-21 2009-06-04 Danfoss A/S Vorrichtung zum Erzeugen von elektrischer Energie

Similar Documents

Publication Publication Date Title
US5451814A (en) Multi-chip module integrated circuit
JPH02142151A (ja) 集積回路装置
US5126828A (en) Wafer scale integration device
JP2780355B2 (ja) 半導体集積回路装置
JPS6199362A (ja) 半導体装置
JP2942363B2 (ja) 半導体集積回路装置
JPH0461152A (ja) 半導体装置
KR20000076635A (ko) 반도체 장치
JP2002270779A (ja) 半導体装置
JPS6159762A (ja) 半導体装置
JPS59139660A (ja) 半導体装置
JP2004265940A (ja) 半導体装置
JPH02216839A (ja) 半導体装置
JPS61104673A (ja) 超高周波用電界効果トランジスタ装置
JPH11307684A (ja) 半導体パッケージ
JP2701348B2 (ja) 半導体装置
JPH04164340A (ja) 半導体集積回路
JPH02275649A (ja) 半導体集積回路
JPS60101938A (ja) 半導体装置
JPH0360061A (ja) 集積回路パッケージ
JPH03209857A (ja) 集積回路用パッケージ
JPH02192155A (ja) 半導体装置
JPH04332151A (ja) 半導体集積回路のレイアウト法
JPH04171844A (ja) 半導体集積回路
JPS642338A (en) Wafer-scale semiconductor integrate circuit